JP2016062976A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016062976A
JP2016062976A JP2014187875A JP2014187875A JP2016062976A JP 2016062976 A JP2016062976 A JP 2016062976A JP 2014187875 A JP2014187875 A JP 2014187875A JP 2014187875 A JP2014187875 A JP 2014187875A JP 2016062976 A JP2016062976 A JP 2016062976A
Authority
JP
Japan
Prior art keywords
electrode
opening
insulating film
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014187875A
Other languages
English (en)
Other versions
JP6276150B2 (ja
Inventor
高田　賢治
Kenji Takada
賢治 高田
武 柴田
Takeshi Shibata
武 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014187875A priority Critical patent/JP6276150B2/ja
Priority to US14/632,487 priority patent/US9419119B2/en
Priority to CN201510555672.3A priority patent/CN105428409A/zh
Priority to TW104128898A priority patent/TW201621989A/zh
Publication of JP2016062976A publication Critical patent/JP2016062976A/ja
Application granted granted Critical
Publication of JP6276150B2 publication Critical patent/JP6276150B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】低コストで製造可能な半導体装置を提供することである。【解決手段】実施形態の半導体装置は、半導体領域と、前記半導体領域の上に設けられた第１電極と、前記半導体領域の上に設けられ、前記第１電極に並び、前記第１電極の材料と同じ材料を含む第２電極と、前記半導体領域の上に設けられ、前記第１電極および前記第２電極の間に設けられた第３電極と、前記半導体領域と前記第３電極との間に設けられた第１絶縁膜と、前記第３電極に接続され、前記第１電極および前記第２電極の材料と同じ材料を含む第４電極と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
窒化ガリウム系ＨＥＭＴ（High Electron Mobility Transistor）等の半導体装置では、窒化ガリウム層の上にソース電極が設けられ、ソース電極の横にドレイン電極が設けられている。また、ソース電極とドレイン電極との間には、ゲート電極が設けられている。さらに、ゲート電極への電界集中を抑制するために、ゲート電極に電気的に接続されたフィールドプレート電極を設ける場合がある。
ここで、フィールドプレート電極と、ソース電極およびドレイン電極とは、それぞれ別の工程で形成される。それ故、製造工程が短縮できず、半導体装置の低コスト化が妨げられている。
特開２０１４−０７８５５７号公報
本発明が解決しようとする課題は、低コストで製造可能な半導体装置およびその製造方法を提供することである。
実施形態の半導体装置は、半導体領域と、前記半導体領域の上に設けられた第１電極と、前記半導体領域の上に設けられ、前記第１電極に並び、前記第１電極の材料と同じ材料を含む第２電極と、前記半導体領域の上に設けられ、前記第１電極および前記第２電極の間に設けられた第３電極と、前記半導体領域と前記第３電極との間に設けられた第１絶縁膜と、前記第３電極に接続され、前記第１電極および前記第２電極の材料と同じ材料を含む第４電極と、を備える。
図１（ａ）は、第１実施形態に係る半導体装置の要部であって、図１（ｂ）のＡ−Ａ’線における断面を表す模式的断面図であり、図１（ｂ）は、図１（ａ）のＢ−Ｂ’線における切断面を上面視した模式的平面図である。 図２（ａ）〜図２（ｂ）は、第１実施形態に係る半導体装置の製造過程を表し、図１（ｂ）のＡ−Ａ’線における断面に対応した模式的断面図である。 図３（ａ）〜図３（ｂ）は、第１実施形態に係る半導体装置の製造過程を表し、図１（ｂ）のＡ−Ａ’線における断面に対応した模式的断面図である。 図４（ａ）〜図４（ｂ）は、第１実施形態に係る半導体装置の製造過程を表し、図１（ｂ）のＡ−Ａ’線における断面に対応した模式的断面図である。 図５（ａ）〜図５（ｂ）は、第１実施形態に係る半導体装置の製造過程を表し、図１（ｂ）のＡ−Ａ’線における断面に対応した模式的断面図である。 図６（ａ）〜図６（ｂ）は、第２実施形態に係る半導体装置の製造過程を表し、図１（ｂ）のＡ−Ａ’線における断面に対応した模式的断面図である。 図７（ａ）〜図７（ｃ）は、参考例に係る半導体装置の製造過程を表し、電極層がゲートフィールドプレート電極と、ドレイン電極とに分離される過程を表す模式的断面図である。 図８（ａ）〜図８（ｂ）は、第３実施形態に係る半導体装置の製造過程を表し、図１（ｂ）のＡ−Ａ’線における断面に対応した模式的断面図である。 図９は、第４実施形態に係る半導体装置の要部を表す模式的断面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
（第１実施形態）
図１（ａ）は、第１実施形態に係る半導体装置の要部であって、図１（ｂ）のＡ−Ａ’線における断面を表す模式的断面図であり、図１（ｂ）は、図１（ａ）のＢ−Ｂ’線における切断面を上面視した模式的平面図である。
第１実施形態に係る半導体装置１は、例えば、ＨＥＭＴである。半導体装置１は、基板１０と、半導体領域３０と、第１電極５０（以下、例えば、ソース電極５０）と、第２電極５１（以下、例えば、ドレイン電極５１）と、第３電極５２（以下、例えば、ゲート電極５２）と、第４電極５５（以下、例えば、ゲートフィールドプレート電極５５）と、第１絶縁膜５３（以下、例えば、ゲート絶縁膜５３）と、を備える。
基板１０は、例えば、シリコン基板である。半導体領域３０は、バッファ層３１を介して、基板１０の上に設けられている。バッファ層３１は、窒化アルミニウム（ＡｌＮ）含有層である。半導体領域３０は、窒化物半導体である。半導体領域３０は、窒化アルミニウムガリウム（ＡｌＧａＮ）含有層３２と、窒化ガリウム（ＧａＮ）含有層３３、窒化アルミニウムガリウム（ＡｌＧａＮ）含有層３４と、を有する。
バッファ層３１と、窒化アルミニウムガリウム含有層３２と、は、ＨＥＭＴのバッファ層として機能している。窒化ガリウム含有層３３は、ＨＥＭＴのキャリア走行層として機能している。窒化アルミニウムガリウム含有層３４は、ＨＥＭＴの障壁層として機能している。窒化アルミニウムガリウム含有層３４は、ノンドープもしくはｎ形のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層である。窒化ガリウム含有層３３内の窒化ガリウム含有層３３と窒化アルミニウムガリウム含有層３４の界面付近には二次元電子が発生する。
ソース電極５０は、半導体領域３０の上に設けられている。ドレイン電極５１は、半導体領域３０の上に設けられている。ドレイン電極５１は、ソース電極５０に並んでいる。ドレイン電極５１は、ソース電極５０の材料と同じ材料を含んでいる。ソース電極５０およびドレイン電極５１は、窒化アルミニウムガリウム含有層３４にオーミック接触をしている。
ソース電極５０およびドレイン電極５１が設けられていない半導体領域３０の上には、ゲート絶縁膜５３が設けられている。ゲート絶縁膜５３は、窒化珪素膜（ＳｉＮｘ）、酸化珪素膜（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）のいずれかを含む。
ゲート電極５２は、半導体領域３０の上にゲート絶縁膜５３を介して設けられている。ゲート絶縁膜５３は、半導体領域３０とゲート電極５２との間に設けられている。ゲート電極５２は、ソース電極５０およびドレイン電極５１の間に設けられている。ゲート電極５２は、チタンおよび窒素を含む。例えば、ゲート電極５２は、窒化チタン（ＴｉＮ）を含む。
ゲートフィールドプレート電極５５は、ゲート電極５２に接続されている。ゲートフィールドプレート電極５５は、ソース電極５０およびドレイン電極５１の材料と同じ材料を含んでいる。つまり、ソース電極５０、ドレイン電極５１、およびゲートフィールドプレート電極５５は、同じ材料を含んでいる。例えば、ソース電極５０、ドレイン電極５１、およびゲートフィールドプレート電極５５は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、および窒素（Ｎ）を含む。ゲートフィールドプレート電極５５の端部５５ｅは、ゲート電極５２とドレイン電極５１との間に位置している。
このほか、半導体装置１は、ゲート絶縁膜５３の上、およびゲート電極５２の一部の上に、第２絶縁膜７０（以下、例えば、層間絶縁膜７０）を備えている。層間絶縁膜７０は、窒化珪素膜（ＳｉＮｘ）、酸化珪素膜（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）のいずれかを含む。
層間絶縁膜７０の上、およびゲートフィールドプレート電極５５の上には、層間絶縁膜７１が設けられている。層間絶縁膜７１は、窒化珪素膜（ＳｉＮｘ）、酸化珪素膜（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）のいずれかを含む。さらに、ソース電極５０には、ソースフィールドプレート電極５８が接続されている。ソースフィールドプレート電極５８の端部５８ｅは、ゲート電極５２とドレイン電極５１との間に位置している。ドレイン電極５１には、コンタクト電極５９が接続されている。層間絶縁膜７１の上、ソースフィールドプレート電極５８の上、およびコンタクト電極５９の上には、保護膜７２が設けられている。
半導体装置１の製造方法について説明する。
図２（ａ）〜図５（ｂ）は、第１実施形態に係る半導体装置の製造過程を表し、図１（ｂ）のＡ−Ａ’線における断面に対応した模式的断面図である。
図２（ａ）に表すように、シリコン基板等の基板１０の上にバッファ層３１をエピタキシャル成長させる。続いて、基板１０の上にバッファ層３１を介して、窒化アルミニウムガリウム含有層３２、窒化ガリウム含有層３３、および窒化アルミニウムガリウム含有層３４の順にエピタキシャル成長させる。これにより、基板１０の上にバッファ層３１を介して半導体領域３０が形成される。この後、半導体領域３０の上にゲート絶縁膜５３を形成する。
次に、図２（ｂ）に表すように、半導体領域３０の上にゲート絶縁膜５３を介してゲート電極５２を選択的に形成する。ゲート電極５２の成膜は、スパッタリングターゲット材を用いたスパッタリング法に依る。従って、ゲート電極５２は、一般的な蒸着法で形成する被膜よりも緻密な被膜になっている。また、ゲート電極５２の選択的形成は、フォトリソグラフィおよびエッチングによってなされる。
ここで、ゲート電極５２は、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、および窒素（Ｎ）の少なくともいずれかを含む膜である。例えば、ゲート電極５２は、窒化チタン（ＴｉＮ）を含む。
次に、図３（ａ）に表すように、ゲート絶縁膜５３の上、およびゲート電極５２の上に、層間絶縁膜７０を形成する。
次に、図３（ｂ）に表すように、層間絶縁膜７０の上に、開口９０ｈｇを有するマスク層９０を形成する。開口９０ｈｇは、例えば、ゲート電極５２の上側に位置している。続いて、開口９０ｈｇにより露出された層間絶縁膜７０を、例えば、ＲＩＥ（Reactive Ion Etching）法によりエッチングする。これにより、層間絶縁膜７０には、第１開口７０ｈｇ（以下、開口７０ｈｇ）が形成される。ゲート電極５２は、開口７０ｈｇを経由して、層間絶縁膜７０から露出している。この後、マスク層９０は除去される。
次に、図４（ａ）に表すように、層間絶縁膜７０の上に、開口９１ｈｓと開口９１ｈｄとを有するマスク層９１を形成する。開口９１ｈｓは、ソース電極５０と窒化アルミニウムガリウム含有層３４との接合部の上に位置している。開口９１ｈｄは、ドレイン電極５１と窒化アルミニウムガリウム含有層３４との接合部の上に位置している。
続いて、開口９１ｈｓ、９１ｈｄにより露出された層間絶縁膜７０を、例えば、ＲＩＥ法によりエッチングする。さらに、開口９１ｈｓ、９１ｈｄの下のゲート絶縁膜５３を、ＲＩＥ法によりエッチングする。これにより、ゲート絶縁膜５３および層間絶縁膜７０には、半導体領域３０を露出させる第２開口（以下、例えば、開口７０ｈｓ）および第３開口（以下、例えば、開口７０ｈｄ）が形成される。開口７０ｈｇは、開口７０ｈｓと開口７０ｈｄとによって挟まれている。この後、マスク層９１は除去される。
なお、開口７０ｈｇは、開口７０ｈｓから開口７０ｈｄに向かう方向において、ゲート電極５２の中心部に位置しているが、ゲート電極５２の中心部から開口ｈｄの側にずらしてもよい。ずらした場合の構造については後述する。
次に、図４（ｂ）に表すように、開口７０ｈｇの中、開口７０ｈｓの中、開口７０ｈｄの中、および層間絶縁膜７０の上にスパッタリング法により電極層５６を形成する。電極層５６は、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、金（Ａｕ）の少なくともいずれかを含む層である。
電極層５６を形成後、電極層５６と半導体領域３０とに加熱処理（例えば、５００℃〜５５０℃）を施す。この加熱処理により、電極層５６と窒化アルミニウムガリウム含有層３４とのオーミック接触が確実になる。
次に、図５（ａ）に表すように、電極層５６の上に、複数の開口９２ｈを有するマスク層９２を形成する。
次に、図５（ｂ）に表すように、開口９２ｈにより露出された電極層５６を、例えば、ＲＩＥ法によりエッチングする。
これにより、電極層５６が分離されて、開口７０ｈｓを経由して半導体領域３０に接続されたソース電極５０と、開口ｈｄを経由して半導体領域３０に接続されたドレイン電極５１と、開口ｈｇを経由してゲート電極５２に接続されたゲートフィールドプレート電極５５と、が形成される。この後、マスク層９２は、除去される。
ソース電極５０、ドレイン電極５１、およびゲートフィールドプレート電極５５は、電極層５６から形成されたものであり、ソース電極５０、ドレイン電極５１、およびゲートフィールドプレート電極５５は、同じ材料を含んでいる。
この後、図１（ａ）に表すように、層間絶縁膜７１、ソースフィールドプレート電極５８、コンタクト電極５９、および保護膜７２を形成する。
また、第１実施形態では、スパッタリング法によりゲート電極５２を形成している。従って、高融点金属（例えば、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ））、または高融点金属の窒化物をゲート電極５２の材料にすることができる。
例えば、高融点金属を真空蒸着法で成膜すると、高融点金属の融点が高いことから、その蒸着速度が遅くなる。
このため、真空蒸着法を採択した場合、一般的には高融点金属はゲート電極５２の材料として用いられない。真空蒸着法を採択した場合、例えば、高融点金属に代わり、アルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ）等をゲート電極５２の材料にしている。
しかし、アルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ）等をゲート電極５２の材料にすると、アルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ）等が製造過程中の熱履歴によって、ゲート絶縁膜５３中に拡散する可能性がある。これにより、ゲート絶縁膜５３の絶縁性が劣化する場合がある。
これに対し、第１実施形態では、高融点金属または高融点金属の窒化物をゲート電極５２の材料としている。従って、製造過程中の熱履歴によって、ゲート絶縁膜５３中に金属成分が拡散し難く、ゲート絶縁膜５３の絶縁性劣化が抑制される。
また、第１実施形態では、ソース電極５０およびドレイン電極５１と同時に、ゲートフィールドプレート電極５５を形成する。つまり、ゲートフィールドプレート電極５５を、ソース電極５０およびドレイン電極５１を形成した後に形成するのではなく、ソース電極５０およびドレイン電極５１と同時に形成する。これにより、製造工程が減り、製造歩留まりが向上する。さらに、低コストで半導体装置１を形成することができる。
（第２実施形態）
図６（ａ）〜図６（ｂ）は、第２実施形態に係る半導体装置の製造過程を表し、図１（ｂ）のＡ−Ａ’線における断面に対応した模式的断面図である。
層間絶縁膜７０の上に形成する電極層５６は、単層とは限らない。例えば、図６（ａ）に表すように、電極層５６は、チタン（Ｔｉ）膜５６ａ、アルミニウム（Ａｌ）膜５６ｂ、チタン（Ｔｉ）膜５６ｃ、および窒化チタン（ＴｉＮ）膜５６ｄの順に積層された積層膜であってもよい。電極層５６のそれぞれの膜は、スパッタリング法により形成される。この積層膜を形成後、電極層５６と半導体領域３０とに加熱処理（例えば、５００℃〜５５０℃）を施す。この加熱処理により、電極層５６と窒化アルミニウムガリウム含有層３４とのオーミック接触が確実になる。
第２実施形態では、第１実施形態と同じ効果を奏する。さらに、上述した加熱処理により、電極層５６と半導体領域３０との界面で、一例として、以下のような化学反応が進行する。
例えば、チタン膜５６ａは、窒化アルミニウムガリウム含有層３４の表面の自然酸化膜を除くゲッタリング膜として機能する。また、アルミニウム膜５６ｂは、自然酸化膜が除かれた窒化アルミニウムガリウム含有層３４と反応する。これにより、電極層５６と半導体領域３０との界面おいて、ｎ型オーミックコンタクトが確実に形成されている。
ここで、加熱処理中、窒化チタン膜５６ｄは、チタン膜５６ａ、アルミニウム膜５６ｂ、およびチタン膜５６ｃの酸化劣化を防ぐキャップ膜として機能する。従って、加熱処理後、電極層５６の表面形態は、凹凸が少なく平坦になる。
また、加熱処理後、窒化チタン膜５６ｄの下では、チタン膜５６ａ、アルミニウム膜５６ｂ、およびチタン膜５６ｃのそれぞれが相互拡散して、チタン、アルミニウム、および窒素を含む層５６ｅが形成されている。この状態を、図６（ｂ）に表している。
層５６ｅは、チタンとアルミニウムとが合金になったチタンアルミニウムを含む。第２実施形態では、合金化された層５６ｅを含む電極層５６をＲＩＥにより分離して、ソース電極５０、ドレイン電極５１、およびゲートフィールドプレート電極５５を形成する。
仮に、窒化チタン膜５６ｄの下の３層を合金化せずに、電極層５６をＲＩＥにより分離すると、ＲＩＥ中にアルミニウム膜５６ｂが優先的に溶解する可能性がある。この現象を、参考例として、図７（ａ）〜図７（ｃ）に表す。
図７（ａ）〜図７（ｃ）は、参考例に係る半導体装置の製造過程を表し、電極層がゲートフィールドプレート電極と、ドレイン電極とに分離される過程を表す模式的断面図である。
図７（ａ）に表すように、層間絶縁膜７０の上に、チタン（Ｔｉ）膜５６ａ、アルミニウム（Ａｌ）膜５６ｂ、チタン（Ｔｉ）膜５６ｃ、および窒化チタン（ＴｉＮ）膜５６ｄの順に積層された電極層５６を形成する。
この後、参考例では、電極層５６を加熱せず、電極層５６をＲＩＥにより分離して、ソース電極５０、ドレイン電極５１、およびゲートフィールドプレート電極５５を形成する。この状態を、図７（ｂ）に示す。図７（ｂ）に表すように、アルミニウム膜５６ｂがエッチング側面に溶け出す可能性がある。これは、アルミニウムの融点がチタンの融点に比べて低いためである。
この後、図７（ｃ）に表すように、ゲートフィールドプレート電極５５の上、ゲート絶縁膜５３の上、ドレイン電極５１の上に、層間絶縁膜７１を形成すると、アルミニウム膜５６ｂが溶け出した部分付近の層間絶縁膜７１の被覆性が悪くなる。これにより、アルミニウム膜５６ｂが溶け出した部分付近において、層間絶縁膜７１の空隙７１ｓが形成される場合がある。このような空隙７１ｓに製造過程中に薬液等が入り込むと、層間絶縁膜７１のほか、ゲートフィールドプレート電極５５、ドレイン電極５１、またはゲート絶縁膜５３等が劣化する可能性がある。
これに対し、第２実施形態では、窒化チタン膜５６ｄの下の３層を合金化して、アルミニウム膜５６ｂがエッチング側面に溶け出す現象を回避している。これにより、空隙７１ｓが発生し難くなっている。
また、第２実施形態では、電極層５６の材料として、高価な金（Ａｕ）等を用いていない。これにより、さらなる半導体装置の低コスト化が実現する。
（第３実施形態）
図８（ａ）〜図８（ｂ）は、第３実施形態に係る半導体装置の製造過程を表し、図１（ｂ）のＡ−Ａ’線における断面に対応した模式的断面図である。
例えば、図８（ａ）に表すように、ゲート絶縁膜５３の上、およびゲート電極５２の上に層間絶縁膜７０を形成した後に、層間絶縁膜７０の上に、バリア膜８０を形成する。バリア膜８０は、例えば、窒化チタン（ＴｉＮ）を含む。
続けて、第１実施形態のように製造過程を進行させて、半導体領域３０に接続されたソース電極５０およびドレイン電極５１と、ゲート電極５２に接続されたゲートフィールドプレート電極５５と、形成する。
これにより、図８（ｂ）に表すように、層間絶縁膜７０の一部の上にバリア膜８０が設けられた構造が形成される。この構造では、層間絶縁膜７０の一部の上に、バリア膜８０を介して、ソース電極５０、ドレイン電極５１、およびゲートフィールドプレート電極５５のそれぞれの一部が設けられている。
このような構造であれば、第１〜第２実施形態の効果に加えて、ソース電極５０、ドレイン電極５１、およびゲートフィールドプレート電極５５からの層間絶縁膜７０への金属拡散がさらに抑制される。
（第４実施形態）
図９は、第４実施形態に係る半導体装置の要部を表す模式的断面図である。
ゲートフィールドプレート電極５５がゲート電極５２に接続された部分Ａは、ソース電極５０からドレイン電極５１に向かう方向において、ゲート電極５２の中心部からドレイン電極５１の側にずれている。
このような構造であれば、第１〜第３実施形態に比べて、ソース電極５０とゲートフィールドプレート電極５５との間の距離ｄが拡がる。従って、ソース電極５０とゲートフィールドプレート電極５５との間に設ける層間絶縁膜７１の段差被覆性がさらに向上する。
なお、本明細書において「窒化物半導体」とは、総括的に、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
上記の実施形態では、「部位Ａは部位Ｂの上に設けられている」と表現された場合の「の上に」とは、部位Ａが部位Ｂに接触して、部位Ａが部位Ｂの上に設けられている場合の他に、部位Ａが部位Ｂに接触せず、部位Ａが部位Ｂの上方に設けられている場合との意味で用いられる場合がある。また、「部位Ａは部位Ｂの上に設けられている」は、部位Ａと部位Ｂとを反転させて部位Ａが部位Ｂの下に位置した場合や、部位Ａと部位Ｂとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体装置、 １０ 基板、 ３０ 半導体領域、 ３１ バッファ層、 ３２ 窒化アルミニウムガリウム含有層、 ３３ 窒化ガリウム含有層、 ３４ 窒化アルミニウムガリウム含有層、 ５０ 第１電極、 ５１ 第２電極、 ５２ 第３電極、 ５３ 第１絶縁膜、 ５５ 第４電極、 ５５ｅ 端部、 ５６ 電極層、 ５６ａ チタン膜、 ５６ｂ アルミニウム膜、 ５６ｃ チタン膜、 ５６ｄ 窒化チタン膜、 ５６ｅ 層、 ５８ ソースフィールドプレート電極、 ５８ｅ 端部、 ５９ コンタクト電極、 ７０ 第２絶縁膜、 ７０ｈｄ 第３開口、 ７０ｈｇ 第１開口、 ７０ｈｓ 第２開口、 ７１ 層間絶縁膜、 ７１ｓ 空隙、 ７２ 保護膜、 ８０ バリア膜、 ９０、９１、９２ マスク層、 ９０ｈｇ、９１ｈｄ、９１ｈｓ、９２ｈ 開口

Claims (12)

  1. 半導体領域と、
    前記半導体領域の上に設けられた第１電極と、
    前記半導体領域の上に設けられ、前記第１電極に並び、前記第１電極の材料と同じ材料を含む第２電極と、
    前記半導体領域の上に設けられ、前記第１電極および前記第２電極の間に設けられた第３電極と、
    前記半導体領域と前記第３電極との間に設けられた第１絶縁膜と、
    前記第３電極に接続され、前記第１電極および前記第２電極の材料と同じ材料を含む第４電極と、
    を備えた半導体装置。
  2. 前記第１電極、前記第２電極、および前記第４電極は、チタン、アルミニウム、および窒素を含む請求項１に記載の半導体装置。
  3. 前記第３電極は、チタン、モリブデン、タングステン、および窒素の少なくともいずれかを含む請求項１または２に記載の半導体装置。
  4. 前記第１絶縁膜の上、および前記第３電極の一部の上に、第２絶縁膜をさらに備えた請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第２絶縁膜の一部の上に、バリア膜をさらに備え、
    前記第２絶縁膜の一部の上に、前記バリア膜を介して、前記第１電極、前記第２電極、および第４電極のそれぞれの一部が設けられている請求項４に記載の半導体装置。
  6. 前記第４電極が前記第３電極に接続された部分は、前記第１電極から前記第２電極に向かう方向において、前記第３電極の中心部から前記第２電極の側にずれている請求項１〜５のいずれか１つに記載の半導体装置。
  7. 半導体領域の上に第１絶縁膜を介して第３電極を選択的に形成する工程と、
    前記第１絶縁膜の上、および前記第３電極の上に、第２絶縁膜を形成する工程と、
    前記第２絶縁膜から前記第３電極を露出させる第１開口と、前記第１絶縁膜および前記第２絶縁膜から前記半導体領域を露出させる第２開口および第３開口であり前記第１開口を挟む前記第２開口と前記第３開口と、を形成する工程と、
    前記第１開口の中、前記第２開口の中、前記第３開口の中、および前記第２絶縁膜の上に電極層を形成する工程と、
    前記電極層を分離し、前記第２開口を経由して前記半導体領域に接続された第１電極と、前記第３開口を経由して前記半導体領域に接続された第２電極と、前記第１開口を経由して前記第３電極に接続された第４電極と、を形成する工程と、
    を備えた半導体装置の製造方法。
  8. 前記電極層を形成する工程において、チタン、アルミニウム、および窒素を含む前記電極層を形成する請求項７に記載の半導体装置の製造方法。
  9. 前記電極層を形成する工程は、
    チタン膜、アルミニウム膜、チタン膜、および窒化チタン膜の順に積層された積層膜を形成する工程と、
    前記積層膜を加熱する工程と、
    を有する請求項７または８に記載の半導体装置の製造方法。
  10. 前記第３電極を選択的に形成する工程において、チタン、モリブデン、タングステン、および窒素の少なくともいずれかを含む前記第３電極を形成する請求項７〜９のいずれか１つに記載の半導体装置の製造方法。
  11. 前記第２絶縁膜を形成した後に、前記第２絶縁膜の上に、バリア膜を形成する請求項７〜１０のいずれか１つに記載の半導体装置の製造方法。
  12. 前記第１開口、前記第２開口、および前記第３開口を形成する工程において、
    前記第１開口は、前記第２開口から前記第３開口に向かう方向において、前記第３電極の中心部から前記第３開口の側にずれている請求項７〜１１のいずれか１つに記載の半導体装置の製造方法。
JP2014187875A 2014-09-16 2014-09-16 半導体装置 Active JP6276150B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014187875A JP6276150B2 (ja) 2014-09-16 2014-09-16 半導体装置
US14/632,487 US9419119B2 (en) 2014-09-16 2015-02-26 Semiconductor device and manufacturing method thereof
CN201510555672.3A CN105428409A (zh) 2014-09-16 2015-09-02 半导体装置及其制造方法
TW104128898A TW201621989A (zh) 2014-09-16 2015-09-02 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014187875A JP6276150B2 (ja) 2014-09-16 2014-09-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2016062976A true JP2016062976A (ja) 2016-04-25
JP6276150B2 JP6276150B2 (ja) 2018-02-07

Family

ID=55455427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014187875A Active JP6276150B2 (ja) 2014-09-16 2014-09-16 半導体装置

Country Status (4)

Country Link
US (1) US9419119B2 (ja)
JP (1) JP6276150B2 (ja)
CN (1) CN105428409A (ja)
TW (1) TW201621989A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019207941A (ja) * 2018-05-29 2019-12-05 株式会社東芝 半導体装置
JP2020087964A (ja) * 2018-11-15 2020-06-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US11387357B2 (en) 2019-08-01 2022-07-12 Fujitsu Limited Compound semiconductor device, method for manufacturing the same and amplifier
JP2022168264A (ja) * 2018-11-15 2022-11-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062756B2 (en) * 2014-10-30 2018-08-28 Semiconductor Components Industries, Llc Semiconductor structure including a doped buffer layer and a channel layer and a process of forming the same
US10679860B2 (en) * 2015-03-09 2020-06-09 Agency For Science, Technology And Research Self-aligning source, drain and gate process for III-V nitride MISHEMTs
JP2016171162A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体装置
TWI626742B (zh) * 2015-06-18 2018-06-11 台達電子工業股份有限公司 半導體裝置
CN107230716A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管的制备方法
US20180076310A1 (en) * 2016-08-23 2018-03-15 David Sheridan Asymmetrical blocking bidirectional gallium nitride switch
US10096550B2 (en) * 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
CN107331697A (zh) * 2017-06-23 2017-11-07 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
JP6293394B1 (ja) * 2017-07-04 2018-03-14 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP7193349B2 (ja) * 2019-01-04 2022-12-20 株式会社東芝 半導体装置
JP7204491B2 (ja) * 2019-01-08 2023-01-16 株式会社東芝 半導体装置
TWI716848B (zh) * 2019-04-09 2021-01-21 世界先進積體電路股份有限公司 半導體結構及其形成方法
US11043583B2 (en) 2019-05-20 2021-06-22 Vanguard International Semiconductor Corporation Semiconductor structure and method for forming the same
CN111463274A (zh) * 2020-03-25 2020-07-28 西北工业大学 基于氮化镓外延异质结的常开型hemt器件及其制备方法
CN111564487B (zh) * 2020-05-19 2022-06-21 南京大学 基于厚栅介质层电极一步成型的AlGaN/GaN MIS-HEMT器件及其制备方法
US11575023B2 (en) * 2020-11-11 2023-02-07 International Business Machines Corporation Secure chip identification using random threshold voltage variation in a field effect transistor structure as a physically unclonable function

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288289A (ja) * 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
JP2010109086A (ja) * 2008-10-29 2010-05-13 Toshiba Corp 窒化物半導体素子
JP2010225979A (ja) * 2009-03-25 2010-10-07 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
US20110049720A1 (en) * 2009-08-25 2011-03-03 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
JP2012044003A (ja) * 2010-08-19 2012-03-01 Toshiba Corp 半導体装置及びその製造方法
JP2013201370A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 窒化物半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5386785B2 (ja) 2007-03-26 2014-01-15 サンケン電気株式会社 半導体装置およびその製造方法
JP5388514B2 (ja) 2008-09-09 2014-01-15 株式会社東芝 半導体装置及び半導体装置の製造方法
US8753900B2 (en) * 2009-08-25 2014-06-17 International Business Machines Corporation Metal density aware signal routing
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
JP2012109492A (ja) 2010-11-19 2012-06-07 Sanken Electric Co Ltd 化合物半導体装置
US9111868B2 (en) * 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
JP6178065B2 (ja) 2012-10-09 2017-08-09 株式会社東芝 半導体装置
JP6193677B2 (ja) * 2013-08-28 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288289A (ja) * 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
JP2010109086A (ja) * 2008-10-29 2010-05-13 Toshiba Corp 窒化物半導体素子
JP2010225979A (ja) * 2009-03-25 2010-10-07 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
US20110049720A1 (en) * 2009-08-25 2011-03-03 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
JP2012044003A (ja) * 2010-08-19 2012-03-01 Toshiba Corp 半導体装置及びその製造方法
JP2013201370A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 窒化物半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019207941A (ja) * 2018-05-29 2019-12-05 株式会社東芝 半導体装置
JP7071878B2 (ja) 2018-05-29 2022-05-19 株式会社東芝 半導体装置
USRE49962E1 (en) 2018-05-29 2024-05-07 Kabushiki Kaisha Toshiba Semiconductor device
JP2020087964A (ja) * 2018-11-15 2020-06-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7146589B2 (ja) 2018-11-15 2022-10-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2022168264A (ja) * 2018-11-15 2022-11-04 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7296002B2 (ja) 2018-11-15 2023-06-21 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US11387357B2 (en) 2019-08-01 2022-07-12 Fujitsu Limited Compound semiconductor device, method for manufacturing the same and amplifier

Also Published As

Publication number Publication date
US20160079066A1 (en) 2016-03-17
CN105428409A (zh) 2016-03-23
TW201621989A (zh) 2016-06-16
US9419119B2 (en) 2016-08-16
JP6276150B2 (ja) 2018-02-07

Similar Documents

Publication Publication Date Title
JP6276150B2 (ja) 半導体装置
CN112820770B (zh) 半导体器件
JP2013235873A (ja) 半導体装置およびその製造方法
JP2012204351A (ja) 窒化物半導体装置及びその製造方法
JP2015177016A (ja) 半導体装置
JP6197957B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012019186A (ja) 窒化物系半導体素子及びその製造方法
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JPWO2019049572A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016058681A (ja) 半導体装置
JP2016174140A (ja) 高電子移動度トランジスタ装置及びその製造方法
JP2016171259A (ja) 半導体装置およびその製造方法
JP6126354B2 (ja) 半導体装置及びその製造方法
JP4379305B2 (ja) 半導体装置
WO2019198168A1 (ja) 半導体装置の製造方法および半導体装置
JP2007088252A (ja) 電界効果トランジスタ
JP2016115735A (ja) 半導体装置及びその製造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
JP2015177055A (ja) 半導体装置及びその製造方法
JP2016171162A (ja) 半導体装置
CN115552634A (zh) 半导体装置以及其制造方法
US20160079373A1 (en) Semiconductor device
JP6016440B2 (ja) 窒化物半導体装置およびその製造方法
JP2017055053A (ja) 半導体装置および半導体装置の製造方法
JP2017050434A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180111

R150 Certificate of patent or registration of utility model

Ref document number: 6276150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150