CN115552634A - 半导体装置以及其制造方法 - Google Patents

半导体装置以及其制造方法 Download PDF

Info

Publication number
CN115552634A
CN115552634A CN202180032221.5A CN202180032221A CN115552634A CN 115552634 A CN115552634 A CN 115552634A CN 202180032221 A CN202180032221 A CN 202180032221A CN 115552634 A CN115552634 A CN 115552634A
Authority
CN
China
Prior art keywords
region
semiconductor
silicide layer
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180032221.5A
Other languages
English (en)
Inventor
渡边直树
卜渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN115552634A publication Critical patent/CN115552634A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

防止在接触区域与硅化物层的界面产生缺陷，由此实现能抑制通电劣化的可靠性高的IGBT。作为其手段，提供一种半导体装置，其具有：形成于半导体基板的下表面且构成IGBT的集电极区域；和在集电极区域的下表面隔着硅化物层形成的集电极电极，硅化物层包含：铝、比铝更易于与硅结合的第1金属和比铝更易于与碳结合的第2金属。

Description

半导体装置以及其制造方法
技术领域
本发明涉及半导体装置以及其制造方法，特别涉及IGBT。
背景技术
在形成IGBT(Insulated Gate Bipolar Transistor、绝缘栅双极型晶体管)时，为了减少半导体基板与集电极电极的连接电阻，有时在半导体基板的背面形成硅化物层后，在硅化物层的下方形成包含金属的集电极电极。
在专利文献1(特开2018-56584号公报)中，记载了在具备IGBT的半导体基板的背面的p型集电极区域与集电极电极之间形成硅化物层。在专利文献1中记载了，该硅化物层的材料使用Ni、Co或Ti，集电极电极的材料使用Al(铝)。
此外，在专利文献1中记载了，为了防止起因于在p型集电极区域以及n型缓冲区域导入缺陷而载流子寿命劣化，对形成了p型集电极区域的基板的背面进行激光退火。
现有技术文献
专利文献
专利文献1：JP特开2018-56584号公报
发明内容
发明要解决的课题
在n型的SiC基板上形成IGBT的情况下，考虑在SiC基板上通过外延生长法依次形成作为集电极区域的p型层和作为漂移区域的n型层，之后通过磨削除去SiC基板，在p型层的底面隔着硅化物层连接集电极电极。但在该硅化物层的形成时，有在p型层的底面形成缺陷的可能性。这样的缺陷会成为半导体元件的通电劣化的原因。
本发明的目的在于，使半导体装置的可靠性提升。特别防止在接触区域与硅化物层的界面产生缺陷，由此实现能抑制通电劣化的可靠性高的IGBT。
本发明的前述以及其他目的和新的特征会从本说明书的描述以及附图得以明确。
用于解决课题的手段
若简单说明本申请中公开的实施方式当中的代表性的方式的概要，则如下那样。
一实施方式的半导体装置具备：半导体基板；集电极区域，其形成于所述半导体基板的下表面，为第1导电型；第1半导体区域，其在所述半导体基板中形成于所述集电极区域上，为与所述第1导电型不同的第2导电型；第2半导体区域，其从所述半导体基板的上表面延续到所述第1半导体区域的中途深度来形成，为所述第1导电型；发射极区域，其从所述第2半导体区域的上表面延续到所述第2半导体区域的中途深度来形成，与所述第1半导体区域分离，为所述第2导电型；栅极电极，其隔着绝缘膜形成于所述半导体基板上，以使得覆盖所述发射极区域与所述第1半导体区域之间的所述第2半导体区域；硅化物层，其与所述集电极区域的下表面相接来形成；和集电极电极，其与所述硅化物层的下表面相接来形成，所述集电极区域、所述发射极区域以及所述栅极电极构成绝缘栅双极型晶体管，所述硅化物层包含：铝、比铝更易于与硅结合的第1金属和比铝更易于与碳结合的第2金属。
发明的效果
若简单说明通过本申请中公开的发明当中的代表性的发明得到的效果，则如以下那样。
根据本发明，能提升半导体装置的可靠性。特别能防止在接触区域与硅化物层的界面产生缺陷，能实现能抑制通电劣化的可靠性高的IGBT。
附图说明
图1是表示实施方式的半导体装置的截面图。
图2是实施方式的半导体装置的制造工序中的截面图。
图3是接着图2的半导体装置的制造工序中的截面图。
图4是接着图3的半导体装置的制造工序中的截面图。
图5是接着图4的半导体装置的制造工序中的截面图。
图6是接着图5的半导体装置的制造工序中的截面图。
图7是接着图6的半导体装置的制造工序中的截面图。
图8是表示实施方式的半导体装置中的硅化物层内的Si含有量的图表。
图9是表示实施方式的半导体装置中的通电所引起的电流-电压特性的图表。
图10是表示实施方式的变形例的半导体装置的截面图。
图11是比较例的半导体装置的制造工序中的截面图。
图12是接着图11的半导体装置的制造工序中的截面图。
图13是接着图12的半导体装置的制造工序中的截面图。
图14是表示比较例的半导体装置中的通电所引起的电流-电压特性的图表。
图15是表示比较例的半导体装置中的硅化物层内的Si含有量的图表。
具体实施方式
以下基于附图来详细说明本发明的实施方式。另外，在用于说明实施方式的全图中，对具有相同功能的构件标注相同附图标记，省略其重复的说明。此外，在以下的实施方式中，除了特别需要时，原则上不重复相同或同样的部分的说明。此外，在说明实施方式的附图中，为了使结构易于理解，有时即使是平面图或立体图等也附加阴影。进而，在说明实施方式的附图中，为了使结构易于理解，有时在截面图中省略阴影。
此外，“-”以及“+”是标注导电型为n型或p型的相对的杂质浓度的附图标记，例如按照“n-”、“n”、“n+”的顺序，n型杂质的杂质浓度变高。
<改善的余地的细节>
以下使用图11～图14来说明改善的余地的细节。图11～图13是比较例的半导体装置的制造工序中的截面图。图14是表示比较例的半导体装置中的通电所引起的电流-电压特性的图表。
在此，说明在半导体基板形成IGBT(Insulated Gate Bipolar Transistor、绝缘栅双极型晶体管)时，由于在半导体基板的下表面的集电极区域与集电极电极之间形成硅化物层而产生缺陷，引起通电劣化。本申请中所说的半导体基板，不仅包括大块基板，还包括包含大块基板以及形成于大块基板上的外延层的层叠基板、以及除去该层叠基板的下部的大块基板而仅包含外延层的外延基板。
首先，如图11所示那样，在比较例中，准备包含SiC(碳化硅)的n+型的SiC(碳化硅)基板13。接着，在SiC基板13的上表面上，通过外延生长法依次形成p+型的集电极区域3、n型的缓冲层4以及n-型的漂移层5。集电极区域3例如包含Al(铝)作为掺杂剂。
接下来，如图12所示那样，在漂移层5的上表面形成p型的主体层6、n+型的发射极区域7以及p+型的主体层接触区域8。接着，在漂移层5上隔着栅极绝缘膜9形成栅极电极10后，形成覆盖栅极电极10的层间绝缘膜11。接着，在形成贯通层间绝缘膜11的贯通孔后，在层间绝缘膜11上形成发射极电极12。发射极电极12的一部分被埋入该贯通孔内，与发射极区域7以及主体层接触区域8电连接。由此，形成具备栅极电极10、发射极区域7以及集电极区域3的IGBT。
接着，通过磨削工序除去SiC基板13，由此使集电极区域3露出。在包含SiC的半导体基板形成n沟道IGBT的情况下，半导体基板的背面侧成为集电极区域3即p型层。在此，高品质的SiC基板仅存在n型。因此，在制作工艺中，如上述那样，将包含集电极区域3、缓冲层4以及漂移层5的层叠构造全都通过外延生长法形成，通过磨削除去作为大块基板的SiC基板13。
接下来，如图13所示那样，在集电极区域3的下表面形成硅化物层20后，形成与硅化物层20的下表面相接的集电极电极1。集电极电极1经由硅化物层20与集电极区域3欧姆连接。通过以上，比较例的IGBT完成。
在形成上述硅化物层20时，在集电极区域3的下表面使例如包含Ti(钛)以及Al(铝)的金属层沉积后，对该下表面进行激光退火，来使金属层和半导体基板反应，由此形成硅化物层20。但在该工序中，存在在半导体基板的背面与硅化物层20的界面形成缺陷的可能性。
IGBT是双极器件，由于载流子再耦合，图14所示那样的通电劣化成为课题。图14是将横轴设为集电极电压、将纵轴设为集电极电流的图表。在图14中，示出通过在具备IGBT的比较例的半导体装置持续流过应力(stress)电流而电流-电压特性随着时间的经过劣化的样子。在图14中，以实线示出开始流过电流时的图表，以虚线示出开始流过电流起经过50小时的图表，以一点划线示出开始流过电流起经过100小时的图表。
如图14所示那样，在比较例的IGBT中，随着流过电流的时间的经过，电流-电压特性显著劣化。可以认为这起因于形成于上述的半导体基板的背面与硅化物层的界面的缺陷。作为与包含SiC的p型的半导体基板相接形成的硅化物层的形成中所用的金属层(硅化物金属)，考虑使用Ti/Al。但难以生成Ti或Al与Si(硅)的化合物，Si进行固溶，从而形成Si的含有率高的富含Si的硅化物区域。可以认为，由于其影响，半导体基板与硅化物层的界面近旁的SiC的晶格间间隔形变，产生上述缺陷。
与此相对，在为了防止缺陷的形成而不在半导体基板的背面形成硅化物层的情况下，集电极区域与集电极电极的连接电阻增大，半导体装置的性能降低。因而，需要抑制硅化物化工序中的缺陷形成。
如此地，在半导体基板的背面形成硅化物层的IGBT中，防止通电劣化作为改善的余地而存在。
因此，在本申请的实施方式中，在解决上述的改善的余地上下工夫。以下说明该下工夫的实施方式中的技术性思想。
(实施方式)
以下，以包含SiC的IGBT为例，使用附图来说明半导体装置。
<半导体装置的构造>
使用图1来说明本实施方式的半导体装置的IGBT的构造。图1是表示本实施方式的半导体装置的截面图。
如图1所示那样，本实施方式的半导体装置具有包含碳化硅(SiC)的半导体基板(外延基板)。半导体基板具有从下起依次层叠p+型的集电极区域3、n型的缓冲层4以及n-型的漂移层5的构造。集电极区域3是例如包含Al(铝)作为掺杂剂的p型半导体区域，形成于半导体基板的下表面。缓冲层4以及漂移层5是例如包含N(氮)或P(磷)作为掺杂剂的n型半导体区域。缓冲层4以及漂移层5在半导体基板中形成于集电极区域3上。半导体基板主要包含SiC。包含集电极区域3、缓冲层4以及漂移层5的半导体基板具有：漂移层5的上表面即主面(第1主面)；和位于该主面的相反侧的作为集电极区域3的下表面的背面(第2主面)。
从漂移层5的上表面(半导体基板的上表面)延续到漂移层5的中途深度，相互分离地形成多个p型的主体层6。此外，从主体层6的上表面延续到主体层6的中途深度，形成n+型的发射极区域(第1发射极区域)7以及p+型的主体层接触区域(第2发射极区域)8。发射极区域7以及主体层接触区域8在沿着半导体基板的上表面的方向上相互相接。发射极区域7以及主体层接触区域8各自的深度大致同等。在沿着半导体基板的上表面的方向上，主体层6介于发射极区域7与漂移层5之间而存在，发射极区域7和漂移层5相互分离开。主体层6以及主体层接触区域8是例如包含A1(铝)作为掺杂剂的p型半导体区域，发射极区域7是例如包含N(氮)或P(磷)作为掺杂剂的n型半导体区域。
在半导体基板上隔着栅极绝缘膜9形成栅极电极10，使得覆盖发射极区域7与漂移层5之间的主体层6的上表面。栅极电极10至少跨越在半导体基板的上表面上排列的漂移层5、主体层6以及发射极区域7各自的正上方来形成。换言之，栅极电极10隔着栅极绝缘膜9形成于半导体基板上，以使得覆盖发射极区域7与漂移层5之间的主体层6。
栅极绝缘膜9例如包含氧化硅，栅极电极10例如包含多晶硅。包含栅极绝缘膜9以及栅极电极10的层叠膜被形成于栅极电极10上的层间绝缘膜11覆盖。即，栅极电极10的侧面以及上表面被层间绝缘膜11覆盖。栅极绝缘膜9可以具有比栅极电极10宽的幅度。
在层间绝缘膜11，在与栅极电极10分离的位置，形成从层间绝缘膜11的上表面贯通到下表面的贯通孔(连接孔)。在该贯通孔的底部，发射极区域7以及主体层接触区域8从层间绝缘膜11露出。在包含该贯通孔内的半导体基板上形成覆盖层间绝缘膜11的发射极电极12。即，发射极电极12被埋入该贯通孔内，与发射极区域7以及主体层接触区域8电连接。这里虽未图示，但也可以在该贯通孔的底部，硅化物层介于发射极电极12与发射极区域7以及主体层接触区域8之间而存在。
集电极区域3的下表面被硅化物层2覆盖，硅化物层2的下表面被集电极电极1覆盖。集电极区域3的下表面与硅化物层2相接，硅化物层2的下表面与集电极电极1相接。集电极电极1隔着硅化物层2与集电极区域3电连接。
硅化物层2包含Al(铝)、Ti(钛)以及Ni(镍)。通过硅化物层2包含Al，将具有Al作为掺杂剂的集电极区域3和硅化物层2欧姆连接。此外，硅化物层2包含作为与Al相比更易于与C(碳)结合的金属的Ti。即，C和Ti比C和Al进行结合的情况更易于结合。由此，在硅化物层2与集电极区域3之间，Ti和C结合而形成TiC(碳化钛)。TiC含在硅化物层2中。
此外，作为本实施方式的主要特征之一，硅化物层2包含作为比Al更易于与Si结合的金属的Ni。即，Si和Ni比Si和Al进行结合的情况更易于结合。硅化物层2也可以取代Ni而包含Mo(钼)或Co(钴)，作为比Al更易于与Si结合的金属。在硅化物层2与集电极区域3之间，Ni和Si结合而形成Ni2Si。Ni2Si含在硅化物层2中。硅化物层2中的Ni的含有量为10at.％以上且不足33at.％。此外，硅化物层2中的Ni与Ti的合计含有量不足50at.％，硅化物层2中的Al的含有量比50at.％大。如此地，通过使硅化物层2中的Ni的含有量不足33at.％，能使硅化物层2中的Al的含有量更多。由此，变得能进行较多含有Al的硅化物层2与以Al为掺杂剂的集电极区域3的低电阻欧姆连接。
<半导体装置的制造方法>
以下使用图2～图7来说明本实施方式的半导体装置的制造方法。图2～图7是本实施方式的半导体装置的制造工序中的截面图。
首先，如图2所示那样，准备包含SiC(碳化硅)的n+型的SiC(碳化硅)基板13。SiC基板13具有主面和主面的相反侧的背面。接着，在SiC基板13的上表面上，通过外延生长法依次形成p+型的集电极区域3、n型的缓冲层4以及n-型的漂移层5。集电极区域3例如包含Al作为掺杂剂。缓冲层4以及漂移层5例如包含N或P作为掺杂剂。
接下来，如图3所示那样，在漂移层5的上表面例如通过离子注入法形成p型的主体层6、n+型的发射极区域7以及p+型的主体层接触区域8。主体层6、发射极区域7以及主体层接触区域8的形成部位如使用图1说明的那样。
接着，在漂移层5上隔着栅极绝缘膜9形成栅极电极10。栅极绝缘膜9例如通过热氧化法或CVD(Chemical Vapor Deposition，化学气相沉积)法等来形成。在栅极绝缘膜9上通过CVD法等沉积(形成)多晶硅膜，对该多晶硅膜使用光刻技术以及蚀刻法进行图案形成，由此能形成包含该多晶硅膜的栅极电极10。
接着，例如通过CVD法在漂移层5上以及栅极电极10上形成层间绝缘膜11。层间绝缘膜11例如包含氧化硅。接着，使用光刻技术以及蚀刻法来形成贯通层间绝缘膜11的贯通孔。由此，在该贯通孔的底部，发射极区域7以及主体层接触区域8从层间绝缘膜11露出。接着，通过溅射法等，在包含该贯通孔内的漂移层5上以及层间绝缘膜11上形成发射极电极12。发射极电极12的一部分被埋入该贯通孔内，发射极电极12与发射极区域7以及主体层接触区域8电连接。发射极电极12例如含Al。在形成发射极电极12前，可以形成覆盖在贯通孔的底部露出的发射极区域7以及主体层接触区域8的上表面的硅化物层。硅化物层能通过周知的硅化技术形成。
由此，形成具备栅极电极10、发射极区域7以及集电极区域3的IGBT。
接下来，如图4所示那样，通过用磨削工序除去SiC基板13，来使集电极区域3的下表面露出。由此形成的包含集电极区域3、缓冲层4以及漂移层5的半导体基板(外延基板)具有：漂移层5的上表面即主面(第1主面)；和位于该主面的相反侧的作为集电极区域3的下表面的背面(第2主面)。由此准备包含集电极区域3、缓冲层4以及漂移层5的半导体基板。
另外，在此，说明了在形成半导体基板上的栅极电极等器件构造后除去SiC基板13，但在SiC基板13上的外延基板具有充分的强度的情况下，也可以如图2所示那样，在形成外延层后除去SiC基板13，之后形成发射极区域7以及栅极电极10等。
接着，使半导体基板的上下翻转，将形成有集电极区域3的半导体基板的背面朝向上方。
接下来，如图5所示那样，在半导体基板的背面(集电极区域3的上表面)上依次形成包含Ni的金属层2a和包含Ti以及Al的金属层2b。金属层2a、2b例如通过溅射法形成。在此，集电极区域3与金属层2a相接，集电极区域3和金属层2b隔着金属层2a分离。金属层2b覆盖半导体基板的背面和集电极区域3的上表面(如图4所示那样，在不使半导体基板翻转的情况下的集电极区域3的下表面)。金属层2a的厚度比金属层2b的厚度小。在此，金属层2a的厚度例如是10nm，金属层2b的厚度例如是250nm。金属层2a的材料可以使用Co或Mo。即，金属层2a的材料是与Al相比更易于与Si结合的金属即可。
金属层2b可以是Ti以及Al混合存在的层，也可以是Ti膜与Al膜的层叠膜，在此，例如通过在包含Ni的金属层2a上依次层叠Al膜和Ti膜，来形成包含该Al膜以及该Ti膜的金属层2b。
接着，从金属层2b侧向层叠有金属层2a、2b的半导体基板的背面进行激光照射，由此进行激光退火。在此，通过进行基于激光照射的热处理，能仅局部加热半导体基板的背面近旁。因此，能抑制给主面侧的器件构造(例如栅极绝缘膜9以及发射极区域7等)的损伤。
如图6所示那样，通过上述激光退火，使金属层2a、2b和构成半导体基板的SiC反应，来形成硅化物层2。即，硅化物层2与集电极区域3的上表面相接。硅化物层2包含Si、Ni、Ti以及Al。在激光退火中，由于加热时间是短时间，因此，通过使与集电极区域3相接的金属层2a的膜厚不足30nm，能使不与集电极区域3相接的金属层2b和集电极区域3可靠地进行反应。其中，若金属层2a的膜厚不足10nm，则由于Ni的量少，因此后述的本实施方式的效果小。因此，金属层2a的厚度的期望的范围是10nm以上且不足30nm。此外，金属层2b的厚度例如为200～300nm。
通过金属层2b包含Al，具有Al作为掺杂剂的集电极区域3和硅化物层2欧姆连接。此外，硅化物层2包含作为与Al相比更易于与C(碳)结合的金属的Ti。由此，在硅化物层2与集电极区域3之间，Ti和C结合而形成TiC(碳化钛)。TiC含在硅化物层2中。
在硅化物层2与集电极区域3之间，Ni和Si结合而形成Ni2Si。Ni2Si含在硅化物层2中。硅化物层2中的Ni的含有量为10at.％以上且不足33at.％。此外，硅化物层2中的Ni与Ti的合计含有量不足50at.％，硅化物层2中的Al的含有量大于50at.％。如此地，通过使硅化物层2中的Ni的含有量不足33at.％，能使硅化物层2中的Al的含有量更多。由此，变得能进行较多含有Al的硅化物层2与以Al为掺杂剂的集电极区域3的低电阻欧姆连接。
接下来，如图7所示那样，形成与硅化物层2的下表面相接的集电极电极1。集电极电极1例如能通过溅射法来形成。集电极电极例如包含Al或Au(金)等。集电极电极1隔着硅化物层2与集电极区域3欧姆连接。之后，通过使半导体基板的上下翻转，来得到图7所示的构造。通过以上，本实施方式的IGBT完成。
<本实施方式的效果>
接下来，说明本实施方式的效果。
如使用图11～图14所示的比较例说明的那样，在IGBT中，防止起因于在半导体基板的背面与硅化物层的界面产生的缺陷的通电劣化作为改善的余地而存在。
在此，在图15以图表示出比较例的IGBT中的Si的深度方向的分布。图15是在比较例示出横轴所示的深度(距离)与纵轴所示的Si含有量的关系的图表。在图15中示出相当于集电极区域的区域1A和相当于集电极区域的下方的硅化物层的区域1B。
如图15所示那样，比较例的IGBT中的Si的量在比集电极层深的硅化物层内一度变低，但在硅化物层内的进一步深的区域再度变多。即，在硅化物层的内部Si偏倚。这样的Si的偏倚在集电极区域的下表面使SiC的晶格间间隔的形变(缺陷)产生。
因此，在本实施方式中，与比较例不同，作为构成与集电极电极的下表面相接的硅化物层2的材料，添加比Al更易于与Si结合的金属(例如Ni)。即，将易于与Si化合的金属用作硅化物层形成用的硅化物金属。此外，在此，将与Si做出化合物的Ni添加到包含SiC的半导体基板与硅化物层的界面，在其上进行激光退火。
由此，实现图8所示那样的Si在深度方向上在硅化物层内单调减少的分布。图8是在本实施方式中示出横轴所示的深度(距离)与纵轴所示的Si含有量的关系的图表。在图8中，与图15同样，示出相当于集电极区域的区域1A和相当于集电极区域的下方的硅化物层的区域1B。
即，如图8所示那样，实现了Si的量在深度方向上在硅化物层内慢慢减少这样的分布，从而抑制了Si的偏倚。换言之，硅化物层中的Si的含有量随着从硅化物层与集电极区域的界面前往硅化物层的下表面而慢慢减少。因而，能抑制半导体基板与硅化物层的界面处的晶格间间隔的形变的产生。其结果，能抑制该界面处的缺陷形成。
在图9的图表示出本实施方式的IGBT中的通电所引起的电流-电压特性的变化。图9的横轴是集电极电压，纵轴是集电极电流。在图9中，以实线示出开始流过电流时的图表，以虚线示出开始流过电流起经过760小时的图表，以一点划线示出开始流过电流起经过1000小时的图表。其中，在图9内的这3个图表中，几乎没有电流-电压特性的差。据此，与使用图14说明的比较例相比，可知，本实施方式的IGBT能抑制通电劣化。即，在本实施方式中，通过抑制结晶缺陷的产生，能实现抑制了通电劣化的可靠性高的IGBT。
此外，为了与Al成为掺杂剂的p型的SiC半导体基板取得欧姆连接，需要大量含有Al的硅化物层。但由于A1密度小，因此图5所示的金属层2b的膜厚变大。此外，为了抑制激光退火给器件构造的影响，加热时间是短时间。因此，使金属层2a和半导体基板尽量易于反应就变得重要。
因此，在本实施方式的半导体装置的制造工序中，将金属层2a形成得与半导体基板相接，通过进行加热时间为短时间的激光退火，来实现构成金属层2a的金属与构成SiC的Si的可靠的反应。
<变形例>
本实施方式由于涉及半导体基板的背面侧的构造，因此半导体基板的主面侧的构造能进行种种变更。即，本实施方式的硅化物层不仅能运用于在半导体基板的平坦的上表面上形成了栅极电极的平板型的IGBT，还能运用于例如在半导体基板的上表面设置了沟槽栅极电极的沟槽型的IGBT中。
在图10示出本变形例的沟槽型的IGBT的截面图。图10所示的IGBT从半导体基板(外延基板)的上表面延续到漂移层5的中途深度地形成沟槽14，不仅在半导体基板的主面上，还在沟槽14内也隔着栅极绝缘膜9形成栅极电极10，在这点上与图1所示的构造不同。即，栅极电极10是被埋入沟槽14内的沟槽栅极电极。此外，在此，主体层6和其上的发射极区域7在沟槽14相接。其他结构与图1所示的IGBT同样。
在半导体装置的制造工序中，在进行了使用图2说明的工序后，例如在形成主体层6、发射极区域7以及主体层接触区域8后，在形成栅极绝缘膜9前，形成沟槽14。之后，如使用图3～图6说明的那样，通过形成栅极绝缘膜9、栅极电极10、硅化物层2以及集电极电极1等，能形成图10所示的本变形例的IGBT。例如在半导体基板上使用光刻技术形成抗蚀剂图案，将该抗蚀剂图案用作蚀刻阻止掩模来进行干式蚀刻，由此能形成沟槽14。
如此地，在沟槽型的IGBT中，通过形成本实施方式的硅化物层2，也能得到与上述同样的效果。
以上基于实施方式具体说明了本发明的发明者们做出的发明，但本发明并不限定于所述实施方式，能在不脱离其要旨的范围内进行种种变更。
例如，各部的材质、导电型以及制造条件等并不限定于前述的实施方式的记载，各自能进行许多变形，这点不言自明。在此，为了说明的方便，固定半导体基板以及半导体区域的导电型进行了说明，但并不限定于前述的实施方式记载的导电型。
产业上的可利用性
本发明能广泛利用于具备具有硅化物层的IGBT的半导体装置以及其制造方法。
附图标记的说明
1 集电极电极
2 硅化物层
2a、2b 金属层
3 集电极区域
4 缓冲层
5 漂移层
6 主体层
7 发射极区域
8 主体层接触区域
9 栅极绝缘膜
10 栅极电极。

Claims (12)

1.一种半导体装置，其特征在于，具有：
半导体基板；
集电极区域，其形成于所述半导体基板的下表面，为第1导电型；
第1半导体区域，其在所述半导体基板中形成于所述集电极区域上，为与所述第1导电型不同的第2导电型；
第2半导体区域，其从所述半导体基板的上表面延续到所述第1半导体区域的中途深度来形成，为所述第1导电型；
发射极区域，其从所述第2半导体区域的上表面延续到所述第2半导体区域的中途深度来形成，与所述第1半导体区域分离，为所述第2导电型；
栅极电极，其在所述半导体基板上隔着绝缘膜来形成，以使得覆盖所述发射极区域与所述第1半导体区域之间的所述第2半导体区域；
硅化物层，其与所述集电极区域的下表面相接来形成；和
集电极电极，其与所述硅化物层的下表面相接来形成，
所述集电极区域、所述发射极区域以及所述栅极电极构成绝缘栅双极型晶体管，
所述硅化物层包含：铝、比铝更易于与硅结合的第1金属、以及比铝更易于与碳结合的第2金属。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述硅化物层中，所述第1金属的含有量不足33at.％。
3.根据权利要求2所述的半导体装置，其特征在于，
在所述硅化物层中，所述第1金属的含有量为10at.％以上。
4.根据权利要求1所述的半导体装置，其特征在于，
所述第1金属是镍、钴或钼。
5.根据权利要求1所述的半导体装置，其特征在于，
所述硅化物层中的硅的含有量随着从所述硅化物层与所述集电极区域的界面前往所述硅化物层的下表面而慢慢减少。
6.根据权利要求1所述的半导体装置，其特征在于，
所述半导体基板包含碳化硅。
7.一种半导体装置的制造方法，其特征在于，具有如下工序：
(a)准备半导体基板，其具备主面和所述主面的相反侧的背面，并且具有形成于所述背面的第1导电型的集电极区域、和形成于所述集电极区域上的与所述第1导电型不同的第2导电型的第1半导体区域；
(b)从所述半导体基板的上表面延续到所述第1半导体区域的中途深度来形成所述第1导电型的第2半导体区域；
(c)从所述第2半导体区域的上表面延续到所述第2半导体区域的中途深度来与所述第1半导体区域分离地形成所述第2导电型的发射极区域；
(d)在所述半导体基板上隔着绝缘膜形成栅极电极，以使得覆盖所述发射极区域与所述第1半导体区域之间的所述第2半导体区域；
(e)在所述(a)工序之后，形成与所述集电极区域的下表面相接的硅化物层；和
(f)在所述(e)工序之后，形成与所述硅化物层的下表面相接的集电极电极，
所述集电极区域、所述发射极区域以及所述栅极电极构成绝缘栅双极型晶体管，
所述硅化物层包含：铝、比铝更易于与硅结合的第1金属、以及比铝更易于与碳结合的第2金属。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，
所述(e)工序包含如下工序：
(e1)形成与所述集电极区域的下表面相接且包含所述第1金属的第1金属层；
(e2)形成覆盖所述第1金属层的下表面且包含铝以及所述第2金属的第2金属层；和
(e3)通过进行热处理，来使所述半导体基板、所述第1金属层以及所述第2金属层反应，形成所述硅化物层。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，
在所述(e3)工序中，通过从所述第2金属层侧向所述半导体基板的所述下表面照射激光，来进行所述热处理。
10.根据权利要求8所述的半导体装置的制造方法，其特征在于，
所述第1金属层的膜厚不足30nm。
11.根据权利要求10所述的半导体装置的制造方法，其特征在于，
所述第1金属层的膜厚为10nm以上。
12.根据权利要求7所述的半导体装置的制造方法，其特征在于，
所述第1金属是镍、钴或钼。
CN202180032221.5A 2020-06-26 2021-06-03 半导体装置以及其制造方法 Pending CN115552634A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020110224A JP7478604B2 (ja) 2020-06-26 2020-06-26 半導体装置およびその製造方法
JP2020-110224 2020-06-26
PCT/JP2021/021235 WO2021261203A1 (ja) 2020-06-26 2021-06-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN115552634A true CN115552634A (zh) 2022-12-30

Family

ID=79282575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180032221.5A Pending CN115552634A (zh) 2020-06-26 2021-06-03 半导体装置以及其制造方法

Country Status (4)

Country Link
US (1) US20230197782A1 (zh)
JP (1) JP7478604B2 (zh)
CN (1) CN115552634A (zh)
WO (1) WO2021261203A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023139824A1 (ja) 2022-01-20 2023-07-27 三菱ケミカル株式会社 蛍光体、発光装置、照明装置、画像表示装置及び車両用表示灯

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5525940B2 (ja) 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP5613640B2 (ja) 2011-09-08 2014-10-29 株式会社東芝 半導体装置の製造方法
JP5728339B2 (ja) 2011-09-08 2015-06-03 株式会社東芝 半導体装置および半導体装置の製造方法
WO2016030963A1 (ja) 2014-08-26 2016-03-03 株式会社日立製作所 ４ｈ－ＳｉＣ 絶縁ゲートバイポーラトランジスタ、その製造方法、および電力変換装置
JP6616691B2 (ja) 2016-01-18 2019-12-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20230197782A1 (en) 2023-06-22
JP2022007318A (ja) 2022-01-13
JP7478604B2 (ja) 2024-05-07
WO2021261203A1 (ja) 2021-12-30

Similar Documents

Publication Publication Date Title
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US9000485B2 (en) Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same
US9419119B2 (en) Semiconductor device and manufacturing method thereof
JP4449467B2 (ja) 半導体装置
US11538922B2 (en) Manufacturing method of an HEMT transistor of the normally off type with reduced resistance in the on state and HEMT transistor
TWI765880B (zh) 半導體結構、hemt結構及其形成方法
TW201138107A (en) Lateral power transistor device, semiconductor die and method of manufacturing a lateral power transistor device
JP6448865B1 (ja) 半導体装置およびその製造方法
US20120126250A1 (en) Silicon carbide semiconductor device and method for manufacturing same
US20200091299A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP4379305B2 (ja) 半導体装置
JP4889203B2 (ja) 窒化物半導体装置及びその製造方法
JP5802492B2 (ja) 半導体素子及びその製造方法
CN115552634A (zh) 半导体装置以及其制造方法
JP2021177577A (ja) 半導体素子の製造方法及び半導体基板
JP5437114B2 (ja) 半導体トランジスタの製造方法
CN111712925A (zh) 半导体装置
JP5431756B2 (ja) Ｉｉｉ族窒化物半導体からなる半導体装置
JP5233173B2 (ja) 半導体装置の製造方法
US20230009078A1 (en) Method of manufacturing silicon carbide semiconductor device
KR20180124459A (ko) 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법
JP5540685B2 (ja) 化合物半導体装置の製造方法
JP4876418B2 (ja) 半導体装置
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
JP2024011314A (ja) スイッチング素子とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination