JP6448865B1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6448865B1
JP6448865B1 JP2018527250A JP2018527250A JP6448865B1 JP 6448865 B1 JP6448865 B1 JP 6448865B1 JP 2018527250 A JP2018527250 A JP 2018527250A JP 2018527250 A JP2018527250 A JP 2018527250A JP 6448865 B1 JP6448865 B1 JP 6448865B1
Authority
JP
Japan
Prior art keywords
contact region
electrode
semiconductor substrate
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018527250A
Other languages
English (en)
Other versions
JPWO2019150526A1 (ja
Inventor
大介 津波
大介 津波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6448865B1 publication Critical patent/JP6448865B1/ja
Publication of JPWO2019150526A1 publication Critical patent/JPWO2019150526A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体基板１１の表面に形成され、オーミック接触の領域にある第一接触領域のソース電極１３ａと非オーミック接触等の接触の領域にある第二接触領域のソース電極１３ｂの両方で半導体基板１１と接合するソース電極１３と、半導体基板１１の裏面に形成された裏面電極１６と、ソース電極１３の第二接触領域のソース電極１３ｂと裏面電極１６とを接続する配線が設けられた貫通穴１７とを備えることで、耐食性を向上できるだけでなく、リーク電流を低減でき、高周波動作に適した信頼性の高い半導体装置を得る。

Description

この発明は、半導体基板にビアホール等の構造を有する半導体装置およびその製造方法に関するものである。
窒化物半導体等の化合物半導体による高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）を用いた電力増幅器においては、１ＧＨｚを超える高い周波数でトランジスタを動作させることが求められているため、高周波動作を実現するためのトランジスタ構造が多数提案されている。例えば、特許文献１において、ソース電極下にビアを形成し、裏面と同電位にすることで、ソースインダクタンスを低減し、高周波特性を向上させたトランジスタが開示されている。
窒化物半導体を用いた電力増幅器においては、半導体をＧａＡｓから窒化物半導体に変えることでトランジスタの高電圧動作を可能とし、電力増幅器の高出力化を実現してきたが、出力の増加とともにトランジスタからの発熱が無視できなくなっており、これが電力増幅器の更なる高出力化における課題となっている。このため、特許文献２では、半導体基板の裏面にダイヤモンドを形成することで、トランジスタの放熱性を高めた構造が提案されている。
特開平３−１８１１３８号公報（第２頁左上欄第２行目〜第２０行目、第５図） 特表２０１６−５２８７４４号公報（段落００１６〜００２２、図１）
しかしながら、特許文献１記載のソース電極構造のように、ソース電極にはオーミック性をもたせることが一般的であるが、オーミック性のソース電極は耐食性が不十分であり、製造時や製造後にソース電極の一部が溶解し、オーミックコンタクト不良、電極浮き等の問題が発生するという課題があった。
また、特許文献２のトランジスタ構造は基板の裏面にダイヤモンドを形成しているため、放熱性には優れているが、半導体基板の表面側のソース電極と裏面電極がビアホールを介して接続されていないことから、ソース電極のインダクタンスが高いため、高周波で動作させることが困難であった。
この発明は、上記のような課題を解決するためになされたもので、高耐食性で、高周波動作に適した信頼性の高い半導体装置およびその製造方法を提供することを目的とする。
本発明にかかる半導体装置は、半導体基板の表面に形成され、オーミック接触領域としての第一接触領域と非オーミック接触領域または前記オーミック接触領域よりも抵抗値が高い接触領域としての第二接触領域とで前記半導体基板と接合するソース電極またはドレイン電極と、前記半導体基板の裏面に形成された裏面電極と、前記ソース電極または前記ドレイン電極の前記第二接触領域と前記裏面電極とを接続する配線が設けられた貫通穴とを備え、前記半導体基板は、前記ソース電極または前記ドレイン電極の位置に対応する裏面の位置に凹部が設けられ、前記凹部の底部及び側部には前記半導体基板と前記裏面電極の間に絶縁性のダイヤモンド層が形成されたことを特徴とする。
本発明にかかる半導体装置の製造方法は、半導体基板の表面に第一接触領域のソース電極またはドレイン電極のパターンを形成後、加熱して、またはイオン注入により前記半導体基板と前記第一接触領域のソース電極またはドレイン電極のパターンとを接合させ、第一接触領域のソース電極またはドレイン電極を形成する工程と、前記第一接触領域のソース電極またはドレイン電極に接して第二接触領域のソース電極またはドレイン電極のパターンを形成し、第二接触領域のソース電極またはドレイン電極を形成する工程と、前記半導体基板の裏面側に、メタルマスクを形成する工程と、前記半導体基板の前記第二接触領域のソース電極またはドレイン電極の直下に前記半導体基板を貫通する貫通穴を形成する工程と、ドライエッチングまたはウェットエッチングにより前記メタルマスクを除去する工程と、前記半導体基板の裏面に裏面電極を形成後、前記第二接触領域のソース電極またはドレイン電極と前記裏面電極とを前記貫通穴を介して接続する工程とを含み、さらに、前記第一接触領域のソース電極またはドレイン電極を形成後、前記第一接触領域のソース電極またはドレイン電極に接して前記第二接触領域のソース電極またはドレイン電極のパターンを形成する前に、前記第一接触領域のソース電極またはドレイン電極と前記第二接触領域のソース電極またはドレイン電極との間に保護膜を形成する工程と、前記半導体基板の前記第二接触領域のソース電極またはドレイン電極の位置に対応する裏面の位置に凹部を形成する工程と、前記凹部の底部及び側部に、前記半導体基板と前記裏面電極の間に絶縁性のダイヤモンド層を形成する工程とを含むことを特徴とする。
また、半導体基板の第二接触領域のソース電極またはドレイン電極の位置に対応する裏面の位置に凹部を形成する工程と、前記半導体基板の表面に第一接触領域のソース電極またはドレイン電極のパターンを形成後、加熱して、またはイオン注入により前記半導体基板と前記第一接触領域のソース電極またはドレイン電極のパターンとを接合させ、第一接触領域のソース電極またはドレイン電極を形成する工程と、前記第一接触領域のソース電極またはドレイン電極と第二接触領域となるソース電極またはドレイン電極との間に保護膜を形成する工程と、前記第一接触領域のソース電極またはドレイン電極と前記保護膜を挟むように第二接触領域のソース電極またはドレイン電極のパターンを形成し、第二接触領域のソース電極またはドレイン電極を形成する工程と、前記半導体基板の裏面の前記凹部の底部及び側部に、絶縁性のダイヤモンド層を形成する工程と、前記半導体基板の前記第二接触領域のソース電極またはドレイン電極の直下に前記半導体基板を貫通する貫通穴を形成する工程と、前記半導体基板に形成された前記ダイヤモンド層の表面に裏面電極を形成後、前記第二接触領域のソース電極またはドレイン電極と前記裏面電極とを前記貫通穴を介して接続する工程とを含むことを特徴とする。
この発明によれば、ソース電極またはドレイン電極がオーミック接触の第一接触領域と非オーミック接触等の第二接触領域の両方で半導体基板と接合するようにすることで、耐食性を向上でき、高周波動作に適した信頼性の高い半導体装置を得ることができる。
この発明の実施の形態１による半導体装置の構成を示す断面図である。 この発明の実施の形態１による半導体装置のソース電極の構成を示す拡大断面図である。 この発明の実施の形態１による半導体装置のソース電極の構成を示す平面図である。 この発明の実施の形態１による半導体装置の他の構成を示す断面図である。 この発明の実施の形態１による半導体装置の製造工程を示す断面図である。 この発明の実施の形態１による半導体装置の他の構成を示す断面図である。 この発明の実施の形態１による半導体装置のソース電極の他の構成を示す平面図である。 この発明の実施の形態１による半導体装置のトランジスタの他の構成を示す平面図である。 この発明の実施の形態２による半導体装置のソース電極の構成を示す平面図である。 この発明の実施の形態２による半導体装置のソース電極の他の構成を示す平面図である。 この発明の実施の形態３による半導体装置の構成を示す断面図である。 この発明の実施の形態３による半導体装置の製造工程を示す断面図である。 この発明の実施の形態３による半導体装置の他の構成を示す断面図である。 この発明の実施の形態３による半導体装置の他の構成を示す断面図である。
実施の形態１．
図１は、この発明の実施の形態１にかかる半導体装置１００の構成を示す断面図である。図１に示すように、半導体装置１００は、半導体基板１１の表面側にソース電極１３（第一接触領域のソース電極１３ａ、第二接触領域のソース電極１３ｂ）、ドレイン電極１４、ゲート電極１５を備え、半導体基板１１の裏面側に裏面電極１６を備えており、貫通穴１７を介して、ソース電極１３（第二接触領域のソース電極１３ｂ）と裏面電極１６が電気的に接続されている。なお、表面および裏面という単語は便宜上用いているだけで、特段の制約をもたらすものではない。
半導体基板１１は、ＳｉＣ、ＧａＮ、Ａｌ２Ｏ３、Ｓｉ、ＧａＡｓ、ＩｎＰ、ダイヤモンドなどの材料からなる基板が用いられる。半導体基板１１の厚みは、１０μｍ以上、２００μｍ以下の範囲内であることが高周波動作時に望ましいが、この範囲を超えてもよい。ただし、２００μｍを超える場合は、寄生インダクタンス増加による高周波特性確保が困難になるため、２００μｍを超える場合は、半導体基板に凹部を設けて、凹部内を２００μｍ以下にすることが望ましい。１０μｍ未満では、化合物からなる半導体基板１１でクラックが発生する場合や、絶縁性の低下を引き起こす場合がある。絶縁性を確保するためには、半導体基板１１の抵抗率は１×１０５［Ωｃｍ］以上が望ましい。
ソース電極１３、ドレイン電極１４、ゲート電極１５、裏面電極１６は、Ｃｕ、Ｔｉ、Ａｌ、Ａｕ、Ｎｉ、Ｎｂ、Ｐｄ、Ｐｔ、Ｃｒ、Ｗ、Ｔａ、Ｍｏなどの金属などで形成される。なお、裏面電極を含む各電極は複数の層構造で形成しても良い。
半導体基板１１に対して、ソース電極１３（第一接触領域のソース電極１３ａ）、ドレイン電極１４をオーミック接合、ゲート電極１５をショットキー接合させることが一般的である。金属／半導体界面のオーミック接触（接合）は、多元の元素（金属元素以外を含む）を蒸着などで半導体基板上に形成し、アニールなどの熱処理を行うことで形成できる。アニール処理後には、金属／半導体界面に複数の元素が存在する変性層が形成される。また、オーミック接触を形成するための別の方法として、半導体基板１１に不純物を添加してエピタキシャル成長する方法や、イオン注入、熱拡散により不純物を拡散させる方法、また上記方法を複数組み合わせる方法が用いられている。
次に、この発明の実施の形態１にかかる半導体装置１００でのソース電極１３の構成を説明する。図２は、図１のソース電極１３の部分である領域Ａにおける拡大断面図である。図３は、ソース電極１３の平面図である。図２及び図３に示すように、ソース電極１３は、半導体基板１１上に形成されており、２列に配設された第一接触領域のソース電極１３ａの間に第二接触領域のソース電極１３ｂが設けられている。第二接触領域のソース電極１３ｂの裏面は、貫通穴１７を介して裏面電極１６に電気的に接続されている。図３において点線で記載した箇所が、半導体基板１１の裏面から形成する貫通穴１７である。貫通穴１７の表面と裏面電極１６に関しては、非オーミック接触が望ましい。なお、貫通穴１７は、図１のような垂直状の貫通穴でも良いが、図４に示す、テーパ状の貫通穴でも良い。
第一接触領域のソース電極１３ａは、アニール処理により、電極／半導体界面に変性層１８が形成されている。これにより、第一接触領域であるオーミック接触の領域を形成している。オーミック接触は抵抗性の接触のことであり、本発明において、コンタクト抵抗率は、１．０Ｅ−８Ωｃｍ２以上、１．０Ｅ−３Ωｃｍ２以下であることが望ましい。コンタクト抵抗率が、１．０Ｅ−８Ωｃｍ２未満の場合、半導体層の過度な金属化により、半導体層の耐食性が低下する。１．０Ｅ−３Ωｃｍ２を超える場合、高周波特性(電力利得遮断周波数ｆｍａｘ等)が低下する。
第二接触領域のソース電極１３ｂは、第一接触領域のソース電極１３ａを形成後に設けられ、電極／半導体界面に変性層のない第二接触領域を形成する。ここで、第二接触領域というのは、金属/半導体界面のショットキー接触や、金属／絶縁体／半導体界面のＭＩＳ型ショットキー接触などの非オーミック接触の領域、およびコンタクト抵抗率が１．０Ｅ−３Ωｃｍ２を超え、１．０Ｅ＋３Ωｃｍ２以下の高い接触の領域を含むものとする。コンタクト抵抗率が、１．０Ｅ−３Ωｃｍ２以下の場合、金属又は金属／半導体界面の耐食性が低下する。１．０Ｅ＋３Ωｃｍ２を超える場合、ソース抵抗が増加するため、高周波特性及び出力特性が低下する可能性がある。
第二接触領域の金属（複数層である場合は最下層）を、第一接触領域の金属（複数層で最もイオン化傾向の低い金属）よりもイオン化傾向の低い金属とすることで、ソース電極の腐食性を高めることができる。例えば、第一接触領域の金属をＴｉ／Ａｌ／Ａｕ、第二接触領域の金属をＴｉ／Ａｕとした場合を考えると、第一接触領域の金属の中で最もイオン化傾向の低い金属はＡｌであるが、Ａｌよりもイオン化傾向の低いＴｉを第二接触領域の金属の最下層に用いている。この場合、図２に示すように、イオン化傾向の低い第二接触領域の金属がイオン化傾向の高い第一接触領域の金属側面を覆うことになり、腐食性を高めることができる。
次に、この発明の実施の形態１による半導体装置１００の製造方法について、図５に基づき説明する。図５は、この発明の実施の形態１による半導体装置１００の製造工程を示す断面図である。
まず、図５（ａ）に示すように、半導体基板１１上に、第一接触領域のソース電極１３ａとドレイン電極１４を形成後、熱処理を行い、オーミック接触である変性層１８が形成される。オーミック電極の熱処理温度は５００℃以上、１２００℃以下が良い。５００℃未満の場合、オーミック接触を形成できない、又はオーミック抵抗が高すぎて高周波特性および出力特性が低下するといった問題が発生する。一方、１２００℃を超えると、電極が高温に耐え切れずに突沸することで電極構造の破壊が発生する。
電極パターンは、レジストパターンを用いれば、リフトオフやドライ／ウェットエッチングによって形成できる。第一接触領域のソース電極１３ａとドレイン電極１４を別々に形成しても良く、まとめて形成しても良い。
続いて、図５（ｂ）に示すように、第二接触領域のソース電極１３ｂを形成する。非オーミック電極の許容熱処理温度は、室温以上、５００℃以下が良い。ただし、金属／半導体界面に拡散防止用の保護膜（ＳｉＮ、ＳｉＯ等の絶縁膜、W等の高融点金属）を含む場合は、上記温度を超えても良い。
第一接触領域における低オーミック接触と第二接触領域における高オーミック接触又は非オーミック接触を作り分けるための製造方法として、それぞれの領域において異なる金属（金属層が複数の場合、異なる層構成を含む）を用いることで実現できる。例えば、ＧａＮ系、ＳｉＣ系の場合、第一接触領域にＡｌ系の金属（層構造としては、Ｔｉ／Ａｌ／Ａｕ等)を、第二接触領域にＮｂ系の金属（層構造としては、Ｔｉ／Ｎｂ／Ａｕ等）を設けることが挙げられる。これらの半導体においては、Ａｌの方がＮｂよりも反応性が高いため、コンタクト抵抗率を領域毎に作り分けることができる。また、半導体にＧａＡｓ系、ＩｎＰ系を用いる場合、第一接触領域にこれらと反応性の良いＡｕＧｅ、ＡｕＧａ、Ｃｒ等を用い、第二接触領域に反応性の劣るＴｉ、Ｐｔ、Ａｕなどの金属を用いると良い。
別の製造方法としては、第一接触領域の半導体層にイオン注入を用いて不純物元素を拡散させ、第二接触領域の半導体層には、イオン注入を行わない等により、不純物元素のドーピング量に差をつけるということが挙げられる。不純物濃度は５．０Ｅ＋２０ｃｍ−３以上、２．０Ｅ＋１７ｃｍ−３が良い。半導体にＳｉＣ系を用いる場合、イオン注入される不純物元素は、Ｎ、Ｐ、Ａｓ、Ｂ、Ａｌ、Ｇａ、Ｂｅ、Ｓ、Ｖ、Ｏ、Ｃ、Ｓｉの内いずれか１種類または複数種類の元素が良い。半導体にＧａＮ系を用いる場合、イオン注入される不純物元素は、Ｏ、Ｓ、Ｓｅ、Ｔｅ、Ｂｅ、Ｍｇ、Ｃａ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎの内いずれか１種類または複数種類の元素が良い。半導体にダイヤモンドを用いる場合、イオン注入される不純物元素は、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｂｅ、Ｓ、Ｏの内いずれか１種類または複数種類の元素が良い。
さらに別の製造方法としては、第一接触領域の金属に高温の熱処理を加えて、第二接触領域の金属にはそれよりも低温の熱処理を加える、あるいは熱処理しないということにより、コンタクト抵抗率を領域毎に作り分けることができる。
上記を適宜組み合わせることで、コンタクト抵抗率を領域毎に作り分けることができる。また、オーミック接触と非オーミック接触（ショットキー接触）を作り分けることもできる。なお、電極は多層構造を用いることが多いが、上記に記載した金属又は不純物原子が熱処理やイオン注入、結晶成長等により、金属／半導体界面に存在させることが重要である。例えば、Ｔｉ／Ａｌ／Ａｕという電極構造の場合、熱処理によってＡｌが半導体層まで拡散することで、金属／半導体界面がオーミック性を有することになる。
なお、第二接触領域における非オーミック接触の製造方法においては、イオン注入や熱処理を抑制して、半導体層表面付近の金属原子や不純物の濃度を低くすることで実現しやすい。使用する金属としては、化学反応性の低い高融点金属（Ｗ、ＷＮ、Ｔａ、ＴａＮ）や、ゲート電極で用いられるような仕事関数の高い金属（Ｎｉ、Ｐｔ、Ａｕ、Ｃｕ、Ｒｈ、Ｒｕ等）を用いることで、非オーミック接触を実現しやすい。また、金属／半導体界面に金属酸化膜、絶縁膜等の半導体よりもバンドギャップの大きな材料を挟んだMIS構造によっても実現できる。
次いで、図５（ｃ）に示すように、半導体基板１１の表面側にゲート電極１５を形成する。必要に応じて絶縁膜やメッキ配線を形成してもよい。さらに半導体基板１１の裏面側にメタルマスク２５を形成する。半導体基板１１の基板厚を薄くするために、基板厚を研削してから、メタルマスク２５を形成しても良い。
続いて、図５（ｄ）に示すように、メタルマスク２５が存在しない箇所をドライエッチングで加工することにより貫通穴１７を形成する。ウェットエッチングでも良いが、ＳｉＣ基板のように化学反応性の低い基板に対しては、ドライエッチングの方が良い。メタルマスク２５は、Ｃｒ、Ａｌ、Ｎｉ、Ｃｕなど、スパッタ収率が低くエッチングガスとの反応性生物の揮発性が低いものが良い。
次いで、図５（ｅ）に示すように、メタルマスク２５を除去する。除去方法はドライエッチングでも良いが、ドライエッチングしにくい材料を用いた場合は、ウェットエッチングでも良い。この場合、酸やアルカリを用いることができる。
なお、オーミック電極直下に貫通穴を形成した場合には、エッチング時の腐食性ガスや腐食性液体によりオーミック電極の一部が溶解して、コンタクト不良や膜剥がれなどの問題に繋がるが、本発明のように第二接触領域のソース電極１３ｂ直下に貫通穴１７を形成すれば、上記問題を防止できる。
最後に、図５（ｆ）に示すように、スパッタリングや蒸着などの方法で、裏面電極１６を形成する。裏面電極１６上にさらにメッキ膜などを形成してもよい。
なお、上記実施の形態１では、ソース電極１３が、第一接触領域のソース電極１３ａと第二接触領域のソース電極１３ｂとで構成される場合を示したが、これに限るものではない。ドレイン電極１４が第一接触領域のドレイン電極と第二接触領域のドレイン電極で構成し、第二接触領域のドレイン電極と裏面電極を貫通穴を介して接続しても良い。また、貫通穴については、第二接触領域を有するゲート電極１５と裏面電極を接続しても良いことは言うまでもない。
また、上記実施の形態１では、半導体基板１１を用いたが、これに限るものではない。例えば、図６は、半導体装置１００の他の構成を示す断面図であるが、図６に示すように、半導体基板として絶縁基板１９上に半導体層１２を形成したものを用いても良い。半導体層１２には、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＮ、ダイヤモンド等の他、ＧａＡｓ、ＩｎＰなどの材料を単層あるいは積層したものが挙げられる。
また、上記実施の形態１では、２列に配設された第一接触領域のソース電極１３ａの間に第二接触領域のソース電極１３ｂを設けるようにしたが、これに限るものではない。例えば、図７は、ソース電極１３の他の構成を示す平面図であるが、図７に示すように、第二接触領域のソース電極１３ｂの外周に第一接触領域のソース電極１３ａを形成するようにしても良いし、ドーナツ形状のように曲線を含む形状としても良い。ソース電極１３が、オーミック接触の領域にある第一接触領域のソース電極１３ａと非オーミック接触または高抵抗の接触の領域にある第二接触領域のソース電極１３ｂの両方で半導体基板１１と接合するような構成であれば良い。
また、上記実施の形態１では、図１に示すように、ソース電極１３が２本、ドレイン電極１４が１本、ゲート電極１５が２本であるトランジスタの構成を説明したが、これに限るものではない。例えば、図８は、トランジスタの三端子の他の構成を示す平面図であるが、図８に示すように、３本のソース電極１３とドレイン電極１４に挟まれた箇所にゲート電極１５が存在している。この場合、ゲートフィンガーは４本存在していることになる。トランジスタは、このようにマルチゲートフィンガーで用いられることが一般的であり、この図ではゲートフィンガーが４本の場合を例示しているが、設計に応じてゲートフィンガーの本数や長さを決めれば良い。
以上のように、本実施の形態１にかかる半導体装置１００によれば、半導体基板１１の表面に形成され、オーミック接触の領域にある第一接触領域のソース電極１３ａと非オーミック接触または高抵抗の接触の領域にある第二接触領域のソース電極１３ｂの両方で半導体基板１１と接合するソース電極１３と、半導体基板１１の裏面に形成された裏面電極１６と、ソース電極１３の第二接触領域のソース電極１３ｂと裏面電極１６とを接続する配線が設けられた貫通穴１７とを備えるようにしたので、貫通穴を有するソース電極において、反応性の高い第一接触領域のソース電極を第二接触領域のソース電極で保護する事により耐食性を向上できるだけでなく、第二接触領域の箇所を設けることでリーク電流を低減でき、高周波動作に適した信頼性の高い半導体装置を得ることができる。また、半導体基板表面側と裏面側を電気的接続できるため、高周波特性を改善できる。
また、貫通穴１７を第二接触領域のソース電極１３ｂで保護するようにしたことで、反応性の高いオーミック電極からの原子拡散を防止できる。さらに、トランジスタオフ時のリーク電流を抑制できる。これは、半導体基板に六方晶系材料（ＧａＮ、ＳｉＣなど)を用いた場合に特に効果がある。
実施の形態２．
実施の形態１では、ソース電極１３が、第一接触領域のソース電極１３ａと第二接触領域のソース電極１３ｂの両方で半導体基板１１と接合する場合について示したが、実施の形態２においては、さらに、第一接触領域のソース電極１３ａと第二接触領域のソース電極１３ｂとの間に、保護膜を形成した場合について示す。
図９は、この発明の実施の形態２にかかる半導体装置１０１でのソース電極１３の構成を示す拡大断面図である。図９に示すように、ソース電極１３は、第一接触領域のソース電極１３ａの端部を保護するように、第一接触領域のソース電極１３ａと第二接触領域のソース電極１３ｂとの間に、保護膜２０が形成される。保護膜２０は、第一接触領域を構成する金属よりもイオン化傾向の低い金属膜である。実施の形態２における半導体装置１０１の構成は、保護膜２０以外は実施の形態１での半導体装置１００の構成と同様であり、実施の形態１で用いた図を援用し、同様部分の説明は省略する。また、実施の形態２における半導体装置１０１の製造方法は、第一接触領域のソース電極１３ａの形成後に、保護膜２０を形成する工程が追加される。それ以外は、実施の形態１での半導体装置１００の製造方法と同様であり、実施の形態１で用いた図を援用し、同様部分の説明は省略する。
半導体装置１０１においては、第一接触領域のソース電極１３ａと第二接触領域のソース電極１３ｂとの間に、保護膜２０が形成されることにより、第一接触領域のソース電極１３ａの耐食性がさらに向上する。また、保護膜２０にＳｉＮ、ＳｉＯなどの絶縁体を用いることで、ソース電極１３の実効的な面積を減らす事ができ、トランジスタのドレイン-ソース間容量Ｃｄｓを低減できるため、トランジスタの広帯域化が可能となる。保護膜２０として金属を用いる場合は、ソース電極よりも耐食性に優れた金属を用いる。例えば、イオン化傾向の低いＰｔ、Ａｕ、Ｐｄ等の金属や熱拡散防止に優れたＷ、Ｔａ等の高融点金属が用いられる。なお、図１０のように、保護膜２０は第一接触領域のソース電極１３ａの内側だけでなく外側にも形成しても良い。
以上のように、本実施の形態２にかかる半導体装置１０１によれば、第一接触領域のソース電極１３ａと第二接触領域のソース電極１３ｂとの間に、保護膜２０を形成するようにしたので、さらに耐食性の向上を図ることができる。また、貫通穴近傍に保護膜を形成することで、トランジスタの寄生容量成分を低減できる。
実施の形態３．
実施の形態１では、半導体基板１１の裏面に裏面電極１６を形成する場合について示したが、実施の形態３においては、半導体基板の裏面と裏面電極の間にダイヤモンド層を形成する場合について示す。
図１１は、この発明の実施の形態３にかかる半導体装置１０２の構成を示す断面図である。図１１に示すように、半導体基板１１の裏面に凹部２４が設けられている。凹部２４は、ソース電極１３、ドレイン電極１４、ゲート電極１５直下の半導体基板１１を加工して形成したものである。凹部２４の底面および凹部２４の側面には絶縁性ダイヤモンド層２２を形成している。貫通穴２３は、第二接触領域のソース電極１３ｂの裏面の半導体基板１１と絶縁性ダイヤモンド層２２を加工して、ソース電極１３と裏面電極１６を電気的に接続する役割を担っている。実施の形態３における半導体装置１０２のその他の構成は、実施の形態１での半導体装置１００の構成と同様であり、同様部分の説明は省略する。
次に、この発明の実施の形態３による半導体装置１０２の製造方法について、図１２に基づき説明する。図１２は、この発明の実施の形態３による半導体装置１０２の製造工程を示す断面図である。
まず、図１２（ａ）に示すように、半導体基板１１を用意し、図１２（ｂ）に示すように、半導体基板１１の裏面側に凹部２４を形成する。凹部２４は半導体基板１１をエッチングすることで形成する。
続いて、図１２（ｃ）に示すように、半導体基板１１の裏面側に絶縁性ダイヤモンド層２２を形成する。ダイヤモンド層は、熱フィラメント型ＣＶＤやプラズマＣＶＤなどで形成できる。この際、ボロン等の不純物ガスを添加することで、膜中の不純物濃度を調整できる。また、ダイヤモンド層形成後においても、イオン注入などで不純物を層中に注入することで、不純物濃度を調整できる。絶縁性ダイヤモンド層２２の成膜温度が高温（例えば１０００℃）の場合、ソース電極等の電極材料から半導体基板１１に原子拡散が生じるため、半導体基板１１の表面側にソース電極１３等の構造物を形成する前に、絶縁性ダイヤモンド層２２を成膜することが望ましい。
次いで、図１２（ｄ）に示すように、半導体基板１１の裏面側に埋込みマスク２６を形成する。埋込みマスク２６は、レジスト材料やポリイミド等の有機膜でも、Ｃｕ等の金属膜でも良い。有機膜を用いる場合は、スピンコータ等を使って半導体基板１１の裏面側に溶剤を塗布することで形成できる。埋込みマスク２６に金属膜を用いる場合は、ビアフィリングメッキ技術を用いることで、凹部２４内に金属を選択的に成長させることができる。
続いて、図１２（ｅ）に示すように、埋込みマスク２６をエッチバックする。エッチング方法はウェットエッチングでもドライエッチングでも良い。埋込みマスク２６を所定量エッチバックした後、図１２（ｆ）に示すように、半導体基板１１の裏面側において、埋込みマスク２６で保護されていない絶縁性ダイヤモンド層２２をドライエッチングなどでエッチングする。凹部２４内の埋込みマスク２６の厚みをあらかじめ調整しておくことで、凹部２４側面の絶縁性ダイヤモンド層２２の残し厚を調整できる。この残し厚を、裏面研削後の半導体基板１１の厚みよりも薄くしておくことで、裏面研削時における問題（凹部内へのダイヤモンド付着、研削装置部品の破損、基板研削面の変形など）を防止できる。その後、図１２（ｇ）に示すように、埋込みマスク２６を除去する。
次いで、図１２（ｈ）に示すように、半導体基板１１の裏面側にエッチングストッパー層２７を形成する。エッチングストッパーの材料は、ＳｉＯ、ＳｉＮ等の絶縁膜、ノボラック系レジスト、ポリイミド等の有機膜、Ｃｒ、Ａｌ、Ｎｉ、Ｃｕなどの金属が挙げられる。
続いて、図１２（ｉ）に示すように、半導体基板１１の表面側に貫通穴２３を形成する。貫通穴２３は半導体基板１１と絶縁性ダイヤモンド層２２をエッチングすることで形成できる。エッチングはドライエッチングでもウェットエッチングでも良い。エッチングストッパー層２７を用いることで、これらの層を選択的にエッチングできる。貫通穴２３を形成した後、図１２（ｊ）に示すように、半導体基板１１上にソース電極１３などを形成する。第二接触領域のソース電極１３ｂは貫通穴２３を埋めるように形成する。その後、図１２（ｋ）に示すように、エッチングストッパー層２７を除去する。
最後に、図１２（ｌ）に示すように、半導体基板１１を裏面側から研削した後、図１２（ｍ）に示すように、半導体基板１１の裏面側に裏面電極１６を形成する。裏面研削後の半導体基板１１の厚みは１０〜２００μｍ程度が良い。裏面電極１６は、コンフォーマルな膜でも良いが、凹部２４内をメタルで埋込むように形成しても良い。また、複数の金属からなる多層構造でも良い。
なお、貫通穴２３内を第二接触領域のソース電極１３ｂで埋め込んでいるが、これに限るものではない。例えば、図１３は、半導体装置１０２の他の構成を示す断面図であるが、図１３に示すように、第二接触領域のソース電極１３ｂを平坦にして、裏面電極１６により貫通穴２３を介して接続する構造にしても良い。
また、上記実施の形態３では、貫通穴２３をすべて第二接触領域のソース電極１３ｂで埋め込んだが、これに限るものではない。例えば、図１４は、半導体装置１０２の他の構成を示す断面図であるが、図１４に示すように、絶縁性ダイヤモンド層に対応する貫通穴２３の部分を導電性ダイヤモンド層２８にしても良い。これにより、トランジスタの放熱性をより高めることができる。
なお、ダイヤモンドの導電性は、添加する不純物濃度に依存し、一般的にボロン等の不純物を多く添加すると導電性のダイヤモンドになり、不純物が少ないと絶縁性のダイヤモンドとなる。不純物濃度の低いダイヤモンドの方が放熱性は高いため、導電性ダイヤモンド層２８は半導体基板１１の表面側と裏面側の電気的接続箇所にのみ形成することが望ましい。
ダイヤモンド層は、熱フィラメント型ＣＶＤやプラズマＣＶＤなどで形成できる。この際、ボロン等の不純物ガスを添加することで、膜中の不純物濃度を調整できる。また、ダイヤモンド形成後においても、イオン注入などで不純物を膜中に注入することで、不純物濃度を調整できる。
以上のように、本実施の形態３にかかる半導体装置１０２によれば、半導体基板１１は、ソース電極１３の位置に対応する裏面の位置に凹部２４が設けられ、凹部２４の底部及び側部には半導体基板１１と裏面電極１６の間に絶縁性ダイヤモンド層２２を形成するようにしたので、トランジスタ動作部分（ソース、ドレイン、ゲート周り）の直下に凹部を設けてダイヤモンドを形成することで、放熱性を向上できる。
また、貫通穴２３を第二接触領域のソース電極１３ｂで埋めるようにしたことで、反応性の高いオーミック電極からの原子拡散を防止できる。さらに、トランジスタオフ時のリーク電流を抑制できる。これは、半導体基板に六方晶系材料（ＧａＮ、ＳｉＣなど)を用いた場合に特に効果がある。
なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１１ 半導体基板、１２ 半導体層、１３ ソース電極、１３ａ 第一接触領域のソース電極、１３ｂ 第二接触領域のソース電極、１６ 裏面電極、１７ 貫通穴、１８ 変性層、１９ 絶縁基板、２０ 保護膜、２２ 絶縁性ダイヤモンド層、２３ 貫通穴、２４ 凹部、２８ 導電性ダイヤモンド層、１００、１０１、１０２ 半導体装置

Claims (11)

  1. 半導体基板の表面に形成され、オーミック接触領域としての第一接触領域と非オーミック接触領域または前記オーミック接触領域よりも抵抗値が高い接触領域としての第二接触領域とで前記半導体基板と接合するソース電極またはドレイン電極と、
    前記半導体基板の裏面に形成された裏面電極と、
    前記ソース電極または前記ドレイン電極の前記第二接触領域と前記裏面電極とを接続する配線が設けられた貫通穴と
    を備え、
    前記半導体基板は、前記ソース電極または前記ドレイン電極の位置に対応する裏面の位置に凹部が設けられ、前記凹部の底部及び側部には前記半導体基板と前記裏面電極の間に絶縁性のダイヤモンド層が形成されたことを特徴とする半導体装置。
  2. 前記ソース電極または前記ドレイン電極の前記第一接触領域を有する部分と前記第二接触領域を有する部分との間に、保護膜が形成されたことを特徴とする請求項１に記載の半導体装置。
  3. 前記貫通穴は、前記第二接触領域のソース電極またはドレイン電極で埋められていることを特徴とする請求項１に記載の半導体装置。
  4. 前記絶縁性のダイヤモンド層の前記貫通穴が対応する領域には、導電性のダイヤモンド層が形成されたことを特徴とする請求項１または請求項３に記載の半導体装置。
  5. 前記保護膜は、前記第一接触領域を構成する金属よりもイオン化傾向の低い膜であることを特徴とする請求項２に記載の半導体装置。
  6. 前記保護膜は、窒化シリコン、酸化シリコン、または酸化アルミニウムの絶縁膜からなることを特徴とする請求項２に記載の半導体装置。
  7. 前記第一接触領域は、コンタクト抵抗値が、１．０Ｅ−８Ωｃｍ２以上、１．０Ｅ−３Ωｃｍ２以下であることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
  8. 前記半導体基板は、絶縁基板の表面に半導体層が設けられたことを特徴とする請求項１から請求項７のいずれか１項に記載の半導体装置。
  9. 半導体基板の表面に第一接触領域のソース電極またはドレイン電極のパターンを形成後、加熱して、またはイオン注入により前記半導体基板と前記第一接触領域のソース電極またはドレイン電極のパターンとを接合させ、第一接触領域のソース電極またはドレイン電極を形成する工程と、
    前記第一接触領域のソース電極またはドレイン電極に接して第二接触領域のソース電極またはドレイン電極のパターンを形成し、第二接触領域のソース電極またはドレイン電極を形成する工程と、
    前記半導体基板の裏面側に、メタルマスクを形成する工程と、
    前記半導体基板の前記第二接触領域のソース電極またはドレイン電極の直下に前記半導体基板を貫通する貫通穴を形成する工程と、
    ドライエッチングまたはウェットエッチングにより前記メタルマスクを除去する工程と、
    前記半導体基板の裏面に裏面電極を形成後、前記第二接触領域のソース電極またはドレイン電極と前記裏面電極とを前記貫通穴を介して接続する工程と
    を含み、さらに、
    前記第一接触領域のソース電極またはドレイン電極を形成後、前記第一接触領域のソース電極またはドレイン電極に接して前記第二接触領域のソース電極またはドレイン電極のパターンを形成する前に、前記第一接触領域のソース電極またはドレイン電極と前記第二接触領域のソース電極またはドレイン電極との間に保護膜を形成する工程と、
    前記半導体基板の前記第二接触領域のソース電極またはドレイン電極の位置に対応する裏面の位置に凹部を形成する工程と、
    前記凹部の底部及び側部に、前記半導体基板と前記裏面電極の間に絶縁性のダイヤモンド層を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  10. 半導体基板の第二接触領域のソース電極またはドレイン電極の位置に対応する裏面の位置に凹部を形成する工程と、
    前記半導体基板の表面に第一接触領域のソース電極またはドレイン電極のパターンを形成後、加熱して、またはイオン注入により前記半導体基板と前記第一接触領域のソース電極またはドレイン電極のパターンとを接合させ、第一接触領域のソース電極またはドレイン電極を形成する工程と、
    前記第一接触領域のソース電極またはドレイン電極と第二接触領域となるソース電極またはドレイン電極との間に保護膜を形成する工程と、
    前記第一接触領域のソース電極またはドレイン電極と前記保護膜を挟むように第二接触領域のソース電極またはドレイン電極のパターンを形成し、第二接触領域のソース電極またはドレイン電極を形成する工程と、
    前記半導体基板の裏面の前記凹部の底部及び側部に、絶縁性のダイヤモンド層を形成する工程と、
    前記半導体基板の前記第二接触領域のソース電極またはドレイン電極の直下に前記半導体基板を貫通する貫通穴を形成する工程と、
    前記半導体基板に形成された前記ダイヤモンド層の表面に裏面電極を形成後、前記第二接触領域のソース電極またはドレイン電極と前記裏面電極とを前記貫通穴を介して接続する工程と
    を含むことを特徴とする半導体装置の製造方法。
  11. 前記絶縁性のダイヤモンド層の前記貫通穴が対応する領域に、導電性のダイヤモンド層を形成する工程を含むことを特徴とする請求項９または請求項１０に記載の半導体装置の製造方法。
JP2018527250A 2018-02-01 2018-02-01 半導体装置およびその製造方法 Active JP6448865B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/003419 WO2019150526A1 (ja) 2018-02-01 2018-02-01 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP6448865B1 true JP6448865B1 (ja) 2019-01-09
JPWO2019150526A1 JPWO2019150526A1 (ja) 2020-02-06

Family

ID=64960327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018527250A Active JP6448865B1 (ja) 2018-02-01 2018-02-01 半導体装置およびその製造方法

Country Status (7)

Country Link
US (1) US11205704B2 (ja)
JP (1) JP6448865B1 (ja)
KR (1) KR102327745B1 (ja)
CN (1) CN111656498B (ja)
DE (1) DE112018007009T5 (ja)
TW (1) TWI705570B (ja)
WO (1) WO2019150526A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027912A (ja) * 2018-08-16 2020-02-20 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
CN111584364A (zh) * 2019-02-19 2020-08-25 住友电工光电子器件创新株式会社 半导体装置的制造方法及半导体装置
JPWO2020255259A1 (ja) * 2019-06-18 2021-10-14 三菱電機株式会社 半導体装置およびその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220223726A1 (en) * 2019-04-12 2022-07-14 Guangdong Zhineng Technologies, Co. Ltd. High electron mobility transistor (hemt) and method of manufacturing the same
KR20230101901A (ko) 2020-12-22 2023-07-06 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
KR102669198B1 (ko) * 2021-04-13 2024-05-27 한국전자통신연구원 전력반도체 소자
US20230290886A1 (en) * 2021-04-15 2023-09-14 Enkris Semiconductor, Inc. Semiconductor structures and manufacturing methods thereof
DE102021205315A1 (de) 2021-05-26 2022-12-01 Robert Bosch Gesellschaft mit beschränkter Haftung Membran-halbleiterbauelement und verfahren zum herstellen desselben
WO2023039768A1 (zh) * 2021-09-15 2023-03-23 华为技术有限公司 半导体器件及其制备方法、功率放大电路、电子设备
WO2024084621A1 (ja) * 2022-10-19 2024-04-25 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242853A (ja) * 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
JP2009033097A (ja) * 2007-06-29 2009-02-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
WO2015080107A1 (ja) * 2013-11-27 2015-06-04 株式会社村田製作所 半導体装置および半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236854A (en) 1989-12-11 1993-08-17 Yukio Higaki Compound semiconductor device and method for fabrication thereof
JPH03181138A (ja) 1989-12-11 1991-08-07 Mitsubishi Electric Corp 化合物半導体装置
JP3714803B2 (ja) * 1998-10-09 2005-11-09 株式会社神戸製鋼所 ダイヤモンド電界効果トランジスタの製造方法
JP4224737B2 (ja) * 1999-03-04 2009-02-18 ソニー株式会社 半導体素子
JP2005210105A (ja) * 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006295073A (ja) 2005-04-14 2006-10-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007157829A (ja) 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
US8003525B2 (en) 2007-06-29 2011-08-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP5487749B2 (ja) 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
JP5604855B2 (ja) * 2009-11-17 2014-10-15 富士通株式会社 半導体装置及びその製造方法
JP2012043964A (ja) * 2010-08-19 2012-03-01 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ及びその製造方法
JP5760394B2 (ja) 2010-11-05 2015-08-12 三菱電機株式会社 ビアホールの製造方法およびビアホールを有する半導体素子の製造方法
US8575657B2 (en) 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices
JP5970736B2 (ja) * 2012-04-27 2016-08-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
JP2014110311A (ja) * 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 半導体装置
US9196703B2 (en) 2013-08-22 2015-11-24 Northrop Grumman Systems Corporation Selective deposition of diamond in thermal vias
JP6156015B2 (ja) 2013-09-24 2017-07-05 三菱電機株式会社 半導体装置及びその製造方法
JP6712735B2 (ja) * 2015-02-25 2020-06-24 学校法人早稲田大学 電力素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242853A (ja) * 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
JP2009033097A (ja) * 2007-06-29 2009-02-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
WO2015080107A1 (ja) * 2013-11-27 2015-06-04 株式会社村田製作所 半導体装置および半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027912A (ja) * 2018-08-16 2020-02-20 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP7063186B2 (ja) 2018-08-16 2022-05-09 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
CN111584364A (zh) * 2019-02-19 2020-08-25 住友电工光电子器件创新株式会社 半导体装置的制造方法及半导体装置
JP2020136459A (ja) * 2019-02-19 2020-08-31 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
JP7215800B2 (ja) 2019-02-19 2023-01-31 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
JPWO2020255259A1 (ja) * 2019-06-18 2021-10-14 三菱電機株式会社 半導体装置およびその製造方法
CN113939918A (zh) * 2019-06-18 2022-01-14 三菱电机株式会社 半导体装置及其制造方法
US20220148941A1 (en) * 2019-06-18 2022-05-12 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
JP7217808B2 (ja) 2019-06-18 2023-02-03 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20210175337A1 (en) 2021-06-10
DE112018007009T5 (de) 2020-11-05
KR102327745B1 (ko) 2021-11-17
CN111656498B (zh) 2024-01-16
CN111656498A (zh) 2020-09-11
KR20200095572A (ko) 2020-08-10
TWI705570B (zh) 2020-09-21
JPWO2019150526A1 (ja) 2020-02-06
US11205704B2 (en) 2021-12-21
WO2019150526A1 (ja) 2019-08-08
TW201935694A (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
JP6448865B1 (ja) 半導体装置およびその製造方法
US10446542B1 (en) GaN structures
TW201234538A (en) Gallium nitride power devices using island topography
US9666705B2 (en) Contact structures for compound semiconductor devices
US20140159118A1 (en) III-Nitride Transistor with Source-Connected Heat Spreading Plate
US20240222444A1 (en) Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
US11973133B2 (en) High electron mobility transistor and method for fabricating the same
JP4327114B2 (ja) 窒化物半導体装置
JP6442800B2 (ja) 半導体装置及び半導体装置を製造する方法
JP5113375B2 (ja) 窒化物半導体装置
CN113597680B (zh) 具有包括掩埋晶粒停止层的顶侧金属化结构的功率半导体装置
TWI692039B (zh) 半導體裝置的製作方法
CN112768419A (zh) 一种半导体装置封装
WO2024024822A1 (ja) 半導体装置および半導体装置の製造方法
CN215496684U (zh) 一种半导体装置封装
US20230053074A1 (en) Semiconductor device and manufacturing method thereof
JP4876418B2 (ja) 半導体装置
JP2007103419A (ja) ショットキーバリアダイオードおよびその製造方法
JP2018010968A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180525

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180525

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181204

R151 Written notification of patent or utility model registration

Ref document number: 6448865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250