CN111656498B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111656498B
CN111656498B CN201880087810.1A CN201880087810A CN111656498B CN 111656498 B CN111656498 B CN 111656498B CN 201880087810 A CN201880087810 A CN 201880087810A CN 111656498 B CN111656498 B CN 111656498B
Authority
CN
China
Prior art keywords
contact region
source electrode
electrode
semiconductor substrate
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880087810.1A
Other languages
English (en)
Other versions
CN111656498A (zh
Inventor
津波大介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111656498A publication Critical patent/CN111656498A/zh
Application granted granted Critical
Publication of CN111656498B publication Critical patent/CN111656498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

具有：源极电极(13)，其形成于半导体基板(11)的表面，通过处于欧姆接触的区域处的第一接触区域的源极电极(13a)和处于非欧姆接触等的接触的区域处的第二接触区域的源极电极(13b)这两者与半导体基板(11)接合；背面电极(16)，其形成于半导体基板(11)的背面；以及贯通孔(17)，在贯通孔(17)设置有将源极电极(13)的第二接触区域的源极电极(13b)与背面电极(16)连接的配线，由此，得到不仅能够提高耐腐蚀性，还能够降低泄漏电流，适于高频工作的可靠性高的半导体装置。

Description

半导体装置及其制造方法
技术领域
本发明涉及在半导体基板具有通路孔等构造的半导体装置以及其制造方法。
背景技术
就使用了基于氮化物半导体等化合物半导体的高电子迁移率晶体管(HEMT：HighElectron Mobility Transistor)的功率放大器而言，要求使晶体管在超过1GHz的高频下工作，因此提出了很多用于实现高频工作的晶体管构造。例如，在专利文献1中公开了一种晶体管，其通过在源极电极之下形成通路孔，使该源极电极与背面为相同电位，从而降低源极电感，提高高频特性。
就使用了氮化物半导体的功率放大器而言，通过将半导体从GaAs改为氮化物半导体，从而能够实现晶体管的高电压工作，实现功率放大器的高功率化，但随着功率的增加，不能忽略来自晶体管的发热，这成为功率放大器的进一步高功率化的课题。因此，在专利文献2中，提出了通过在半导体基板的背面形成金刚石而提高晶体管的散热性的构造。
专利文献1：日本特开平3-181138号公报(第2页左上栏第2行
～第20行，图5)
专利文献2：日本特表2016-528744号公报(0016～0022段、图1)
发明内容
但是，通常如专利文献1记载的源极电极构造那样，使源极电极具有欧姆性，但欧姆性的源极电极的耐腐蚀性不充分，在制造时、制造后源极电极的一部分溶解，存在产生欧姆接触不良、电极浮置等问题的课题。
另外，专利文献2的晶体管构造由于在基板的背面形成有金刚石，因此散热性优异，但由于半导体基板的表面侧的源极电极和背面电极未经由通路孔连接，因此源极电极的电感高，所以难以在高频下工作。
本发明是为了解决上述那样的课题而提出的，其目的在于提供一种高耐腐蚀性、且适于高频工作的可靠性高的半导体装置以及其制造方法。
本发明所涉及的半导体装置的特征在于，具有：源极电极或者漏极电极，其形成于半导体基板的表面，通过第一接触区域和第二接触区域与所述半导体基板接合；背面电极，其形成于所述半导体基板的背面；以及贯通孔，在该贯通孔设置有将所述源极电极或者所述漏极电极的所述第二接触区域与所述背面电极连接的配线，所述半导体基板在与所述源极电极或者所述漏极电极的位置对应的背面的位置设置有凹部，在所述凹部的底部以及侧部，在所述半导体基板与所述背面电极之间形成有绝缘性的金刚石层。
本发明所涉及的半导体装置的制造方法的特征在于，包含以下工序：在半导体基板的表面形成第一接触区域的源极电极或者漏极电极的图案之后，通过加热或者离子注入，使所述半导体基板与所述第一接触区域的源极电极或者漏极电极的图案接合，形成第一接触区域的源极电极或者漏极电极；与所述第一接触区域的源极电极或者漏极电极相接而形成第二接触区域的源极电极或者漏极电极的图案，形成第二接触区域的源极电极或者漏极电极；在所述半导体基板的背面侧形成金属掩模；在所述半导体基板的所述第二接触区域的源极电极或者漏极电极的正下方形成将所述半导体基板贯通的贯通孔；通过干蚀刻或者湿蚀刻将所述金属掩模去除；以及在所述半导体基板的背面形成背面电极之后，经由所述贯通孔将所述第二接触区域的源极电极或者漏极电极与所述背面电极连接，该半导体装置的制造方法还包含以下工序：在形成所述第一接触区域的源极电极或者漏极电极之后，且在与所述第一接触区域的源极电极或者漏极电极相接而形成所述第二接触区域的源极电极或者漏极电极的图案之前，在所述第一接触区域的源极电极或者漏极电极与所述第二接触区域的源极电极或者漏极电极之间形成保护膜；在所述半导体基板的与所述第二接触区域的源极电极或者漏极电极的位置对应的背面的位置形成凹部；以及在所述凹部的底部以及侧部，在所述半导体基板与所述背面电极之间形成绝缘性的金刚石层。
另外，特征在于，包含以下工序：在半导体基板的与第二接触区域的源极电极或者漏极电极的位置对应的背面的位置形成凹部；在所述半导体基板的表面形成第一接触区域的源极电极或者漏极电极的图案之后，通过加热或者离子注入，使所述半导体基板与所述第一接触区域的源极电极或者漏极电极的图案接合，形成第一接触区域的源极电极或者漏极电极；在所述第一接触区域的源极电极或者漏极电极与成为第二接触区域的源极电极或者漏极电极之间形成保护膜；以与所述第一接触区域的源极电极或者漏极电极夹着所述保护膜的方式形成第二接触区域的源极电极或者漏极电极的图案，形成第二接触区域的源极电极或者漏极电极；在所述半导体基板的背面的所述凹部的底部以及侧部形成绝缘性的金刚石层；在所述半导体基板的所述第二接触区域的源极电极或者漏极电极的正下方形成将所述半导体基板贯通的贯通孔；以及在形成于所述半导体基板的所述金刚石层的表面形成背面电极之后，经由所述贯通孔将所述第二接触区域的源极电极或者漏极电极与所述背面电极连接。
发明的效果
根据本发明，使得源极电极或者漏极电极在欧姆接触的第一接触区域和非欧姆接触等的第二接触区域这两者与半导体基板接合，由此能够得到可提高耐腐蚀性、适于高频工作的可靠性高的半导体装置。
附图说明
图1是表示本发明的实施方式1所涉及的半导体装置的结构的剖面图。
图2是表示本发明的实施方式1所涉及的半导体装置的源极电极的结构的放大剖面图。
图3是表示本发明的实施方式1所涉及的半导体装置的源极电极的结构的俯视图。
图4是表示本发明的实施方式1所涉及的半导体装置的其他结构的剖面图。
图5是表示本发明的实施方式1所涉及的半导体装置的制造工序的剖面图。
图6是表示本发明的实施方式1所涉及的半导体装置的其他结构的剖面图。
图7是表示本发明的实施方式1所涉及的半导体装置的源极电极的其他结构的俯视图。
图8是表示本发明的实施方式1所涉及的半导体装置的晶体管的其他结构的俯视图。
图9是表示本发明的实施方式2所涉及的半导体装置的源极电极的结构的俯视图。
图10是表示本发明的实施方式2所涉及的半导体装置的源极电极的其他结构的俯视图。
图11是表示本发明的实施方式3所涉及的半导体装置的结构的剖面图。
图12是表示本发明的实施方式3所涉及的半导体装置的制造工序的剖面图。
图13是表示本发明的实施方式3所涉及的半导体装置的其他结构的剖面图。
图14是表示本发明的实施方式3所涉及的半导体装置的其他结构的剖面图。
具体实施方式
实施方式1.
图1是表示本发明的实施方式1所涉及的半导体装置100的结构的剖面图。如图1所示，半导体装置100在半导体基板11的表面侧具有源极电极13(第一接触区域的源极电极13a、第二接触区域的源极电极13b)、漏极电极14、栅极电极15，在半导体基板11的背面侧具有背面电极16，源极电极13(第二接触区域的源极电极13b)与背面电极16经由贯通孔17电连接。此外，表面以及背面这样的用语只是为了方便而使用的，并不带来特别的限制。
半导体基板11使用由SiC、GaN、Al2O3、Si、GaAs、InP、金刚石等材料构成的基板。半导体基板11的厚度在高频工作时优选在大于或等于10μm且小于或等于200μm的范围内，但也可以超出该范围。但是，在超过200μm的情况下，由于寄生电感增加而难以确保高频特性，因此在超过200μm的情况下，优选在半导体基板设置凹部，在凹部内小于或等于200μm。如果小于10μm，则有时在由化合物构成的半导体基板11产生裂纹，有时引起绝缘性的降低。为了确保绝缘性，半导体基板11的电阻率优选大于或等于1×105[Ωcm]。
源极电极13、漏极电极14、栅极电极15、背面电极16由Cu、Ti、Al、Au、Ni、Nb、Pd、Pt、Cr、W、Ta、Mo等金属等形成。此外，包含背面电极在内的各电极也可以由多层构造形成。
通常，使源极电极13(第一接触区域的源极电极13a)、漏极电极14与半导体基板11欧姆接合，使栅极电极15与半导体基板11肖特基接合。金属/半导体界面的欧姆接触(接合)能够将多元的元素(包含金属元素以外的元素)通过蒸镀等形成于半导体基板之上，进行退火等热处理而形成。在退火处理后，在金属/半导体界面形成存在多种元素的改性层。另外，作为用于形成欧姆接触的其他方法，使用以下方法：在半导体基板11添加杂质进行外延生长；通过离子注入、热扩散使杂质扩散；或者将上述方法多个进行组合。
接着，说明本发明的实施方式1所涉及的半导体装置100中的源极电极13的结构。图2是图1的源极电极13的部分即区域A的放大剖面图。图3是源极电极13的俯视图。如图2以及图3所示，源极电极13形成于半导体基板11之上，在配置成两列的第一接触区域的源极电极13a之间设置有第二接触区域的源极电极13b。第二接触区域的源极电极13b的背面经由贯通孔17与背面电极16电连接。在图3中，以虚线记载的部位是从半导体基板11的背面形成的贯通孔17。关于贯通孔17的表面与背面电极16，优选是非欧姆接触。此外，贯通孔17可以是图1那样的垂直状的贯通孔，也可以是图4所示的锥状的贯通孔。
就第一接触区域的源极电极13a而言，通过退火处理在电极/半导体界面形成有改性层18。由此，形成第一接触区域即欧姆接触的区域。欧姆接触是电阻性的接触，在本发明中，接触电阻率优选大于或等于1.0E-8Ωcm2且小于或等于1.0E-3Ωcm2。在接触电阻率小于1.0E-8Ωcm2的情况下，由于半导体层的过度金属化，半导体层的耐腐蚀性降低。在超过1.0E-3Ωcm2的情况下，高频特性(功率增益截止频率fmax等)降低。
第二接触区域的源极电极13b是在形成第一接触区域的源极电极13a之后设置的，在电极/半导体界面形成没有改性层的第二接触区域。这里，第二接触区域包含：金属/半导体界面的肖特基接触、金属/绝缘体/半导体界面的MIS型肖特基接触等非欧姆接触的区域；以及接触电阻率超过1.0E-3Ωcm2且小于或等于1.0E+3Ωcm2的高接触的区域。在接触电阻率小于或等于1.0E-3Ωcm2的情况下，金属或者金属/半导体界面的耐腐蚀性降低。在超过1.0E+3Ωcm2的情况下，由于源极电阻增加，因此高频特性以及功率特性有可能降低。
通过将第二接触区域的金属(在是多层的情况下为最下层)设为离子化倾向比第一接触区域的金属(多层中离子化倾向最低的金属)低的金属，由此能够提高源极电极的耐腐蚀性。例如，如果考虑将第一接触区域的金属设为Ti/Al/Au、将第二接触区域的金属设为Ti/Au的情况，则第一接触区域的金属之中离子化倾向最低的金属是Al，但将离子化倾向比Al低的Ti用于第二接触区域的金属的最下层。在该情况下，如图2所示，离子化倾向低的第二接触区域的金属将离子化倾向高的第一接触区域的金属侧面覆盖，能够提高耐腐蚀性。
接着，基于图5说明本发明的实施方式1所涉及的半导体装置100的制造方法。图5是表示本发明的实施方式1所涉及的半导体装置100的制造工序的剖面图。
首先，如图5(a)所示，在半导体基板11之上形成第一接触区域的源极电极13a和漏极电极14之后，进行热处理，形成呈欧姆接触的改性层18。欧姆电极的热处理温度可以大于或等于500℃且小于或等于1200℃。在小于500℃的情况下，产生下述问题，即，不能形成欧姆接触，或者欧姆电阻过高，高频特性以及功率特性降低。另一方面，如果超过1200℃，则电极不能耐受高温而发生暴沸，从而发生电极构造的损坏。
如果使用抗蚀层图案，则电极图案能够通过剥离、干/湿蚀刻而形成。第一接触区域的源极电极13a和漏极电极14可以分别形成，也可以一起形成。
接着，如图5(b)所示，形成第二接触区域的源极电极13b。非欧姆电极的容许热处理温度可以大于或等于室温且小于或等于500℃。但是，在金属/半导体界面处包含防止扩散用保护膜(SiN、SiO等绝缘膜、W等高熔点金属)的情况下，也可以超过上述温度。
作为用于分别形成第一接触区域的低欧姆接触和第二接触区域的高欧姆接触或者非欧姆接触的制造方法，能够通过在各自的区域使用不同的金属(在金属层是多个的情况下，包含不同的层结构)来实现。例如，在GaN类、SiC类的情况下，举出在第一接触区域设置Al类的金属(作为层构造是Ti/Al/Au等)，在第二接触区域设置Nb类的金属(作为层构造是Ti/Nb/Au等)。就这些半导体而言，由于Al的反应性比Nb高，因此能够按每个区域分别形成接触电阻率。另外，在半导体使用GaAs类、InP类的情况下，可以在第一接触区域使用与它们反应性良好的AuGe、AuGa、Cr等，在第二接触区域使用反应性差的Ti、Pt、Au等金属。
作为其他制造方法，举出通过使用离子注入使杂质元素在第一接触区域的半导体层扩散，在第二接触区域的半导体层不进行离子注入等，由此使杂质元素的掺杂量产生差异。杂质浓度大于或等于5.0E+20cm-3。在半导体使用SiC类的情况下，离子注入的杂质元素可以是N、P、As、B、Al、Ga、Be、S、V、O、C、Si中的任意一种或者多种元素。在半导体使用GaN类的情况下，离子注入的杂质元素可以是O、S、Se、Te、Be、Mg、Ca、C、Si、Ge、Sn中的任意一种或者多种元素。在半导体使用金刚石的情况下，离子注入的杂质元素可以是N、P、As、Sb、B、Al、Ga、In、Be、S、O中的任意一种或者多种元素。
并且，作为其他制造方法，通过对第一接触区域的金属施加高温的热处理，对第二接触区域的金属施加与上述第一接触区域相比更低温的热处理，或者不进行热处理，从而能够按每个区域分别形成接触电阻率。
通过适当地组合上述方法，能够按每个区域分别形成接触电阻率。另外，还能够分别形成欧姆接触和非欧姆接触(肖特基接触)。此外，电极大多使用多层构造，但重要的是通过热处理、离子注入、晶体生长等使上述记载的金属或者杂质原子存在于金属/半导体界面。例如，在Ti/Al/Au这样的电极构造的情况下，通过热处理使Al扩散至半导体层，从而金属/半导体界面具有欧姆性。
此外，在第二接触区域的非欧姆接触的制造方法中，通过抑制离子注入、热处理，降低半导体层表面附近的金属原子、杂质的浓度，从而容易实现。作为使用的金属，通过使用化学反应性低的高熔点金属(W、WN、Ta、TaN)、栅极电极所使用的功函数高的金属(Ni、Pt、Au、Cu、Rh、Ru等)，容易实现非欧姆接触。另外，也能够通过在金属/半导体界面夹着金属氧化膜、绝缘膜等带隙比半导体大的材料的MIS构造来实现。
接着，如图5(c)所示，在半导体基板11的表面侧形成栅极电极15。也可以根据需要形成绝缘膜、镀敷配线。并且，在半导体基板11的背面侧形成金属掩模25。为了使半导体基板11的基板厚度变薄，也可以在对基板厚度进行磨削之后形成金属掩模25。
接着，如图5(d)所示，通过干蚀刻对不存在金属掩模25的部位进行加工，从而形成贯通孔17。虽然也可以是湿蚀刻，但对于如SiC基板那样化学反应性低的基板，优选干蚀刻。金属掩模25可以是Cr、Al、Ni、Cu等溅射产率低且与蚀刻气体的反应性产物的挥发性低的材料。
接着，如图5(e)所示，去除金属掩模25。去除方法可以是干蚀刻，但在使用了难以干蚀刻的材料的情况下，也可以是湿蚀刻。在该情况下，能够使用酸、碱。
此外，在欧姆电极正下方形成了贯通孔的情况下，欧姆电极的一部分由于蚀刻时的腐蚀性气体、腐蚀性液体而溶解，导致接触不良、膜剥落等问题，但如果如本发明那样在第二接触区域的源极电极13b正下方形成贯通孔17，则能够防止上述问题。
最后，如图5(f)所示，通过溅射、蒸镀等方法形成背面电极16。也可以在背面电极16之上进一步形成镀膜等。
此外，在上述实施方式1中，示出了源极电极13由第一接触区域的源极电极13a和第二接触区域的源极电极13b构成的情况，但并不限于此。也可以是漏极电极14由第一接触区域的漏极电极和第二接触区域的漏极电极构成，第二接触区域的漏极电极与背面电极经由贯通孔连接。另外，关于贯通孔，当然也可以将具有第二接触区域的栅极电极15与背面电极连接。
另外，在上述实施方式1中，使用了半导体基板11，但不限于此。例如，图6是表示半导体装置100的其他结构的剖面图，但如图6所示，作为半导体基板，也可以使用在绝缘基板19之上形成了半导体层12的基板。就半导体层12而言，除了GaN、AlGaN、InAlN、AlN、金刚石等之外，还举出GaAs、InP等材料的单层或者将它们层叠后的半导体层。
另外，在上述实施方式1中，在配置成两列的第一接触区域的源极电极13a之间设置了第二接触区域的源极电极13b，但并不限于此。例如，图7是表示源极电极13的其他结构的俯视图，也可以如图7所示，在第二接触区域的源极电极13b的外周形成第一接触区域的源极电极13a，也可以如圆环形那样设为包含曲线的形状。源极电极13只要是通过处于欧姆接触的区域处的第一接触区域的源极电极13a和处于非欧姆接触或者高电阻接触的区域处的第二接触区域的源极电极13b这两者与半导体基板11接合的结构即可。
另外，在上述实施方式1中，说明了如图1所示，源极电极13是2根、漏极电极14是1根、栅极电极15是2根的晶体管的结构，但并不限于此。例如，图8是表示晶体管的三端子的其他结构的俯视图，如图8所示，在被3根源极电极13和漏极电极14夹着的部位存在栅极电极15。在该情况下，栅极指存在4根。晶体管通常如上所述以多栅极指的形态进行使用，在该图中，例示了栅极指是4根的情况，但只要与设计相应地决定栅极指的根数、长度即可。
如上所述，根据本实施方式1所涉及的半导体装置100，由于具有：源极电极13，其形成于半导体基板11的表面，通过处于欧姆接触的区域处的第一接触区域的源极电极13a和处于非欧姆接触或者高电阻接触的区域处的第二接触区域的源极电极13b这两者与半导体基板11接合；背面电极16，其形成于半导体基板11的背面；以及贯通孔17，在贯通孔17设置有将源极电极13的第二接触区域的源极电极13b与背面电极16连接的配线，因此，对于具有贯通孔的源极电极，不仅能够通过第二接触区域的源极电极对反应性高的第一接触区域的源极电极进行保护而提高耐腐蚀性，还能够通过设置第二接触区域的部位来降低泄漏电流，能够得到适于高频工作的可靠性高的半导体装置。另外，由于能够将半导体基板表面侧与背面侧电连接，因此能够改善高频特性。
另外，通过第二接触区域的源极电极13b对贯通孔17进行保护，从而能够防止来自反应性高的欧姆电极的原子扩散。并且，能够抑制晶体管截止时的泄漏电流。这在半导体基板使用了六方晶系材料(GaN、SiC等)的情况下特别有效。
实施方式2.
在实施方式1中，示出了源极电极13通过第一接触区域的源极电极13a和第二接触区域的源极电极13b这两者与半导体基板11接合的情况，但在实施方式2中，示出了进一步在第一接触区域的源极电极13a与第二接触区域的源极电极13b之间形成了保护膜的情况。
图9是表示本发明的实施方式2所涉及的半导体装置101的源极电极13的结构的放大剖面图。如图9所示，就源极电极13而言，在第一接触区域的源极电极13a与第二接触区域的源极电极13b之间形成保护膜20，以保护第一接触区域的源极电极13a的端部。保护膜20是离子化倾向比构成第一接触区域的金属低的金属膜。实施方式2的半导体装置101的结构除了保护膜20以外，与实施方式1的半导体装置100的结构相同，引用实施方式1所使用的附图，省略相同部分的说明。另外，实施方式2的半导体装置101的制造方法是在形成第一接触区域的源极电极13a之后，追加了形成保护膜20的工序。除此以外，与实施方式1的半导体装置100的制造方法相同，引用实施方式1所使用的附图，省略相同部分的说明。
就半导体装置101而言，通过在第一接触区域的源极电极13a与第二接触区域的源极电极13b之间形成保护膜20，从而第一接触区域的源极电极13a的耐腐蚀性进一步提高。另外，通过使保护膜20使用SiN、SiO等绝缘体，从而能够减少源极电极13的有效面积，能够降低晶体管的漏极-源极间电容Cds，因此能够实现晶体管的宽频带化。在使用金属作为保护膜20的情况下，使用耐腐蚀性比源极电极优异的金属。例如，使用离子化倾向低的Pt、Au、Pd等金属、在防止热扩散方面优异的W、Ta等高熔点金属。此外，如图10所示，保护膜20也可以不仅形成于第一接触区域的源极电极13a的内侧，还形成于外侧。
如上所述，根据本实施方式2所涉及的半导体装置101，由于在第一接触区域的源极电极13a与第二接触区域的源极电极13b之间形成保护膜20，因此能够进一步实现耐腐蚀性的提高。另外，通过在贯通孔附近形成保护膜，从而能够降低晶体管的寄生电容成分。
实施方式3.
在实施方式1中，示出了在半导体基板11的背面形成背面电极16的情况，但在实施方式3中，示出了在半导体基板的背面与背面电极之间形成金刚石层的情况。
图11是表示本发明的实施方式3所涉及的半导体装置102的结构的剖面图。如图11所示，在半导体基板11的背面设置有凹部24。凹部24是对源极电极13、漏极电极14、栅极电极15正下方的半导体基板11进行加工而形成的。在凹部24的底面以及凹部24的侧面形成有绝缘性金刚石层22。贯通孔23起到如下作用，即，对第二接触区域的源极电极13b的背面的半导体基板11和绝缘性金刚石层22进行加工，将源极电极13与背面电极16电连接。实施方式3的半导体装置102的其他结构与实施方式1的半导体装置100的结构相同，省略相同部分的说明。
接着，基于图12说明本发明的实施方式3所涉及的半导体装置102的制造方法。图12是表示本发明的实施方式3所涉及的半导体装置102的制造工序的剖面图。
首先，如图12(a)所示，准备半导体基板11，如图12(b)所示，在半导体基板11的背面侧形成凹部24。凹部24是通过对半导体基板11进行蚀刻而形成的。
接着，如图12(c)所示，在半导体基板11的背面侧形成绝缘性金刚石层22。金刚石层能够通过热丝型CVD、等离子体CVD等形成。此时，通过添加硼等杂质气体，能够调整膜中的杂质浓度。另外，在形成金刚石层之后，同样地，能够通过离子注入等将杂质注入至层中，从而调整杂质浓度。在绝缘性金刚石层22的成膜温度是高温(例如1000℃)的情况下，产生从源极电极等电极材料向半导体基板11的原子扩散，因此，优选在半导体基板11的表面侧形成源极电极13等构造物之前对绝缘性金刚石层22进行成膜。
接着，如图12(d)所示，在半导体基板11的背面侧形成填埋掩模26。填埋掩模26可以是抗蚀材料、聚酰亚胺等有机膜，也可以是Cu等金属膜。在使用有机膜的情况下，能够通过使用旋涂机等在半导体基板11的背面侧涂敷溶剂而形成。在填埋掩模26使用金属膜的情况下，能够通过使用镀敷填孔技术在凹部24内使金属选择性地生长。
接着，如图12(e)所示，对填埋掩模26进行回蚀。蚀刻方法可以是湿蚀刻，也可以是干蚀刻。在对填埋掩模26进行了规定量的回蚀之后，如图12(f)所示，在半导体基板11的背面侧，通过干蚀刻等对未被填埋掩模26保护的绝缘性金刚石层22进行蚀刻。通过预先对凹部24内的填埋掩模26的厚度进行调整，能够对凹部24侧面的绝缘性金刚石层22的残留厚度进行调整。通过使该残留厚度比背面磨削后的半导体基板11的厚度薄，能够防止背面磨削时的问题(金刚石向凹部内的附着、磨削装置部件的破损、基板磨削面的变形等)。然后，如图12(g)所示，去除填埋掩模26。
接着，如图12(h)所示，在半导体基板11的背面侧形成蚀刻阻挡层27。作为蚀刻阻挡层的材料，举出SiO、SiN等绝缘膜、酚醛清漆类抗蚀层、聚酰亚胺等有机膜、Cr、Al、Ni、Cu等金属。
接着，如图12(i)所示，在半导体基板11的表面侧形成贯通孔23。贯通孔23能够通过对半导体基板11和绝缘性金刚石层22进行蚀刻而形成。蚀刻可以是干蚀刻，也可以是湿蚀刻。通过使用蚀刻阻挡层27，能够选择性地对这些层进行蚀刻。在形成了贯通孔23后，如图12(j)所示，在半导体基板11之上形成源极电极13等。第二接触区域的源极电极13b以将贯通孔23填埋的方式形成。然后，如图12(k)所示，去除蚀刻阻挡层27。
最后，如图12(l)所示，在从背面侧对半导体基板11进行磨削之后，如图12(m)所示，在半导体基板11的背面侧形成背面电极16。背面磨削后的半导体基板11的厚度可以是10～200μm左右。背面电极16可以是保形的膜，也可以以通过金属将凹部24内填埋的方式形成。另外，也可以是由多种金属构成的多层构造。
此外，贯通孔23内由第二接触区域的源极电极13b填埋，但并不限于此。例如，图13是表示半导体装置102的其他结构的剖面图，也可以如图13所示，设为使第二接触区域的源极电极13b平坦、通过背面电极16经由贯通孔23连接的构造。
另外，在上述实施方式3中，贯通孔23全部由第二接触区域的源极电极13b填埋，但并不限于此。例如，图14是表示半导体装置102的其他结构的剖面图，也可以如图14所示，将与绝缘性金刚石层对应的贯通孔23的部分设为导电性金刚石层28。由此，能够进一步提高晶体管的散热性。
此外，金刚石的导电性依赖于所添加的杂质的浓度，通常，如果添加大量的硼等杂质，则成为导电性的金刚石，如果杂质少，则成为绝缘性的金刚石。由于杂质浓度低的金刚石的散热性高，因此优选导电性金刚石层28仅形成于半导体基板11的表面侧和背面侧的电连接部位。
金刚石层能够通过热丝型CVD、等离子体CVD等形成。此时，通过添加硼等杂质气体，能够对膜中的杂质浓度进行调整。另外，在形成金刚石之后，也能够通过离子注入等向膜中注入杂质，从而对杂质浓度进行调整。
如上所述，根据本实施方式3所涉及的半导体装置102，半导体基板11在与源极电极13的位置对应的背面的位置设置凹部24，在凹部24的底部以及侧部，在半导体基板11与背面电极16之间形成绝缘性金刚石层22，因此，通过在晶体管工作部分(源极、漏极、栅极周围)正下方设置凹部而形成金刚石，从而能够提高散热性。
另外，贯通孔23由第二接触区域的源极电极13b填埋，由此，能够防止来自反应性高的欧姆电极的原子扩散。并且，能够抑制晶体管截止时的泄漏电流。这在半导体基板使用了六方晶系材料(GaN、SiC等)的情况下特别有效。
此外，本发明能够在发明的范围内，自由地对各实施方式进行组合，或者适当地对各实施方式进行变形、省略。
标号的说明
11半导体基板、12半导体层，13源极电极，13a第一接触区域的源极电极，13b第二接触区域的源极电极，16背面电极，17贯通孔，18改性层，19绝缘基板，20保护膜，22绝缘性金刚石层，23贯通孔，24凹部，28导电性金刚石层，100、101、102半导体装置。

Claims (13)

1.一种半导体装置，其特征在于，具有：
源极电极或者漏极电极，其形成于半导体基板的表面，通过作为欧姆接触区域的第一接触区域和作为非欧姆接触区域或者电阻值比所述欧姆接触区域高的接触区域的第二接触区域与所述半导体基板接合；
背面电极，其形成于所述半导体基板的背面；以及
贯通孔，在该贯通孔设置有将所述源极电极或者所述漏极电极的所述第二接触区域与所述背面电极连接的配线，
所述半导体基板在与所述源极电极或者所述漏极电极的位置对应的背面的位置设置有凹部，在所述凹部的底部以及侧部，在所述半导体基板与所述背面电极之间形成有绝缘性的金刚石层。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述源极电极或者所述漏极电极的具有所述第一接触区域的部分与具有所述第二接触区域的部分之间形成有保护膜。
3.根据权利要求1所述的半导体装置，其特征在于，
所述贯通孔被所述第二接触区域的源极电极或者漏极电极填埋。
4.根据权利要求1所述的半导体装置，其特征在于，
在所述绝缘性的金刚石层的与所述贯通孔对应的区域形成有导电性的金刚石层。
5.根据权利要求3所述的半导体装置，其特征在于，
在所述绝缘性的金刚石层的与所述贯通孔对应的区域形成有导电性的金刚石层。
6.根据权利要求2所述的半导体装置，其特征在于，
所述保护膜是离子化倾向比构成所述第一接触区域的金属低的膜。
7.根据权利要求2所述的半导体装置，其特征在于，
所述保护膜由氮化硅、氧化硅或者氧化铝的绝缘膜构成。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述第一接触区域的接触电阻值大于或等于1.0E-8Ωcm2且小于或等于1.0E-3Ωcm2。
9.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述半导体基板在绝缘基板的表面设置有半导体层。
10.一种半导体装置的制造方法，其特征在于，包含以下工序：
在半导体基板的表面形成第一接触区域的源极电极或者漏极电极的图案之后，通过加热或者离子注入，使所述半导体基板与所述第一接触区域的源极电极或者漏极电极的图案接合，形成第一接触区域的源极电极或者漏极电极；
与所述第一接触区域的源极电极或者漏极电极相接而形成第二接触区域的源极电极或者漏极电极的图案，形成第二接触区域的源极电极或者漏极电极；
在所述半导体基板的背面侧形成金属掩模；
在所述半导体基板的所述第二接触区域的源极电极或者漏极电极的正下方形成将所述半导体基板贯通的贯通孔；
通过干蚀刻或者湿蚀刻将所述金属掩模去除；以及
在所述半导体基板的背面形成背面电极之后，经由所述贯通孔将所述第二接触区域的源极电极或者漏极电极与所述背面电极连接，
该半导体装置的制造方法还包含以下工序：
在形成所述第一接触区域的源极电极或者漏极电极之后，且在与所述第一接触区域的源极电极或者漏极电极相接而形成所述第二接触区域的源极电极或者漏极电极的图案之前，在所述第一接触区域的源极电极或者漏极电极与所述第二接触区域的源极电极或者漏极电极之间形成保护膜；
在所述半导体基板的与所述第二接触区域的源极电极或者漏极电极的位置对应的背面的位置形成凹部；以及
在所述凹部的底部以及侧部，在所述半导体基板与所述背面电极之间形成绝缘性的金刚石层。
11.根据权利要求10所述的半导体装置的制造方法，其特征在于，包含以下工序：
在所述绝缘性的金刚石层的与所述贯通孔对应的区域形成导电性的金刚石层。
12.一种半导体装置的制造方法，其特征在于，包含以下工序：
在半导体基板的与第二接触区域的源极电极或者漏极电极的位置对应的背面的位置形成凹部；
在所述半导体基板的表面形成第一接触区域的源极电极或者漏极电极的图案之后，通过加热或者离子注入，使所述半导体基板与所述第一接触区域的源极电极或者漏极电极的图案接合，形成第一接触区域的源极电极或者漏极电极；
在所述第一接触区域的源极电极或者漏极电极与成为第二接触区域的源极电极或者漏极电极之间形成保护膜；
以与所述第一接触区域的源极电极或者漏极电极夹着所述保护膜的方式形成第二接触区域的源极电极或者漏极电极的图案，形成第二接触区域的源极电极或者漏极电极；
在所述半导体基板的背面的所述凹部的底部以及侧部形成绝缘性的金刚石层；
在所述半导体基板的所述第二接触区域的源极电极或者漏极电极的正下方形成将所述半导体基板贯通的贯通孔；以及
在形成于所述半导体基板的所述金刚石层的表面形成背面电极之后，经由所述贯通孔将所述第二接触区域的源极电极或者漏极电极与所述背面电极连接。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，包含以下工序：
在所述绝缘性的金刚石层的与所述贯通孔对应的区域形成导电性的金刚石层。
CN201880087810.1A 2018-02-01 2018-02-01 半导体装置及其制造方法 Active CN111656498B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/003419 WO2019150526A1 (ja) 2018-02-01 2018-02-01 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN111656498A CN111656498A (zh) 2020-09-11
CN111656498B true CN111656498B (zh) 2024-01-16

Family

ID=64960327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880087810.1A Active CN111656498B (zh) 2018-02-01 2018-02-01 半导体装置及其制造方法

Country Status (7)

Country Link
US (1) US11205704B2 (zh)
JP (1) JP6448865B1 (zh)
KR (1) KR102327745B1 (zh)
CN (1) CN111656498B (zh)
DE (1) DE112018007009T5 (zh)
TW (1) TWI705570B (zh)
WO (1) WO2019150526A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7063186B2 (ja) * 2018-08-16 2022-05-09 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP7215800B2 (ja) * 2019-02-19 2023-01-31 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
JP7217808B2 (ja) * 2019-06-18 2023-02-03 三菱電機株式会社 半導体装置の製造方法
US20230238438A1 (en) 2020-12-22 2023-07-27 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
KR102669198B1 (ko) * 2021-04-13 2024-05-27 한국전자통신연구원 전력반도체 소자
CN117043955A (zh) * 2021-04-15 2023-11-10 苏州晶湛半导体有限公司 半导体结构及其制备方法
DE102021205315A1 (de) 2021-05-26 2022-12-01 Robert Bosch Gesellschaft mit beschränkter Haftung Membran-halbleiterbauelement und verfahren zum herstellen desselben
WO2024084621A1 (ja) * 2022-10-19 2024-04-25 三菱電機株式会社 半導体装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03181138A (ja) * 1989-12-11 1991-08-07 Mitsubishi Electric Corp 化合物半導体装置
JP2000114523A (ja) * 1998-10-09 2000-04-21 Kobe Steel Ltd ダイヤモンド電界効果トランジスタ及びその製造方法
JP2000252458A (ja) * 1999-03-04 2000-09-14 Sony Corp 半導体素子
JP2005210105A (ja) * 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006295073A (ja) * 2005-04-14 2006-10-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007242853A (ja) * 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
JP2009033097A (ja) * 2007-06-29 2009-02-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP2012043964A (ja) * 2010-08-19 2012-03-01 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ及びその製造方法
WO2015080107A1 (ja) * 2013-11-27 2015-06-04 株式会社村田製作所 半導体装置および半導体装置の製造方法
JP2016157932A (ja) * 2015-02-25 2016-09-01 学校法人早稲田大学 電力素子
JP2016528744A (ja) * 2013-08-22 2016-09-15 ノースロップ グラマン システムズ コーポレーション ダイヤモンドをサーマルビア内に選択的に蒸着させる方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236854A (en) 1989-12-11 1993-08-17 Yukio Higaki Compound semiconductor device and method for fabrication thereof
JP2007157829A (ja) 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
US8003525B2 (en) 2007-06-29 2011-08-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
JP5604855B2 (ja) * 2009-11-17 2014-10-15 富士通株式会社 半導体装置及びその製造方法
JP5760394B2 (ja) 2010-11-05 2015-08-12 三菱電機株式会社 ビアホールの製造方法およびビアホールを有する半導体素子の製造方法
US8575657B2 (en) 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices
JP5970736B2 (ja) * 2012-04-27 2016-08-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
JP2014110311A (ja) 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 半導体装置
JP6156015B2 (ja) * 2013-09-24 2017-07-05 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03181138A (ja) * 1989-12-11 1991-08-07 Mitsubishi Electric Corp 化合物半導体装置
JP2000114523A (ja) * 1998-10-09 2000-04-21 Kobe Steel Ltd ダイヤモンド電界効果トランジスタ及びその製造方法
JP2000252458A (ja) * 1999-03-04 2000-09-14 Sony Corp 半導体素子
JP2005210105A (ja) * 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006295073A (ja) * 2005-04-14 2006-10-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007242853A (ja) * 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
JP2009033097A (ja) * 2007-06-29 2009-02-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP2012043964A (ja) * 2010-08-19 2012-03-01 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ及びその製造方法
JP2016528744A (ja) * 2013-08-22 2016-09-15 ノースロップ グラマン システムズ コーポレーション ダイヤモンドをサーマルビア内に選択的に蒸着させる方法
WO2015080107A1 (ja) * 2013-11-27 2015-06-04 株式会社村田製作所 半導体装置および半導体装置の製造方法
JP2016157932A (ja) * 2015-02-25 2016-09-01 学校法人早稲田大学 電力素子

Also Published As

Publication number Publication date
US20210175337A1 (en) 2021-06-10
TWI705570B (zh) 2020-09-21
JPWO2019150526A1 (ja) 2020-02-06
CN111656498A (zh) 2020-09-11
DE112018007009T5 (de) 2020-11-05
WO2019150526A1 (ja) 2019-08-08
KR20200095572A (ko) 2020-08-10
US11205704B2 (en) 2021-12-21
KR102327745B1 (ko) 2021-11-17
TW201935694A (zh) 2019-09-01
JP6448865B1 (ja) 2019-01-09

Similar Documents

Publication Publication Date Title
CN111656498B (zh) 半导体装置及其制造方法
US10446542B1 (en) GaN structures
US10896969B2 (en) Manufacturing method of an HEMT transistor of the normally off type with reduced resistance in the on state and HEMT transistor
US20160336272A1 (en) Semiconductor Device Having Gold Metallization Structures
JP4593115B2 (ja) ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法
US9460995B2 (en) Semiconductor device and structure therefor
JP4327114B2 (ja) 窒化物半導体装置
WO2020033431A1 (en) Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
US12009415B2 (en) High electron mobility transistor and method for fabricating the same
JP6442800B2 (ja) 半導体装置及び半導体装置を製造する方法
JP5113375B2 (ja) 窒化物半導体装置
CN111063656A (zh) 半导体装置的制造方法
WO2024024822A1 (ja) 半導体装置および半導体装置の製造方法
US20240088286A1 (en) Nitride-based semiconductor circuit and method for manufacturing the same
KR20230061224A (ko) 트랜지스터 및 이의 제조 방법
US20190305128A1 (en) Semiconductor structure and method for forming the same
CN115812253A (zh) 氮化物基半导体器件及其制造方法
JP2008041784A (ja) 保護素子及びこの保護素子を備えた半導体装置並びに半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant