WO2015080107A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2015080107A1
WO2015080107A1 PCT/JP2014/081138 JP2014081138W WO2015080107A1 WO 2015080107 A1 WO2015080107 A1 WO 2015080107A1 JP 2014081138 W JP2014081138 W JP 2014081138W WO 2015080107 A1 WO2015080107 A1 WO 2015080107A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor
electrode
semiconductor device
diffusion
Prior art date
Application number
PCT/JP2014/081138
Other languages
English (en)
French (fr)
Inventor
高尾将和
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2015550938A priority Critical patent/JP6090474B2/ja
Publication of WO2015080107A1 publication Critical patent/WO2015080107A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a semiconductor device including an electrode ohmic-connected to a semiconductor layer, and a method for manufacturing the semiconductor device.
  • a semiconductor device using a nitride semiconductor is expected as a semiconductor device used for a high-frequency power amplifier or the like.
  • the gate electrode is formed so as to be Schottky connected to the semiconductor layer.
  • the source electrode and the drain electrode are formed to be in ohmic contact with the semiconductor layer.
  • the ohmic connection between the electrode and the semiconductor layer is preferably as low a resistance as possible.
  • a lower resistance is desired in the above-described high-frequency power amplifier or the like.
  • Patent Document 1 a metal layer, a diffusion prevention layer, and a conductive layer are sequentially formed on the surface of a semiconductor layer made of a nitride semiconductor, and these are subjected to heat treatment, so that the metal constituting the metal layer is contained in the semiconductor layer A semiconductor device intruded into is disclosed.
  • the resistance of the ohmic connection can be reduced by allowing the metal constituting the metal layer to enter the semiconductor layer.
  • FIG. 10 is an image obtained by photographing the surface of a conventional ohmic-connected electrode with an optical microscope.
  • 30 indicates a semiconductor layer
  • 50 indicates a protective layer.
  • An object of the present invention is to provide a semiconductor device and a method for manufacturing the semiconductor device in which the ohmic connection resistance value is kept low and the flatness of the electrode surface is improved.
  • the semiconductor device of the present invention includes a semiconductor layer made of a nitride semiconductor and an electrode layer formed on the surface of the semiconductor layer.
  • the electrode layer is an adhesion layer formed on the surface of the semiconductor layer, a diffusion auxiliary layer formed on the opposite side of the adhesion layer to the semiconductor layer, a dopant layer formed on the opposite side of the adhesion layer of the diffusion auxiliary layer, A conductive layer formed on the side opposite to the diffusion auxiliary layer of the dopant layer is laminated and then alloyed.
  • the semiconductor device of the present invention includes a semiconductor layer made of a nitride semiconductor and an electrode layer formed on the surface of the semiconductor layer.
  • the electrode layer includes an adhesion layer formed on the surface of the semiconductor layer, a dopant layer formed on the opposite side of the adhesion layer to the semiconductor layer, a diffusion auxiliary layer formed on the opposite side of the adhesion layer of the dopant layer, and diffusion A conductive layer formed on the side of the auxiliary layer opposite to the diffusion auxiliary layer is laminated and then alloyed.
  • the elements constituting the dopant layer are sufficiently diffused even at a low heat treatment temperature.
  • the impurity doping concentration is low or the impurity is doped before the heat treatment.
  • the heat treatment temperature is low, adverse effects on the electrode surface caused by high-temperature heat treatment such as purple plague can be suppressed.
  • the heat treatment temperature is low, damage to the semiconductor layer can be reduced. Note that an electrode layer having a configuration in which an adhesion layer, a diffusion assisting layer, a dopant layer, and a conductive layer are stacked in this order from the semiconductor layer side can achieve lower resistance.
  • At least one element selected from Ti, W, Cr, V, Pd, and Ta is selected and used for the adhesion layer. By selecting these elements, the adhesion between the semiconductor layer and the electrode layer can be strengthened.
  • the nitride semiconductor is a GaN-based semiconductor
  • the dopant layer is selected from at least one element selected from Si, Ge, and Sn. These elements function as n-type dopants in the semiconductor layer made of a GaN-based semiconductor after the heat treatment.
  • the nitride semiconductor is a GaN-based semiconductor
  • the conductive layer is made of a material that contributes to contact resistance by substituting Ga by heat treatment.
  • Al can be selected as the conductive layer, and Au can be selected as the diffusion assisting layer.
  • the semiconductor device of the present invention preferably includes a protective layer formed on the surface of the electrode layer, and the protective layer is preferably made of a material having a melting point higher than each material constituting the electrode layer.
  • the flatness of the surface connecting the electrode layer to another circuit can be further improved by the protective layer.
  • At least one element selected from Mo, Ta, W, and Nb is selected and used for the protective layer.
  • the semiconductor device manufacturing method of the present invention includes a first step of preparing a semiconductor layer made of a nitride semiconductor, a second step of forming an electrode layer on the surface of the semiconductor layer, and heat-treating the electrode layer.
  • the second step includes a step of forming an adhesion layer on the surface of the semiconductor layer, a step of forming a diffusion auxiliary layer on the surface of the adhesion layer, a step of forming a dopant layer on the surface of the diffusion prevention layer, Forming a conductive layer on the surface of the dopant layer.
  • a first step of preparing a semiconductor layer made of a nitride semiconductor, a second step of forming an electrode layer on the surface of the semiconductor layer, and heat-treating the electrode layer A third step.
  • the second step includes a step of forming an adhesion layer on the surface of the semiconductor layer, a step of forming a dopant layer on the surface of the adhesion layer, a step of forming a diffusion auxiliary layer on the surface of the dopant layer, and diffusion. Forming a conductive layer on the surface of the auxiliary layer.
  • These manufacturing methods can suppress an adverse effect on the electrode surface due to a high-temperature heat treatment such as purple plague while realizing a low-resistance ohmic connection between the semiconductor layer and the electrode layer.
  • the heat treatment is performed at 800 ° C. or lower.
  • This production method can further suppress adverse effects on the electrode surface.
  • the semiconductor device manufacturing method of the present invention preferably further includes a step of forming a protective layer made of a material having a melting point higher than that of each material constituting the electrode layer on the surface of the electrode layer.
  • the resistance value of the ohmic connection can be kept low and the flatness of the electrode surface can be improved.
  • FIG. 1 is a partial cross-sectional view of a semiconductor device according to a first embodiment of the present invention. It is an EDX image which shows the mode of the spreading
  • (A) shows the state of diffusion of Mo.
  • (B) shows the state of Al diffusion.
  • (C) shows the state of Si diffusion.
  • It is the EDX image which shows the mode of diffusion of the element (Au, Ti) which comprises the electrode layer after heat processing, and the TEM image containing the whole electrode layer.
  • (A) shows the state of diffusion of Au.
  • (B) shows the state of Ti diffusion.
  • C) shows a TEM image.
  • FIG. 1 It is a figure which shows the result of having compared the contact resistivity in a conventional structure (comparative structure) and this application structure.
  • A) shows the figure which plotted the contact resistivity of each sample.
  • B) shows a table comparing the electrode configuration and annealing treatment conditions of the conventional configuration and the present configuration. It is the image which image
  • FIG. 1 is a partial cross-sectional view of a semiconductor device according to the first embodiment of the present invention.
  • a semiconductor device 10 in FIG. 1 is a field effect transistor (FET).
  • the semiconductor device 10 includes a base substrate 20 and a semiconductor layer 30. On the surface of the semiconductor layer 30, a gate electrode (not shown) having a Schottky connection with the semiconductor layer 30 and a drain electrode and a source electrode with ohmic connection with the semiconductor layer 30 are formed. .
  • the drain electrode and the source electrode are formed by the electrode layer 40 and the protective layer 50 in FIG.
  • the base substrate 20 is made of, for example, single crystal Al 2 O 3 (sapphire), Si, SiC, or the like.
  • the semiconductor layer 30 includes, for example, a first semiconductor layer 31 and a second semiconductor device 32 that include the same material but have different compositions.
  • the first semiconductor layer 31 and the second semiconductor layer 32 are, for example, non-doped semiconductors.
  • the first semiconductor layer 31 is formed on the surface of the base substrate 20.
  • the second semiconductor layer 32 is formed on the surface of the first semiconductor layer 31.
  • the first semiconductor layer 31 is made of GaN, for example, and the second semiconductor layer 32 is made of AlGaN.
  • the semiconductor layer 30 including the first semiconductor layer 31 and the second semiconductor layer 32 has, for example, a single heteroepi structure. That is, the first semiconductor layer 31 and the second semiconductor layer 32 are heterojunction. A two-dimensional electron gas is generated at the interface between the first semiconductor layer 31 and the second semiconductor layer 32.
  • the electrode layer 40 is formed on the surface of the semiconductor layer 30, that is, on the surface of the second semiconductor layer 32.
  • the electrode layer 40 includes an adhesion layer 41, a conductive layer 42, a dopant layer 43, and a diffusion auxiliary layer 44, and the dopant layer 43 and the diffusion auxiliary layer 44 are sandwiched between the adhesion layer 41 and the conductive layer 42. These are layers alloyed by heat treatment (annealing).
  • the electrode layer 40 is laminated in the order of the adhesion layer 41, the diffusion assisting layer 44, the dopant layer 43, and the conductive layer 42 from the semiconductor layer 30 side before being alloyed by heat treatment.
  • the adhesion layer 41 is a layer for bringing the electrode layer 40 into close contact with the semiconductor layer 30.
  • As the material of the adhesion layer 41 Ti, W, Cr, V, Pd, Ta or the like is used.
  • the adhesion layer 41 is preferably made of Ti. By using Ti for the adhesion layer 41, TiN is formed by reaction with the GaN-based semiconductor constituting the semiconductor layer 30 by heat treatment, and can contribute to the ohmic connection between the electrode layer 40 and the semiconductor layer 30.
  • the conductive layer 42 is a layer of a material that may replace Ga in the GaN-based semiconductor layer 30. Specifically, the conductive layer 42 may use an element in the same group as Ga. For example, Al is preferable. By using Al, the environmental resistance is high and the contact resistivity can be lowered.
  • the dopant layer 43 is made of a material that becomes an n-type dopant with respect to the GaN-based semiconductor layer 30.
  • the dopant layer 43 is preferably Si, Ga, Sn or the like.
  • Si is preferably used for the dopant layer 43. Since Si has a high activation rate as an n-type dopant for the nitride semiconductor, the semiconductor layer 30 can be effectively doped with n-type.
  • the diffusion auxiliary layer 44 is a layer provided to facilitate the diffusion of the elements of the dopant layer 43.
  • Au is preferably used as the material of the diffusion auxiliary layer 44.
  • the diffusion auxiliary layer 44 is preferably thinner than the conductive layer 42. Generation of purple plague can be suppressed by reducing the layer thickness.
  • the protective layer 50 is formed on the surface of the electrode layer 40, that is, the surface of the conductive layer 42.
  • the protective layer 50 is made of a material having a melting point higher than that of each material constituting the electrode layer 40.
  • Mo, Ta, W, Nb or the like is used for the protective layer 50.
  • Mo is easy to form, and hardly forms an alloy with the material of each layer of the electrode layer 40 described above. Therefore, even when heat treatment is performed, high flatness of the surface of the protective layer 50, that is, the surface as the drain electrode and the source electrode can be ensured.
  • the protective layer 50 can be omitted, but is preferably provided.
  • the semiconductor device 10 according to the first embodiment is manufactured as follows.
  • a base substrate 20 is prepared, and on the surface of the base substrate 20, a metal organic vapor deposition method (MOCVD), a molecular beam epitaxial growth method, and a first semiconductor layer 31 and a second semiconductor layer 32 are sequentially formed.
  • the semiconductor layer 30 is formed by an epitaxial growth method such as the above.
  • the adhesion layer 41, the diffusion auxiliary layer 44, the dopant layer 43, and the conductive layer 42 are sequentially formed on the surface of the semiconductor layer 30 by using a vacuum evaporation method, a sputtering method, an electron beam (EB) evaporation method, or the like.
  • a vacuum evaporation method e.g., a vacuum evaporation method, a sputtering method, an electron beam (EB) evaporation method, or the like.
  • the protective layer 50 is formed on the surface of the conductive layer 42 by using a vacuum evaporation method, a sputtering method, an EB evaporation method, or the like.
  • heat treatment is performed at a preset temperature and time.
  • the heat treatment temperature is preferably 800 ° C. or lower. If the heat treatment temperature does not greatly exceed 800 ° C., 800 ° C. or higher can be applied depending on the required specifications of the semiconductor device 10.
  • the electrode layer 40 is alloyed, the elements constituting the electrode layer diffuse, and two-dimensional electrons generated at the interface between the first semiconductor layer 31 and the second semiconductor layer 32 of the electrode layer 40 and the semiconductor layer 30.
  • the gas is ohmically connected.
  • 2 and 3 are an EDX image and a TEM image showing a state of diffusion of elements constituting each layer after the heat treatment. The higher the element concentration, the more white the image is displayed.
  • 2A shows an EDX image of Mo of the protective layer 50
  • FIG. 2B shows an EDX image of Al of the conductive layer 42
  • FIG. 2C shows an EDX image of Si of the dopant layer 43.
  • Show. 3A shows an EDX image of Au of the diffusion auxiliary layer 44
  • FIG. 3B shows an EDX image of Ti of the adhesion layer 41
  • FIG. 3C shows a TEM image.
  • 2A, 2B, 2C, 3A, 3B, and 3C are the same shooting positions.
  • 2 and 3 IF indicates an interface between the electrode layer and the semiconductor layer.
  • each layer (adhesion layer 41, conductive layer 42, dopant layer 43, diffusion assisting layer 44) constituting the electrode layer 40 is configured by using the configuration and manufacturing method of the present embodiment.
  • the element (Mo) constituting the protective layer 50 has a high melting point, it hardly diffuses and is distributed on the surface of the electrode layer 40. In the protective layer 50, each element constituting the electrode layer 40 is not diffused. Therefore, the flatness of the surface of the protective layer 50 can be maintained high.
  • FIG. 4 is a diagram showing a result of comparison of contact resistivity between the conventional configuration (comparative configuration) and the present configuration.
  • FIG. 4A is a diagram plotting the resistivity of each sample.
  • FIG. 4B shows a table comparing the electrode configuration and annealing treatment conditions of the conventional configuration and the present configuration.
  • the conventional configuration is an electrode structure in which Ti as an adhesion layer, Al as a conductive layer, Pt as a barrier layer, and Au as a protective layer are sequentially stacked from the semiconductor layer side.
  • the annealing temperature is 870 [° C.], and the annealing time is 30 [sec. ].
  • the configuration of the present application is an electrode structure in which Ti as an adhesion layer, Au as a diffusion auxiliary layer, Si as a dopant layer, Al as a conductive layer, Mo as a protective layer are sequentially stacked from the semiconductor layer side. is there.
  • the annealing temperature is 770 [° C.], and the annealing time is 180 [sec. ].
  • a contact resistivity on the order of 10 ⁇ 6 [ ⁇ ⁇ cm 2 ] is realized as in the conventional configuration and manufacturing method while lowering the annealing temperature. be able to.
  • FIG. 5 is an image obtained by photographing the surface of the electrode using the configuration of the present application with an optical microscope.
  • 30 is a semiconductor layer and 50 is a protective layer.
  • the occurrence of purple plague can be significantly suppressed, and the electrode surface is hardly uneven.
  • the semiconductor device 10 having a low resistance as a device, that is, a low resistance including a connection surface with an external circuit can be formed.
  • the adhesion layer 41, the conductive layer 42, the dopant layer 43, and the diffusion auxiliary layer 44 described above for the electrode layer 40 it is not a configuration in which only the dopant layer is simply sandwiched between the adhesion layer and the conductive layer or the diffusion auxiliary layer is simply sandwiched between the adhesion layer and the conductive layer.
  • the above-mentioned operation and effect can be obtained more reliably by adopting a configuration sandwiching both the diffusion auxiliary layer and the diffusion auxiliary layer.
  • FIG. 6 is a view showing a change in contact resistivity when the ratio of the thickness of the diffusion auxiliary layer and the thickness of the conductive layer is changed in the electrode structure having the configuration of the present application according to the first embodiment.
  • the ratio of the thickness of the auxiliary diffusion layer 44 to the thickness of the conductive layer 42 is used on the horizontal axis, and the contact resistivity is used on the vertical axis.
  • the diffusion auxiliary layer 44 is thinner than the conductive layer 42 if the elements constituting the dopant layer 43 are sufficiently diffused.
  • FIG. 7 is an image obtained by photographing the surface of the electrode with an optical microscope when only the thickness of the diffusion assisting layer is changed.
  • D1, D2, D3, and D4 indicate the thickness of the diffusion auxiliary layer 44, and D1 ⁇ D2 ⁇ D3 ⁇ D4.
  • 30 is a semiconductor layer and 50 is a protective layer.
  • the doping concentration in the entire semiconductor layer is lowered, and the resistance of the semiconductor device itself when no voltage is applied is ensured to be high. be able to. Therefore, it is more suitable for use in a high-frequency power amplifier or the like that has a low leakage current when turned off.
  • FIG. 8 is a partial cross-sectional view of a semiconductor device according to the second embodiment of the present invention.
  • the semiconductor device 10A of the present embodiment has a different stacked structure before the heat treatment of the electrode layer 40A, and other configurations are the same as those of the semiconductor device 10 according to the first embodiment. Therefore, different parts from the semiconductor device 10 according to the first embodiment will be specifically described.
  • the electrode layer 40 ⁇ / b> A has a configuration in which an adhesion layer 41, a dopant layer 43, a diffusion auxiliary layer 44, and a conductive layer 42 are laminated in this order from the semiconductor layer 30 side.
  • FIG. 9 is a diagram showing a comparison of the contact resistivity of the contact portion between the electrode configuration of the second embodiment and the electrode configuration of the first embodiment.
  • the horizontal axis represents the annealing time
  • the vertical axis represents the contact resistivity.
  • the solid line is the configuration of the first embodiment
  • the broken line is the configuration of the second embodiment.
  • the thickness of each layer is the same for both the electrode 40 of the first embodiment and the electrode 40A of the second embodiment, and the annealing temperature is also the same condition in the first embodiment and the second embodiment.
  • a contact resistivity on the order of 10 ⁇ 6 [ ⁇ ⁇ cm 2 ] can be realized with any of the configurations of the first embodiment and the second embodiment.
  • the configuration of the first embodiment can make the contact resistivity lower than that of the configuration of the second embodiment.
  • the contact resistivity value does not depend on the annealing time in any configuration.
  • FET Field Effect Transistor
  • the semiconductor layer may be a semiconductor layer that does not have a heterostructure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半導体装置（１０）の半導体層（３０）の表面には、電極層（４０）が形成されている。電極層（４０）は、密着層（４１）、導電層（４２）、ドーパント層（４３）、および拡散補助層（４４）を有する。拡散補助層（４４）の厚みは、導電層（４２）の厚みよりも薄い。密着層（４１）と導電層（４２）との間には、ドーパント層（４３）、および拡散補助層（４４）が挟まれており、電極層（４０）は、これら密着層（４１）、導電層（４２）、ドーパント層（４３）、および拡散補助層（４４）が熱処理（アニール処理）によって合金化された層である。熱処理温度は、例えば約８００℃以下の温度である。半導体層（３０）は、ＧａＮ系のヘテロ接合半導体であり、密着層（４１）はＴｉであり、導電層（４２）はＡｌであり、ドーパント層（４３）はＳｉであり、拡散補助層（４４）はＡｕである。

Description

半導体装置および半導体装置の製造方法
　本発明は、半導体層にオーミック接続した電極を備える半導体装置、および、当該半導体装置の製造方法に関する。
　現在、高周波用パワーアンプ等に用いる半導体装置として、窒化物半導体を用いた半導体装置が期待されている。
　このような半導体装置では、電極を半導体層の表面に形成する必要がある。例えば、電界効果トランジスタを形成する場合、ゲート電極は半導体層に対してショットキー接続するように形成される。一方、ソース電極およびドレイン電極は、半導体層に対してオーミック接続するように形成される。
　電極と半導体層のオーミック接続は、出来る限り低抵抗であることが好ましい。特に、上述の高周波用パワーアンプ等では、より低抵抗が望まれる。
　例えば、特許文献１には、窒化物半導体からなる半導体層の表面に、金属層、拡散防止層、導電層を順次形成し、これらを熱処理することで、金属層を構成する金属を半導体層内に侵入させた半導体装置が開示されている。当該半導体装置は、金属層を構成する金属を半導体層内に侵入させることで、オーミック接続の抵抗を低くすることができている。
特開２００９－４９３９１号公報
　しかしながら、特許文献１に記載の従来の電極構造では、次に示す問題が生じる。図１０は、従来のオーミック接続される電極の表面を光学顕微鏡で撮影した画像である。図１０において、３０は半導体層、５０は保護層を示す。
　従来の電極構造では、拡散防止層としてＡｕを用い、導電層としてＡｌを用いているが、この電極構造では、高温で熱処理を行うと、図１０に示すように、電極表面に凹凸が発生する。この凹凸は、高温の熱処理により形成されたＡｕとＡｌとの合金（ＡｕＡｌ２）、所謂パープルプレーグによるものである。これにより、例えば、電極表面の端部が電極表面の中央部に比べて突出する形状になる等、電極表面の平坦性が低下してしまう。特に、本願の発明者は、熱処理温度が８００℃を大きく超えると、この現象が顕著になることを実験により突き止めた。
　凹凸が発生した表面状態になると、オーミック接続の抵抗値自体は変化しないものの、電極表面に他の回路を接続する際の接続抵抗が高くなってしまう。したがって、当該半導体素子の実質的な抵抗を低くすることができなくなってしまう。
　本発明の目的は、オーミック接続の抵抗値を低く抑えるとともに、電極表面の平坦性を向上させた半導体装置および半導体装置の製造方法を提供することにある。
　この発明の半導体装置は、窒化物半導体からなる半導体層と、該半導体層の表面に形成された電極層と、を備える。電極層は、半導体層の表面に形成された密着層と、密着層の半導体層と反対側に形成された拡散補助層と、拡散補助層の密着層と反対側に形成されたドーパント層と、ドーパント層の拡散補助層と反対側に形成された導電層と、を積層した後、合金化されたものである。
　もしくは、この発明の半導体装置は、窒化物半導体からなる半導体層と、該半導体層の表面に形成された電極層と、を備える。電極層は、半導体層の表面に形成された密着層と、密着層の半導体層と反対側に形成されたドーパント層と、ドーパント層の密着層と反対側に形成された拡散補助層と、拡散補助層の拡散補助層と反対側に形成された導電層と、を積層した後、合金化されたものである。
　これらの構成では、拡散補助層とドーパント層を有することにより、低い熱処理温度でも、ドーパント層を構成する元素が十分に拡散し、例えば、不純物のドーピング濃度が低い、もしくは、熱処理前に不純物がドーピングされていない窒化物半導体からなる半導体層上に電極層を形成する場合であっても、半導体層とのオーミック接続を低抵抗にすることができる。また、熱処理温度が低いことにより、パープルプレーグ等の高温の熱処理によって発生する電極表面への悪影響を抑制できる。さらに、熱処理温度が低いことにより、半導体層への損傷を軽減することができる。なお、半導体層側から、密着層、拡散補助層、ドーパント層、導電層の順に積層した構成からなる電極層の方が、より低抵抗を実現できる。
　また、この発明の半導体装置では、密着層は、Ｔｉ，Ｗ，Ｃｒ，Ｖ，Ｐｄ，Ｔａの少なくとも１種類の元素が選択して用いられることが好ましい。これらの元素を選択することにより、半導体層と電極層との密着性を強くすることができる。
　また、この発明の半導体装置では、窒化物半導体は、ＧａＮ系半導体であり、ドーパント層は、Ｓｉ，Ｇｅ，Ｓｎの少なくとも１種類の元素が選択して用いられることが好ましい。これらの元素は、熱処理後、ＧａＮ系半導体からなる半導体層のｎ型ドーパントとして機能する。
　また、この発明の半導体装置では、窒化物半導体は、ＧａＮ系半導体であり、導電層は、熱処理によりＧａに置換してコンタクト抵抗に寄与する材料で構成されることが好ましい。
　また、この発明の半導体装置では、導電層は、例えばＡｌを選択することができ、拡散補助層は、例えばＡｕを選択することができる。
　また、この発明の半導体装置では、電極層の表面に形成された保護層を備え、該保護層は、電極層を構成する各材料よりも高融点の材料で構成されることが好ましい。
　この構成では、保護層により、さらに電極層を他の回路に接続する面の平坦性を向上させることができる。
　また、この発明の半導体装置では、保護層は、Ｍｏ，Ｔａ，Ｗ，Ｎｂの少なくとも１種類の元素が選択して用いられていることが好ましい。
　また、この発明の半導体装置の製造方法は、窒化物半導体からなる半導体層を準備する第１の工程と、半導体層の表面に、電極層を形成する第２の工程と、電極層を熱処理する第３の工程と、を備える。第２の工程は、半導体層の表面に、密着層を形成するステップと、密着層の表面に、拡散補助層を形成するステップと、拡散防止層の表面に、ドーパント層を形成するステップと、ドーパント層の表面に、導電層を形成するステップと、を有する。
　もしくは、この発明の半導体装置の製造方法は、窒化物半導体からなる半導体層を準備する第１の工程と、半導体層の表面に、電極層を形成する第２の工程と、電極層を熱処理する第３の工程と、を備える。第２の工程は、半導体層の表面に、密着層を形成するステップと、密着層の表面に、ドーパント層を形成するステップと、ドーパント層の表面に、拡散補助層を形成するステップと、拡散補助層の表面に、導電層を形成するステップと、を有する。
　これらの製造方法では、半導体層と電極層との間で低抵抗のオーミック接続を実現しながら、パープルプレーグ等の高温の熱処理による電極表面への悪影響を抑制できる。
　また、この発明の半導体装置の製造方法では、熱処理は、８００℃以下によって行われることが好ましい。
　この製造方法では、電極表面への悪影響をより抑制できる。
　また、この発明の半導体装置の製造方法では、電極層の表面に、電極層を構成する各材料よりも高融点の材料からなる保護層を形成する工程を、さらに有することが好ましい。
　この製造方法では、さらに電極層を他の回路に接続する面の平坦性を向上させた半導体装置を製造することができる。
　本願発明によれば、オーミック接続の抵抗値を低く抑えるとともに、電極表面の平坦性を向上させることができる。
本発明の第１の実施形態に係る半導体装置の一部断面図である。 熱処理後の電極層を構成する元素（Ｍｏ，Ａｌ，Ｓｉ）の拡散の様子を示すＥＤＸ画像である。（Ａ）は、Ｍｏの拡散の様子を示す。（Ｂ）は、Ａｌの拡散の様子を示す。（Ｃ）は、Ｓｉの拡散の様子を示す。 熱処理後の電極層を構成する元素（Ａｕ，Ｔｉ）の拡散の様子を示すＥＤＸ画像、および、電極層全体を含むＴＥＭ画像である。（Ａ）は、Ａｕの拡散の様子を示す。（Ｂ）は、Ｔｉの拡散の様子を示す。（Ｃ）は、ＴＥＭ画像を示す。 従来構成（比較構成）と本願構成での接触抵抗率の比較を行った結果を示す図である。（Ａ）は、各サンプルの接触抵抗率をプロットした図を示す。（Ｂ）は、従来構成および本願構成の電極構成およびアニール処理条件を比較した表を示す。 本願構成を用いた電極の表面を光学顕微鏡で撮影した画像である。 拡散補助層の厚みと導電層の厚みとの比と、接触抵抗率との関係を示した図である。 拡散補助層の厚みのみを変化させた場合の電極の表面を光学顕微鏡で撮影した画像である。 本発明の第２の実施形態に係る半導体装置の一部断面図である。 第２の実施形態に係る半導体装置の電極構成での接触抵抗率と、第１の実施形態に係る半導体装置の電極構成での接触抵抗率の比較を示す図である。 従来の電極構造によって形成されたオーミック接続される電極の表面を光学顕微鏡で撮影した画像である。
　（第１の実施形態）
　本発明の第１の実施形態に係る半導体装置および半導体装置の製造方法について、図を参照して説明する。図１は、本発明の第１の実施形態に係る半導体装置の一部断面図である。図１の半導体装置１０は、電界効果型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）である。
　半導体装置１０は、ベース基板２０、および半導体層３０を備える。半導体層３０の表面には、半導体層３０に対してショットキー接続された構造のゲート電極（図示せず）と、半導体層３０に対してオーミック接続されたドレイン電極およびソース電極が形成されている。このドレイン電極およびソース電極が、図１の電極層４０および保護層５０によって形成されている。
　ベース基板２０は、例えば、単結晶のＡｌ２Ｏ３（サファイア），Ｓｉ，ＳｉＣ等からなる。
　半導体層３０は、例えば、同じ材質を含むが組成が異なる第１半導体層３１と第２半導体装置３２とからなる。第１半導体層３１および第２半導体層３２は、例えば、ノンドープの半導体である。
　第１半導体層３１は、ベース基板２０の表面に形成されている。第２半導体層３２は、第１半導体層３１の表面に形成されている。
　第１半導体層３１は、例えばＧａＮからなり、第２半導体層３２は、ＡｌＧａＮからなる。第１半導体層３１および第２半導体層３２からなる半導体層３０は、例えば、シングルヘテロエピ構造からなる。すなわち、第１半導体層３１と第２半導体層３２はヘテロ接合されている。第１半導体層３１と第２半導体層３２の界面には、２次元電子ガスが発生する。
　電極層４０は、半導体層３０の表面、すなわち、第２半導体層３２の表面に形成されている。電極層４０は、密着層４１、導電層４２、ドーパント層４３、および拡散補助層４４を有し、密着層４１と導電層４２との間に、ドーパント層４３、および拡散補助層４４が挟まれており、これらが熱処理（アニール処理）によって合金化された層である。
　具体的には、電極層４０は、熱処理により合金化される前の状態で、半導体層３０側から、密着層４１、拡散補助層４４、ドーパント層４３、導電層４２の順に積層されている。
　密着層４１は、電極層４０を半導体層３０に密着させるための層である。密着層４１の材質としては、Ｔｉ，Ｗ，Ｃｒ，Ｖ，Ｐｄ，Ｔａ等が用いられる。本実施形態のように、ＧａＮ系の半導体層３０が用いられる場合には、密着層４１は、Ｔｉからなることが好ましい。密着層４１にＴｉを用いることで、熱処理により、半導体層３０を構成するＧａＮ系半導体と反応して、ＴｉＮが形成され、電極層４０と半導体層３０とのオーミック接続に寄与させることができる。
　導電層４２は、ＧａＮ系の半導体層３０のＧａと置換する可能性のある材料の層である。導電層４２は、具体的には、Ｇａと同族の元素を用いればよく、例えば、Ａｌを用いることが好適である。Ａｌを用いることで、耐環境性が高く、接触抵抗率を低くすることもできる。
　ドーパント層４３は、ＧａＮ系の半導体層３０に対して、ｎ型ドーパントとなる材質からなる。ドーパント層４３は、Ｓｉ，Ｇａ，Ｓｎ等が好適である。特に、ドーパント層４３には、Ｓｉを用いることが好ましい。Ｓｉは、窒化物半導体に対するｎ型ドーパントとしての活性化率が高いので、半導体層３０に対して、ｎ型ドーピングを効果的に行うことができる。
　拡散補助層４４は、ドーパント層４３の元素を拡散し易くするために設けられた層である。拡散補助層４４の材料には、例えば、Ａｕを用いることが好ましい。
　さらに、拡散補助層４４は、導電層４２よりも層厚が薄いことが好ましい。層厚を薄くすることで、パープルプレーグの発生を抑制することができる。
　保護層５０は、電極層４０の表面、すなわち導電層４２の表面に形成されている。保護層５０は、電極層４０を構成する各材質よりも高融点の材質が用いられている。保護層５０には、例えば、Ｍｏ，Ｔａ，Ｗ，Ｎｂ等が用いられる。特に、保護層５０には、Ｍｏを用いることが好ましい。Ｍｏは、成膜が容易であり、且つ、上述の電極層４０の各層の材質と合金になりにくい。したがって、熱処理が行われても、保護層５０の表面、すなわち、ドレイン電極およびソース電極としての表面の平坦性を高く確保することができる。なお、保護層５０は、省略することも可能であるが、備えていることが好ましい。
　第１の実施形態に係る半導体装置１０は、次に示すように製造される。
　まず、ベース基板２０を用意し、ベース基板２０の表面に、第１半導体層３１、第２半導体層３２の順に、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）、分子線エピタキシャル成長法等のエピタキシャル成長法により、半導体層３０を形成する。
　次に、半導体層３０の表面に、密着層４１、拡散補助層４４、ドーパント層４３、導電層４２を順に、真空蒸着法、スパッタリング法、電子線（ＥＢ：Ｅｌｅｃｔｒｏｎ　Ｂｅａｍ）蒸着法等を用いて形成する。
　次に、導電層４２の表面に、保護層５０を、真空蒸着法、スパッタリング法、ＥＢ蒸着法等を用いて形成する。
　次に、予め設定した温度および時間で熱処理（アニール処理）する。この際、熱処理温度は、８００℃以下であることが好ましい。なお、熱処理温度は、８００℃を大きく超えなければ、半導体装置１０の要求仕様によっては、８００℃以上を適用することも可能である。
　熱処理により、電極層４０は合金化されて、電極層を構成する元素は拡散するとともに、電極層４０と半導体層３０の第１半導体層３１と第２半導体層３２との界面に生じる二次元電子ガスとがオーミック接続される。
　図２、図３は、熱処理後の各層を構成する元素の拡散の様子を示すＥＤＸ画像およびＴＥＭ画像である。なお、元素の濃度が高いほど白く表示される。図２（Ａ）は、保護層５０のＭｏのＥＤＸ画像を示し、図２（Ｂ）は導電層４２のＡｌのＥＤＸ画像を示し、図２（Ｃ）はドーパント層４３のＳｉのＥＤＸ画像を示す。図３（Ａ）は、拡散補助層４４のＡｕのＥＤＸ画像を示し、図３（Ｂ）は密着層４１のＴｉのＥＤＸ画像を示し、図３（Ｃ）はＴＥＭ画像を示す。図２（Ａ）、（Ｂ）、（Ｃ）及び図３（Ａ）、（Ｂ）と、図３（Ｃ）との撮影位置は同一である。また、図２、図３の各図において、ＩＦは、電極層と半導体層との界面を示している。
　図２、図３に示すように、本実施形態の構成および製造方法を用いることで、電極層４０を構成する各層（密着層４１、導電層４２、ドーパント層４３、拡散補助層４４）を構成する各元素（Ｔｉ，Ａｌ，Ｓｉ，Ａｕ）は、電極層４０内および第２半導体層３２の界面付近に、効果的に拡散される。これにより、電極層４０と半導体層３０とのオーミック接続の抵抗を小さくすることができる。
　一方、保護層５０を構成する元素（Ｍｏ）は、融点が高いため、殆ど拡散せず、電極層４０の表面に分布する。そして、保護層５０内には、電極層４０を構成する各元素は拡散していない。したがって、保護層５０の表面の平坦性を高く維持することができる。
　図４は、従来構成（比較構成）と本願構成での接触抵抗率の比較を行った結果を示す図である。図４（Ａ）は、各サンプルの抵抗率をプロットした図である。図４（Ｂ）は、従来構成および本願構成の電極構成およびアニール処理条件を比較した表を示す。
　ここで、従来構成は、半導体層側から順に、密着層としてのＴｉ、導電層としてのＡｌ、バリア層としてＰｔ、保護層としてのＡｕが順に積層された電極構造である。各層の厚みは、Ｔｉ／Ａｌ／Ｐｔ／Ａｕ＝５０［Å］／２０００［Å］／４００［Å］／１５００［Å］である。アニール温度は８７０［℃］であり、アニール時間は３０［ｓｅｃ．］である。
　一方、本願構成は、半導体層側から順に、密着層としてのＴｉ、拡散補助層としてのＡｕ、ドーパント層としてのＳｉ、導電層としてのＡｌ、保護層としてのＭｏが順に積層された電極構造である。各層の厚みは、Ｔｉ／Ａｕ／Ｓｉ／Ａｌ／Ｍｏ＝２５０［Å］／１００［Å］／１００［Å］／１０００［Å］／２０００［Å］である。アニール温度は７７０［℃］であり、アニール時間は１８０［ｓｅｃ．］である。
　図４に示すように、本願構成および製造方法を用いることで、アニール温度を低下させながら、従来構成および製造方法と同様に、１０－６［Ω・ｃｍ２］オーダーの接触抵抗率を実現することができる。
　図５は、本願構成を用いた電極の表面を光学顕微鏡で撮影した画像である。図５において、３０は半導体層、５０は保護層を示す。図５に示すように、本願構成および製造方法を用いることで、パープルプレーグの発生を大幅に抑制することができ、電極表面の凹凸が殆ど発生しない。これに対して、従来構成において、本願発明と同様のアニール条件を用いた場合、電極表面に凹凸が発生したことを確認している。したがって、本願発明の構成および製造方法を用いることで、デバイスとしての抵抗が低い、すなわち、外部回路との接続面を含めた抵抗が低い半導体装置１０を形成することができる。
　なお、本願構成の拡散補助層４４およびドーパント層４３の一方のみを用いた場合、抵抗値が増加してしまう。したがって、電極層４０は、上述の密着層４１、導電層４２、ドーパント層４３、拡散補助層４４を用いることが好適である。すなわち、従来から用いられている、密着層と導電層との間に、単にドーパント層のみを挟んだり、単に拡散補助層を挟んだりする構成ではなく、密着層と導電層との間にドーパント層と拡散補助層との両方を挟んだ構成とすることで、上述の作用効果をより確実に得ることができる。
　図６は、第１の実施形態に係る本願構成の電極構造において、拡散補助層の厚みと導電層の厚みの比を変化させた場合の接触抵抗率の変化を示した図である。図６では、横軸に導電層４２の厚みに対する拡散補助層４４の厚みの比を用い、縦軸に接触抵抗率を用いる。
　図６に示すように、ドーパント層４３を構成する元素が十分に拡散するのであれば、拡散補助層４４の厚みは導電層４２の厚みよりも薄いことが好ましい。
　図７は、拡散補助層の厚みのみを変化させた場合の電極の表面を光学顕微鏡で撮影した画像である。図７において、Ｄ１，Ｄ２，Ｄ３，Ｄ４は、拡散補助層４４の厚みを示し、Ｄ１＜Ｄ２＜Ｄ３＜Ｄ４である。図７において、３０は半導体層、５０は保護層を示す。
　図７に示すように、拡散補助層４４の厚みが薄いほど、電極表面の凹凸の発生が少なくなる。したがって、拡散補助層４４は薄いことが好ましい。
　以上のように、本実施形態の構成及び製造方法を用いることで、オーミック接続の抵抗値を低く抑えるとともに、電極表面の平坦性が高い半導体装置を実現することができる。
　また、本実施形態のように、半導体層に、熱処理前にノンドーピングとしている半導体を用いることにより、半導体層全体でのドーピング濃度を下げ、電圧無印加時の半導体装置自体の抵抗を高く確保することができる。したがって、オフ時のリーク電流が少ない高周波パワーアンプ等に用いるのに、より好適である。
（第２の実施形態）
　次に、本発明の第２の実施形態に係る半導体装置および半導体装置の製造方法について、図を参照して説明する。図８は、本発明の第２の実施形態に係る半導体装置の一部断面図である。
　本実施形態の半導体装置１０Ａは、電極層４０Ａの熱処理前の積層構造が異なるものであり、他の構成は、第１の実施形態に係る半導体装置１０と同じである。したがって、第１の実施形態に係る半導体装置１０と異なる箇所について具体的に説明する。
　電極層４０Ａは、半導体層３０側から、密着層４１、ドーパント層４３、拡散補助層４４、導電層４２の順に積層された構成を備える。
　図９は、第２実施形態の電極構成と、第１実施形態の電極構成でのコンタクト部分の接触抵抗率の比較を示す図である。図９において、横軸はアニール時間であり、縦軸は接触抵抗率である。図９において、実線は第１実施形態の構成であり、破線は第２実施形態の構成である。なお、各層の厚みは、第１実施形態の電極４０も第２実施形態の電極４０Ａも同じであり、アニール温度も、第１の実施形態と第２の実施形態で同じ条件である。
　図９に示すように、第１実施形態および第２の実施形態の構成のいずれの構成であっても、１０－６［Ω・ｃｍ２］オーダーの接触抵抗率を実現することができる。ただし、第１の実施形態の構成の方が、第２の実施形態の構成と比べて、接触抵抗率をより低くすることができる。
　また、図９に示すように、いずれの構成であっても、接触抵抗率の値はアニール時間に依存していない。
　上述の実施形態では、半導体装置として、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）の例を示したが、電極層と半導体層との間でオーミック接続された半導体装置であれば、本発明の実施形態の構成および製造方法を適用することができる。
　また、上述の実施形態では、シングルへテロ構造をとる半導体層を用いた例を示したが、ダブルへテロ構造等の半導体層を用いたものであってもよい。また、半導体層は、ヘテロ構造をとらない半導体層であってもよい。
１０，１０Ａ：半導体装置
２０：ベース基板
３０：半導体層
３１：第１半導体層
３２：第２半導体層
４０，４０Ａ：電極層
４１：密着層
４２：導電層
４３：ドーパント層
４４：拡散補助層
５０：保護層

Claims (13)

  1. 　窒化物半導体からなる半導体層と、
    　該半導体層の表面に形成された電極層と、を備え、
    　前記電極層は、
    　前記半導体層の表面に形成された密着層と、
    　該密着層の前記半導体層と反対側に形成された拡散補助層と、
    　該拡散補助層の前記密着層と反対側に形成されたドーパント層と、
    　該ドーパント層の前記拡散補助層と反対側に形成された導電層と、
    　を積層した後、合金化されている、
    　半導体装置。
  2. 　窒化物半導体からなる半導体層と、
    　該半導体層の表面に形成された電極層と、を備え、
    　前記電極層は、
    　前記半導体層の表面に形成された密着層と、
    　該密着層の前記半導体層と反対側に形成されたドーパント層と、
    　該ドーパント層の前記密着層と反対側に形成された拡散補助層と、
    　該拡散補助層の前記拡散補助層と反対側に形成された導電層と、
    　を積層した後、合金化されている、
    　半導体装置。
  3. 　前記密着層は、
    　Ｔｉ，Ｗ，Ｃｒ，Ｖ，Ｐｄ，Ｔａの少なくとも１種類の元素が選択して用いられる、
    　請求項１または請求項２に記載の半導体装置。
  4. 　前記窒化物半導体は、ＧａＮ系半導体であり、
    　前記ドーパント層は、
    　Ｓｉ，Ｇｅ，Ｓｎの少なくとも１種類の元素が選択して用いられる、
    　請求項１乃至請求項３のいずれかに記載の半導体装置。
  5. 　前記窒化物半導体は、ＧａＮ系半導体であり、
    　前記導電層は、
    　前記熱処理によりＧａに置換してコンタクト抵抗に寄与する材料で構成される、
    　請求項１乃至請求項４のいずれかに記載の半導体装置。
  6. 　前記導電層は、Ａｌで構成される、
    　請求項５に記載の半導体装置。
  7. 　前記拡散補助層は、Ａｕで構成される、
    　請求項１乃至請求項６のいずれかに記載の半導体装置。
  8. 　前記電極層の表面に形成された保護層を備え、
    　該保護層は、前記電極層を構成する各材料よりも高融点の材料で構成される、
    　請求項１乃至請求項７のいずれかに記載の半導体装置。
  9. 　前記保護層は、Ｍｏ，Ｔａ，Ｗ，Ｎｂの少なくとも１種類の元素が選択して用いられる、
    　請求項８に記載の半導体装置。
  10. 　窒化物半導体からなる半導体層を準備する第１の工程と、
    　前記半導体層の表面に、電極層を形成する第２の工程と、
    　前記電極層を熱処理する第３の工程と、を備え、
    　前記第２の工程は、
    　前記半導体層の表面に、密着層を形成するステップと、
    　前記密着層の表面に、拡散補助層を形成するステップと、
    　前記拡散防止層の表面に、ドーパント層を形成するステップと、
    　前記ドーパント層の表面に、導電層を形成するステップと、
    　を有することを特徴とする半導体装置の製造方法。
  11. 　窒化物半導体からなる半導体層を準備する第１の工程と、
    　前記半導体層の表面に、電極層を形成する第２の工程と、
    　前記電極層を熱処理する第３の工程と、を備え、
    　前記第２の工程は、
    　前記半導体層の表面に、密着層を形成するステップと、
    　前記密着層の表面に、ドーパント層を形成するステップと、
    　前記ドーパント層の表面に、拡散補助層を形成するステップと、
    　前記拡散補助層の表面に、導電層を形成するステップと、
    　を有することを特徴とする半導体装置の製造方法。
  12. 　前記熱処理は、８００℃以下で行われる、
    　請求項１０または請求項１１に記載の半導体装置の製造方法。
  13. 　前記電極層の表面に、前記電極層を構成する各材料よりも高融点の材料からなる保護層を形成する工程を、
    　さらに有する、請求項１０乃至請求項１２のいずれかに記載の半導体装置の製造方法。
PCT/JP2014/081138 2013-11-27 2014-11-26 半導体装置および半導体装置の製造方法 WO2015080107A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015550938A JP6090474B2 (ja) 2013-11-27 2014-11-26 半導体装置および半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013245180 2013-11-27
JP2013-245180 2013-11-27

Publications (1)

Publication Number Publication Date
WO2015080107A1 true WO2015080107A1 (ja) 2015-06-04

Family

ID=53199047

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/081138 WO2015080107A1 (ja) 2013-11-27 2014-11-26 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP6090474B2 (ja)
WO (1) WO2015080107A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6448865B1 (ja) * 2018-02-01 2019-01-09 三菱電機株式会社 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166556A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd ｎ型ＧａＡｓオーム性電極およびその形成方法
JPH042121A (ja) * 1990-04-18 1992-01-07 Nippondenso Co Ltd チタンシリサイドの製造方法
JPH1022494A (ja) * 1996-07-03 1998-01-23 Sony Corp オーミック電極およびその形成方法
JP2006060071A (ja) * 2004-08-20 2006-03-02 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
JP2007273545A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166556A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd ｎ型ＧａＡｓオーム性電極およびその形成方法
JPH042121A (ja) * 1990-04-18 1992-01-07 Nippondenso Co Ltd チタンシリサイドの製造方法
JPH1022494A (ja) * 1996-07-03 1998-01-23 Sony Corp オーミック電極およびその形成方法
JP2006060071A (ja) * 2004-08-20 2006-03-02 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
JP2007273545A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6448865B1 (ja) * 2018-02-01 2019-01-09 三菱電機株式会社 半導体装置およびその製造方法
WO2019150526A1 (ja) * 2018-02-01 2019-08-08 三菱電機株式会社 半導体装置およびその製造方法
KR20200095572A (ko) * 2018-02-01 2020-08-10 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그의 제조 방법
CN111656498A (zh) * 2018-02-01 2020-09-11 三菱电机株式会社 半导体装置及其制造方法
KR102327745B1 (ko) 2018-02-01 2021-11-17 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그의 제조 방법
US11205704B2 (en) 2018-02-01 2021-12-21 Mitsubishi Electric Corporation Semiconductor device and production method therefor
CN111656498B (zh) * 2018-02-01 2024-01-16 三菱电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JPWO2015080107A1 (ja) 2017-03-16
JP6090474B2 (ja) 2017-03-08

Similar Documents

Publication Publication Date Title
JP5144585B2 (ja) 半導体装置およびその製造方法
JP3986887B2 (ja) 半導体装置
US20120175631A1 (en) ENHANCEMENT MODE GaN HEMT DEVICE WITH GATE SPACER AND METHOD FOR FABRICATING THE SAME
US9934978B2 (en) Method of fabricating an electrical contact for use on a semiconductor device
JP2012044003A (ja) 半導体装置及びその製造方法
JP2008130949A (ja) 半導体装置及びその製造方法
JP6330148B2 (ja) 半導体装置
JP5202897B2 (ja) 電界効果トランジスタおよびその製造方法
JP4379305B2 (ja) 半導体装置
US20100207137A1 (en) Semiconductor device, semiconductor device manufacturing method, high carrier mobility transistor and light emitting device
US9117755B2 (en) Method for fabricating semiconductor device
JP6090474B2 (ja) 半導体装置および半導体装置の製造方法
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2010219130A (ja) 半導体装置およびその製造方法
JP5871785B2 (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
JP5437114B2 (ja) 半導体トランジスタの製造方法
US20200365705A1 (en) Method of forming ohmic contact for gallium nitride-based compound semiconductor device and gallium nitride-based compound semiconductor device
WO2013021822A1 (ja) ＧａＮ系化合物半導体装置
TW201709511A (zh) 半導體單元
JP2006332230A (ja) ショットキーバリアダイオード及びその製造方法
JP6433390B2 (ja) 半導体装置
JP2006128586A (ja) 窒化物半導体装置及びその製造方法
JP4864270B2 (ja) オーミック電極の形成方法
JP2008192665A (ja) 窒化物半導体装置及びその製造方法
CN115863405A (zh) 一种欧姆接触结构及其制备方法、hemt器件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14866131

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015550938

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14866131

Country of ref document: EP

Kind code of ref document: A1