JPH042121A - チタンシリサイドの製造方法 - Google Patents
チタンシリサイドの製造方法Info
- Publication number
- JPH042121A JPH042121A JP10416490A JP10416490A JPH042121A JP H042121 A JPH042121 A JP H042121A JP 10416490 A JP10416490 A JP 10416490A JP 10416490 A JP10416490 A JP 10416490A JP H042121 A JPH042121 A JP H042121A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- onto
- heat treatment
- titanium silicide
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021341 titanium silicide Inorganic materials 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 25
- 239000010936 titanium Substances 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000010931 gold Substances 0.000 abstract description 30
- 239000000463 material Substances 0.000 abstract description 11
- 239000010408 film Substances 0.000 abstract description 10
- 229910052737 gold Inorganic materials 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 239000007772 electrode material Substances 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000470 constituent Substances 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 9
- 238000004458 analytical method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000006163 transport media Substances 0.000 description 2
- 229910008486 TiSix Inorganic materials 0.000 description 1
- 241000935372 Tisias Species 0.000 description 1
- 241000776233 Tisis Species 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000002609 medium Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、チタンシリサイド（ＴｉＳｉ＊）の製造方法
に関する。
に関する。
（１）超ＬＳＩの電極材料、或いは、配線材料として、
チタンシリサイド（ＴｉＳｉ、）が、その低抵抗率、高
耐熱性故に注目されている。 なお、ＴｉＳｉ２の生成温度は、約６００℃であり、し
たがって、ＴｉＳｉ、の生成には、６００℃以上での熱
処理が必要とされている。 （２）パワー用の半導体素子の裏面側の電極として、例
えば、金（Ａｕ）／ニッケル（Ｎｊ）／チタン（Ｔｉ）
／シリコン（Ｓｉ）の４層構造が利用されている。
チタンシリサイド（ＴｉＳｉ、）が、その低抵抗率、高
耐熱性故に注目されている。 なお、ＴｉＳｉ２の生成温度は、約６００℃であり、し
たがって、ＴｉＳｉ、の生成には、６００℃以上での熱
処理が必要とされている。 （２）パワー用の半導体素子の裏面側の電極として、例
えば、金（Ａｕ）／ニッケル（Ｎｊ）／チタン（Ｔｉ）
／シリコン（Ｓｉ）の４層構造が利用されている。
（１）ＴｉＳｉ２の生成には、従来、６００℃以上での
熱処理が必要とされている。 しかし、６００℃以上の熱処理を行うと、ドーパントの
異常拡散が生じ、半導体中の不純物分布が変化する。即
ち、当該半導体装置の緒特性の制御性が損なわれる。 （２）Ａｕ／Ｎ ｉ／Ｔ ｊ／Ｓ ｉ構造は、Ｔ ｉ
／ Ｓｉ間で剥離し易いという問題を有する。 このため、４５０°Ｃ以上の熱処理により、ＴｉをＳｉ
中に拡散せしめて、接合強度を向上させることが行われ
ている。 しかし、その場合には、表面のＡｕとＮｉとが反応して
、半田濡れ性が低下する。 本発明は、上記の事情に鑑みたものであり（ｉ）超ＬＳ
Ｉの電極材料、或いは、配線材料として、抵抗率が低く
、且つ、耐熱性の大きな材料を、半導体装置の不純物分
布を変化させることなく製造する方法。 （ｉｉ）パワー用の半導体素子の裏面側の電極として、
接合強度が大きく、且つ、半田濡れ性の良好な材料を製
造する方法。 の提供を目的とする。
熱処理が必要とされている。 しかし、６００℃以上の熱処理を行うと、ドーパントの
異常拡散が生じ、半導体中の不純物分布が変化する。即
ち、当該半導体装置の緒特性の制御性が損なわれる。 （２）Ａｕ／Ｎ ｉ／Ｔ ｊ／Ｓ ｉ構造は、Ｔ ｉ
／ Ｓｉ間で剥離し易いという問題を有する。 このため、４５０°Ｃ以上の熱処理により、ＴｉをＳｉ
中に拡散せしめて、接合強度を向上させることが行われ
ている。 しかし、その場合には、表面のＡｕとＮｉとが反応して
、半田濡れ性が低下する。 本発明は、上記の事情に鑑みたものであり（ｉ）超ＬＳ
Ｉの電極材料、或いは、配線材料として、抵抗率が低く
、且つ、耐熱性の大きな材料を、半導体装置の不純物分
布を変化させることなく製造する方法。 （ｉｉ）パワー用の半導体素子の裏面側の電極として、
接合強度が大きく、且つ、半田濡れ性の良好な材料を製
造する方法。 の提供を目的とする。
本発明は、比較的低温下で、Ｔ Ｉ Ｓ ｒ ｚを生成
する方法である。 即ち、本発明の製造方法は、シリコン（Ｓｉ）基板上に
金属の薄膜層を形成し、該金属薄膜層上にチタン（Ｔｉ
）層を形成した後、３７０℃以上での熱処理を行うこと
により、上記シリコン基板上に、チタンシリサイド（Ｔ
ｉＳｉ、）層を製造するものである。 金属の薄膜層としては、例えば、蒸着又はスパッタリン
グによって形成する金（Ａｕ）の薄膜層を用いることが
できる。 また、その場合には、薄膜層の厚さを１００人〜３００
０人程成長する。
する方法である。 即ち、本発明の製造方法は、シリコン（Ｓｉ）基板上に
金属の薄膜層を形成し、該金属薄膜層上にチタン（Ｔｉ
）層を形成した後、３７０℃以上での熱処理を行うこと
により、上記シリコン基板上に、チタンシリサイド（Ｔ
ｉＳｉ、）層を製造するものである。 金属の薄膜層としては、例えば、蒸着又はスパッタリン
グによって形成する金（Ａｕ）の薄膜層を用いることが
できる。 また、その場合には、薄膜層の厚さを１００人〜３００
０人程成長する。
シリコン−チタン間の金属薄膜が、３７０℃以上の温度
下で、輸送媒体（Ｔｒａｎｓｐｏｒｔ Ｍｅｄｉｕｍ
；中間層として用いられることにより上下の層物質の反
応性を高める媒体）として作用して、チタンシリサイド
（ＴｉＳｉ２）を生成する。 即ち、比較的低温の熱処理により、シリコン基板上にチ
タンシリサイド層が形成される。 金属薄膜層の材料として金（Ａｕ）を採用した場合には
、ＳｉとＡｕの共晶点が３７０℃であるところから、Ａ
ｕとＳｉとの共晶状態で、ＴｉＳｉ２が成長するものと
考えられる。 上記に於いて、Ａｕ層の厚さが１００Å以下では、Ｔｉ
Ｓｉ、の形成にむらが生ずる。また、３０００Å以上で
は、後述のように、Ｓｉ／Ａｕ・Ｓｉ（共晶） ／ Ｔ
ｉＳ ｉ ＊構造が形成されて、コンタクト不良を生
ずる。
下で、輸送媒体（Ｔｒａｎｓｐｏｒｔ Ｍｅｄｉｕｍ
；中間層として用いられることにより上下の層物質の反
応性を高める媒体）として作用して、チタンシリサイド
（ＴｉＳｉ２）を生成する。 即ち、比較的低温の熱処理により、シリコン基板上にチ
タンシリサイド層が形成される。 金属薄膜層の材料として金（Ａｕ）を採用した場合には
、ＳｉとＡｕの共晶点が３７０℃であるところから、Ａ
ｕとＳｉとの共晶状態で、ＴｉＳｉ２が成長するものと
考えられる。 上記に於いて、Ａｕ層の厚さが１００Å以下では、Ｔｉ
Ｓｉ、の形成にむらが生ずる。また、３０００Å以上で
は、後述のように、Ｓｉ／Ａｕ・Ｓｉ（共晶） ／ Ｔ
ｉＳ ｉ ＊構造が形成されて、コンタクト不良を生
ずる。
以下、本発明の詳細な説明する。
〔１〕ゲート電極の形成
まず、第１図（ａ）〜（ｅ）に即し、本発明の実施例に
かかる製造方法を説明する。 シリコン（Ｓｉ）基板１（拡散層２、及び、絶縁膜３）
上に、金（Ａｕ）層４を、蒸着又はスパッタリングによ
り、１００人〜３０００Ａ程度の厚さに形成した後、該
Ａｕ層４上に、蒸着又はスパッタリングにより、チタン
（Ｔｉ）層５を形成する（第１図（ａ））。 次に、３７０℃以上での熱処理を行う。これにより、拡
散層２上には、チタンシリサイド（ＴｉＳｉａ）層６が
形成される（第１図（ｂ））。なお、絶縁膜３上の材料
には、変化は無い。 次に、絶縁膜３上の金属（Ａｕ、Ｔｉ）を、周知の方法
によって、選択的にエツチングする（第１図（Ｃ））。 次に、周知の方法によって、全面に絶縁膜７を堆積させ
る（第１図（ｄ））。 次に、前記拡散層２の上方の電極を形成すべき部分に、
周知の方法によってコンタクトホール８を形成した後、
アルミニウム＜ＡＩ＞Ｎ９をパターニングして、ゲート
電極及び配線パターンを形成する（第１図（ｅ））。 以上のようにして、ゲート電極の構成要素として、チタ
ンシリサイド（Ｔｅｓｔｓ）層６を有する半導体装置を
得る。 〔２〕評価 次に、本発明の方法により、所望のチタンシリサイド（
ＴｉＳｉ２）層を得るこきを、下記の方法により、評価
・確認した。 （ｉ）Ｘ線回折による評価 第２図（ａ）〜（ｃ）は、Ｔ ｉ ／ Ａ ｕ ／ Ｓ
ｉ構造の試料に関する５０℃、３６０℃、３７０℃で
の熱処理後のＸ線回折による分析結果を示す特性図であ
り、第３図（ａ） 〜（ｃ）は、Ｔ ｉ ／ Ｓ ｉ構
造の試料に関する同様の処理後の分析結果を示す特性図
である。 第２図（ａ）及び（ｂ）に図示するように、５０℃、３
６０℃での熱処理では％ Ｔ ＋とＡｕのピークが観察
される。即ち、Ｔ ｉ ／ Ａ ｕ ／ Ｓ １構造の
変化は検出されない。 しかし、第２１Ｄ （Ｃ） 図示のように、３７０℃で
の熱処理では、Ｔｉ３ｊ、のピークも観察される。即ち
、Ｔｉ／Ａｕ／Ｓｉ構造の変化によるＴｉ５ｉｓ層の生
成が検出される。 一方、Ｔ ｉ ／ Ｓ ｉ構造の試料の場合には、第３
図（ａ）〜（Ｃ）に図示のように、５０℃、３６０℃、
３７０℃何れの熱処理によっても、ＴｉＳｉ、のピーク
は観察されない。即ち、Ｔ４ Ｓ ｉ ２層の生成は検
出されない。 このように、Ｔ ｉ ／ Ａ ｕ ／ Ｓ ｉ構造に熱
処理を施す場合には、熱処理温度が、３７０℃という比
較的低い温度であっても、ＴｉＳｉ、層を生成し得るこ
とが確認される。 （ｉｉ）オージェ分析による評価 第４図は、Ｔｉ／Ａｕ／Ｓｉ構造の試料に、４５０℃・
３分間の熱処理（本発明の処理）を施した場合のオージ
ェ分析の結果を示す図である。 図示のように、熱処理温度が、４５０℃という比較的低
い温度であっても、Ｓ】層上に、Ｔｉ５ｊ７層を生成し
得ることが確認される。なお、分析結果より明らかなよ
うに、表面付近にはＡｕの薄膜層が存在している。 一方、第５図は、Ｔ ｉ ／ Ａ ｕ ／ Ｓ ｉ構造
に於いて、Ａｕ層を３０００Ａ以上の厚さとした場合の
オージェ分析の結果を示す特性図である。 この場合には、図示のように、ＴｉＳｉ、層とＳｉ層と
の間に、Ａｕ−８ｉ （共晶）層の存在が認められる。 なお、これは、コンタクト不良の原因となる。 〔３〕パワー素子の裏面電極 パワー用の半導体素子に於いて、裏面電極の構成材料の
１つとして、Ｔ ｉＳ １２層を採用することができる
。 即ち、Ａ ｕ ／ Ｎ ｉ ／ Ｔ ｉ ／ Ａ ｕ
／ Ｓ ｉ構造に於いて、３７０℃〜４５０℃での熱処
理を行うことにより、前記〔１〕の場合と同様にして、
Ｓｉ基板上のＡｕを輸送媒体として作用せしめて、Ｔｉ
Ｓｉ２層を生成し得る。これを、裏面電極の構成要素と
することができる。 この場合は、Ｓｉ層−Ｔｉ層間のＴｉＳｉ、層により、
接合強度が向上される。 また、熱処理温度を４５０℃以下に抑え得るため、表面
のＡｕとＮｉの反応を防止でき、したがって、半田の濡
れ性の低下を防止できる。
かかる製造方法を説明する。 シリコン（Ｓｉ）基板１（拡散層２、及び、絶縁膜３）
上に、金（Ａｕ）層４を、蒸着又はスパッタリングによ
り、１００人〜３０００Ａ程度の厚さに形成した後、該
Ａｕ層４上に、蒸着又はスパッタリングにより、チタン
（Ｔｉ）層５を形成する（第１図（ａ））。 次に、３７０℃以上での熱処理を行う。これにより、拡
散層２上には、チタンシリサイド（ＴｉＳｉａ）層６が
形成される（第１図（ｂ））。なお、絶縁膜３上の材料
には、変化は無い。 次に、絶縁膜３上の金属（Ａｕ、Ｔｉ）を、周知の方法
によって、選択的にエツチングする（第１図（Ｃ））。 次に、周知の方法によって、全面に絶縁膜７を堆積させ
る（第１図（ｄ））。 次に、前記拡散層２の上方の電極を形成すべき部分に、
周知の方法によってコンタクトホール８を形成した後、
アルミニウム＜ＡＩ＞Ｎ９をパターニングして、ゲート
電極及び配線パターンを形成する（第１図（ｅ））。 以上のようにして、ゲート電極の構成要素として、チタ
ンシリサイド（Ｔｅｓｔｓ）層６を有する半導体装置を
得る。 〔２〕評価 次に、本発明の方法により、所望のチタンシリサイド（
ＴｉＳｉ２）層を得るこきを、下記の方法により、評価
・確認した。 （ｉ）Ｘ線回折による評価 第２図（ａ）〜（ｃ）は、Ｔ ｉ ／ Ａ ｕ ／ Ｓ
ｉ構造の試料に関する５０℃、３６０℃、３７０℃で
の熱処理後のＸ線回折による分析結果を示す特性図であ
り、第３図（ａ） 〜（ｃ）は、Ｔ ｉ ／ Ｓ ｉ構
造の試料に関する同様の処理後の分析結果を示す特性図
である。 第２図（ａ）及び（ｂ）に図示するように、５０℃、３
６０℃での熱処理では％ Ｔ ＋とＡｕのピークが観察
される。即ち、Ｔ ｉ ／ Ａ ｕ ／ Ｓ １構造の
変化は検出されない。 しかし、第２１Ｄ （Ｃ） 図示のように、３７０℃で
の熱処理では、Ｔｉ３ｊ、のピークも観察される。即ち
、Ｔｉ／Ａｕ／Ｓｉ構造の変化によるＴｉ５ｉｓ層の生
成が検出される。 一方、Ｔ ｉ ／ Ｓ ｉ構造の試料の場合には、第３
図（ａ）〜（Ｃ）に図示のように、５０℃、３６０℃、
３７０℃何れの熱処理によっても、ＴｉＳｉ、のピーク
は観察されない。即ち、Ｔ４ Ｓ ｉ ２層の生成は検
出されない。 このように、Ｔ ｉ ／ Ａ ｕ ／ Ｓ ｉ構造に熱
処理を施す場合には、熱処理温度が、３７０℃という比
較的低い温度であっても、ＴｉＳｉ、層を生成し得るこ
とが確認される。 （ｉｉ）オージェ分析による評価 第４図は、Ｔｉ／Ａｕ／Ｓｉ構造の試料に、４５０℃・
３分間の熱処理（本発明の処理）を施した場合のオージ
ェ分析の結果を示す図である。 図示のように、熱処理温度が、４５０℃という比較的低
い温度であっても、Ｓ】層上に、Ｔｉ５ｊ７層を生成し
得ることが確認される。なお、分析結果より明らかなよ
うに、表面付近にはＡｕの薄膜層が存在している。 一方、第５図は、Ｔ ｉ ／ Ａ ｕ ／ Ｓ ｉ構造
に於いて、Ａｕ層を３０００Ａ以上の厚さとした場合の
オージェ分析の結果を示す特性図である。 この場合には、図示のように、ＴｉＳｉ、層とＳｉ層と
の間に、Ａｕ−８ｉ （共晶）層の存在が認められる。 なお、これは、コンタクト不良の原因となる。 〔３〕パワー素子の裏面電極 パワー用の半導体素子に於いて、裏面電極の構成材料の
１つとして、Ｔ ｉＳ １２層を採用することができる
。 即ち、Ａ ｕ ／ Ｎ ｉ ／ Ｔ ｉ ／ Ａ ｕ
／ Ｓ ｉ構造に於いて、３７０℃〜４５０℃での熱処
理を行うことにより、前記〔１〕の場合と同様にして、
Ｓｉ基板上のＡｕを輸送媒体として作用せしめて、Ｔｉ
Ｓｉ２層を生成し得る。これを、裏面電極の構成要素と
することができる。 この場合は、Ｓｉ層−Ｔｉ層間のＴｉＳｉ、層により、
接合強度が向上される。 また、熱処理温度を４５０℃以下に抑え得るため、表面
のＡｕとＮｉの反応を防止でき、したがって、半田の濡
れ性の低下を防止できる。
本発明は、シリコン基板−チタン層間に、Ａｕ等の金属
薄膜層を介在させ、３７０℃以上での熱処理を行って、
チタンシリサイド層を製造するものである。 本発明によると、６００℃以下での熱処理により、チタ
ンシリサイド（ＴｉＳｉｓ）層を生成し得る。即ち、Ｌ
ＳＩ等の半導体装置の不純物分布を変化させることなく
、低抵抗率、且つ、高耐熱性の電極材料若しくは配線材
料を得る。 また、４５０℃以下での熱処理によりチタンシリサイド
層を生成し得るため、パワー素子の裏面側の電極として
、接合強度が良く、且つ、半田濡れ性の良い材料を得る
。
薄膜層を介在させ、３７０℃以上での熱処理を行って、
チタンシリサイド層を製造するものである。 本発明によると、６００℃以下での熱処理により、チタ
ンシリサイド（ＴｉＳｉｓ）層を生成し得る。即ち、Ｌ
ＳＩ等の半導体装置の不純物分布を変化させることなく
、低抵抗率、且つ、高耐熱性の電極材料若しくは配線材
料を得る。 また、４５０℃以下での熱処理によりチタンシリサイド
層を生成し得るため、パワー素子の裏面側の電極として
、接合強度が良く、且つ、半田濡れ性の良い材料を得る
。
第１図（ａ）〜（ｅ）は本発明の実施例方法を説明する
模式図である。第２図（ａ）〜（ｃ）はＴｉ／Ａｕ／Ｓ
ｉ構造の試料の各５０℃、３６０ｔｌ：、３７０℃での
熱処理後のＸ線回折結果を示す特性図であり、第３図（
ａ） 〜（ｃ）はＴ ｉ ／ Ｓｉ構造の試料の各５０
℃、３６０℃、３７０℃での熱処理後のＸ線回折結果を
示す特性図である。 第４図はＴ ｉ ／ Ａ ｕ ／ Ｓ ｉ構造の試料の
４５０℃・３分間の熱処理後のオージェ分析結果を示す
特性図であり、第５図は上記構造の試料に於いてＡＵ層
の厚さを３０００八以上とした場合の熱処理後のオージ
ェ分析結果を示す特性図である。 １・・シリコン基板、２・・拡散層、３・・絶縁膜、４
＝Ａｕ層、５＝Ｔｉ層、６＝ＴｉＳｉｘ層、７・・絶縁
膜、８・・コンタクトホール、９・・ＡＩ！層。
模式図である。第２図（ａ）〜（ｃ）はＴｉ／Ａｕ／Ｓ
ｉ構造の試料の各５０℃、３６０ｔｌ：、３７０℃での
熱処理後のＸ線回折結果を示す特性図であり、第３図（
ａ） 〜（ｃ）はＴ ｉ ／ Ｓｉ構造の試料の各５０
℃、３６０℃、３７０℃での熱処理後のＸ線回折結果を
示す特性図である。 第４図はＴ ｉ ／ Ａ ｕ ／ Ｓ ｉ構造の試料の
４５０℃・３分間の熱処理後のオージェ分析結果を示す
特性図であり、第５図は上記構造の試料に於いてＡＵ層
の厚さを３０００八以上とした場合の熱処理後のオージ
ェ分析結果を示す特性図である。 １・・シリコン基板、２・・拡散層、３・・絶縁膜、４
＝Ａｕ層、５＝Ｔｉ層、６＝ＴｉＳｉｘ層、７・・絶縁
膜、８・・コンタクトホール、９・・ＡＩ！層。
Claims (1)
- シリコン基板上に金属の薄膜層を形成し、該金属薄膜
層上にチタン層を形成した後、３７０℃以上での熱処理
を行うことにより、上記シリコン基板上に、チタンシリ
サイドを製造する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10416490A JP2867588B2 (ja) | 1990-04-18 | 1990-04-18 | チタンシリサイドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10416490A JP2867588B2 (ja) | 1990-04-18 | 1990-04-18 | チタンシリサイドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH042121A true JPH042121A (ja) | 1992-01-07 |
| JP2867588B2 JP2867588B2 (ja) | 1999-03-08 |
Family
ID=14373413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10416490A Expired - Fee Related JP2867588B2 (ja) | 1990-04-18 | 1990-04-18 | チタンシリサイドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867588B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824600A (en) * | 1993-01-19 | 1998-10-20 | Lg Semicon Co., Ltd. | Method for forming a silicide layer in a semiconductor device |
| WO2015080107A1 (ja) * | 2013-11-27 | 2015-06-04 | 株式会社村田製作所 | 半導体装置および半導体装置の製造方法 |
-
1990
- 1990-04-18 JP JP10416490A patent/JP2867588B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824600A (en) * | 1993-01-19 | 1998-10-20 | Lg Semicon Co., Ltd. | Method for forming a silicide layer in a semiconductor device |
| WO2015080107A1 (ja) * | 2013-11-27 | 2015-06-04 | 株式会社村田製作所 | 半導体装置および半導体装置の製造方法 |
| JP6090474B2 (ja) * | 2013-11-27 | 2017-03-08 | 株式会社村田製作所 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2867588B2 (ja) | 1999-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03133176A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPS5823952B2 (ja) | シヨツトキ−障壁装置 | |
| JPH0245923A (ja) | 半導体デバイスの製造方法 | |
| US4316209A (en) | Metal/silicon contact and methods of fabrication thereof | |
| US4526665A (en) | Method of depositing fully reacted titanium disilicide thin films | |
| JP2503187B2 (ja) | 二重シリサイド層配線をもつ半導体装置の製造方法 | |
| JPH042121A (ja) | チタンシリサイドの製造方法 | |
| JP2658019B2 (ja) | 半導体装置の製造方法 | |
| JP3419072B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS62262422A (ja) | ＴｉＳｉ２膜の形成方法 | |
| JPS5863165A (ja) | 多層電極構造を有した半導体装置 | |
| JP2555898B2 (ja) | ダイヤモンド薄膜へのメタライズ方法およびパターン形成方法 | |
| JPH04320029A (ja) | 半導体装置の製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPH05198577A (ja) | 半導体装置の製造方法 | |
| JPS59227119A (ja) | シリコン半導体装置 | |
| JPH0555166A (ja) | 半導体装置の製造方法 | |
| KR930011121A (ko) | 반도체 장치의 제조방법 | |
| JPH02114641A (ja) | 半導体装置の製造方法 | |
| JPS586172A (ja) | 半導体装置 | |
| JPS5844767A (ja) | 半導体装置 | |
| JPS5942477B2 (ja) | 薄膜集積回路 | |
| JPS596370A (ja) | 高融点金属窒化膜の形成方法 | |
| JPS61154070A (ja) | 電極形成法 | |
| JPS60123026A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |