JPS61154070A - 電極形成法 - Google Patents

電極形成法

Info

Publication number
JPS61154070A
JPS61154070A JP27729684A JP27729684A JPS61154070A JP S61154070 A JPS61154070 A JP S61154070A JP 27729684 A JP27729684 A JP 27729684A JP 27729684 A JP27729684 A JP 27729684A JP S61154070 A JPS61154070 A JP S61154070A
Authority
JP
Japan
Prior art keywords
aluminum
layer
gaas substrate
substrate
sample chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27729684A
Other languages
English (en)
Inventor
Yoshinari Matsumoto
松本 良成
Asako Jitsukawa
實川 朝子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27729684A priority Critical patent/JPS61154070A/ja
Publication of JPS61154070A publication Critical patent/JPS61154070A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は■−v化合物半導体に対するシ目。
トキー形電極の形成方法に関する。
(従来技術とその問題点) ■−■化合物半導体、とシわけGaAsは超高速集積回
路を構成するデバイス用材料として注目されているo 
GaAs集積回路を構成する基本デバイスはシmyトキ
ー形電極をゲートとした電界効果トランジスタ(FIT
 )であるか、高密度化のためにはセル7アライン形ゲ
ート構造を実現する必要があるためシ璽ットキー形ゲー
ト電極を耐熱性のあるものにしなければならない(厄用
物理 53巻1号 1984年34ページ)0セル7ア
ライン形ゲート構造を持つたFITはゲート電極をマス
クとして動作層と同一の導電盤を有する不純物をイオン
注入し、800℃以上の高温で熱処理することにより注
入不純物の電気的活性化を行なうむとで作られる0この
セルファライン形ゲート構造を持りたFETではイオン
注入による高導電層をゲート電極とソースおよびドレイ
ン電極間に設けることができ屏各電極間の寄生抵抗の低
減が計れるため超高速集積回路用の基本デバイスとして
有効な構造である。
さて、このセルファジイン形ゲート構造を持つたF)3
Tt−実現するためには不純物をイオン注入した後の熱
処理に耐えることのできる耐熱性ゲート構造が必要であ
シ、高融点金属の窒化物が■−■化合物半導体との反応
性が低い事からゲート金属材料として期待されている(
特願昭57−18669(特開@58−13568号)
 W、 Mo 、 T i、Ta のいずれかの窒化物
から成るゲート電極)oしかし。
この耐熱性に関しても再現性という意味で必ずしも十分
ではない。さらにこれらの高融点金属の窒化物をゲート
金属としたショットキー接合の特性は、耐熱性を別にす
れば従来から理想に近いショットキー特性を示す事が知
られているアルミニウムシ、、トキー接合の特性に匹敵
する場合はあるものの特性の再現性の点で末だ十分とは
いえない。
周知のようにショットキー接合を流れる電流Iと印加電
圧Vの間には次の関係がある。
l0Cexp (eV/nk’r ) ただし、kはボルツマン定数、Tは絶対温度。
eは単位電荷であ〕、nはショットキー特性の理想値(
ジ4−(86M@ S ze )著、フイジイクスオプ
 セミコンダクター デバイス(Phygjcso(8
emiconductor Devices )、  
2版、264ベージ、ジ1ン ワイリー アンド テン
ズ(JohnW目ay h 8ons )出版)と呼ば
れる係数である。
理想的シ11ツ)キー接合では前記した式で定義される
理想値nがl″f:示す事が初等的な拡散理論より得ら
れることは良く知られている0表1に従来の方法で作成
された窒化タングステン膜を金属としたGaAsシ目ッ
トキットキー接合および逆方向耐圧を示す。
表1 n値および逆方向耐圧はショットキーダイオード10個
について電流−電圧(I−V)特性を測定して求め九0
また1表1には参考データとしてアルミエラムシ璽ット
キー接合の特性をも併せて示した。測定された10個の
シlットキーダイオードのn値および逆方向耐圧の平均
値は各々1.09および1.8ボルト(V)でアルミニ
ウム ショットキー接合の特性とほぼ匹敵するがデータ
にはばらつきが見られる。すなわち、n値は1.05〜
1.21および逆方向耐圧は1.5〜1.9vの範囲で
ばらついている口 すなわち、従来技術では窒化タングステン膜形成にあた
ってはGaAs基板上に直接窒化タングステン膜を堆積
させる構造が採られて来九、こうした方法で作られた窒
化タングステン膜を金属としたG暑Asシ冒ットキー接
合は耐熱性に優れてiるかためにセルファライン形ゲー
ト構造を持ったFBTの電極材料として期待されるもの
であるがこの耐熱性に対[7ても再現性に欠ける点があ
るはかりか。
理想に近い特性を示すアルミニウムショットキー接合特
性(n値や逆方向耐圧)はどく安定した特性を得ること
はむすかしbo (発明の目的) 本発明の目的は前記従来の欠点を解決し、アルミニウム
ショットキー接合特性に匹敵する特性を再現性よく得ら
れしかも耐熱性の再現性が向上するシmy)キー接合電
極の形成方法を提供することにある◎ (発明の構成) 本発明は瓜−V化合物半導体表面にアルミニウム層を形
成、しかる後熱処理してアルミニウムと前記半導体表面
を反応させる第一の工程と反応せずに残ったアルミニウ
ムを取り除く第二の工程とさらに該アルミニウムを取り
除いた■−v化合物半導体表面を窒化する第三の工程を
経過した後に高融点金属の窒化物全形成する第四の工程
を含むことを特徴とする電極形成法である。
(実施例) 以下、この発明を実施例に基づき詳細に説明するO 工程図を第1図に示す。まず、 3X10  es  
の電子濃度を有する8iドープGaAs基板を3=l:
1の体積比で混合した硫酸、過酸化水素、および水から
なる混合溶液中(液温75℃)で60秒間エツチングし
た後5分間の水洗を行ない、さらに塩酸に1分間浸漬し
再び10秒間水洗した後、窒素ガスt−GaAs基板l
の表面に吹きつけることによシ乾燥を行なった。この後
、第1図(a)で示すようにGaAs基板l基板面にア
ルミニウム2を厚さ300X蒸着した。蒸着したアルミ
ニウム層2の厚さは数1001から数10001である
が層の厚さはこの発明に関わるものではなく、かつ、ア
ルミニウム層2の形成方法としては蒸着に限るものでは
なら600℃の間の温度が望ましい0この温度範囲では
アルミニウム2とGaAs基板l基板面が反応しかつG
aAs基板1の表面が乱れることもないためである。ま
たアルミニウム膜2を100X以下しか形成しないとき
は上記温度範囲ですべて反応するので反応しないで残り
たアルミニクム膜2t−除去する工程は必要ないが1本
発明のようにやや多めにアルミニウム膜2t−形成して
おいて反応させ。
反応しないで残りた膜を除去する方が製造工程としては
安定している0 次に反応せずに残りたアルミニウム層2f7I:フッ酸
によシ取り除いた状態が第1゛図(b)に示しである。
アルミニウム層2ft取り除いた表面はほぼアルミニウ
ム層2を付着する前のGaAs基板1の表面を維持して
いる。しかし、こうした工程を経た〇aAs基板l基板
面は前記した工Sを踏んでいないG1As基板表面に較
べて僅かに色調を異にしていることが両者を並べ目視す
ることでわかる0これはこの発明の有効性をもとに考え
るとアルミニウム2がGaAs基板l基板面近くに僅か
に溶融し、アルミニウム含有層3が形成されたことの証
査であると考えられるり こうしてアルミニウム2を取り除いた後、次に第1図(
C)で示す構造を作製する。 (hAs基板lt−アル
ミニウム2t−取り除いた後、すみやかに高周波1グネ
トロンスバツタ装置の試料室に導入し。
1 G−’torrまで排気した0まず、基板温度t−
200℃に昇温した後試料室内に10  torrの圧
力までアンモニアガスを導入しそのま110秒間放置す
ることによF) GaAs基板l基板面を窒化し、Ga
Asの窒化層5が得られる。次に再び、試料室t−10
−’torrまで排気しアルゴンおよび窒素の混合ガス
會5X10−3torrの圧力まで導入し、パワー60
0 Wt基板温度200℃で行なりた。窒素分圧20%
で上記混合ガス中でタングステンターゲットを7分間ス
パッタリングすることによ#)2000又の厚みを持っ
た窒化タングステン層4を形成されるO窒素分圧として
は数−からt!L1096の間で耐熱性の高い窒化タン
グステン4が得られる0 次に、フォトレジストをマスクとして8F、ガスによる
反応性イオンエツチング法によシ直径400μmφの円
形パターンに窒化タングステン膜4t−成型した。レジ
ストマスクを除去後、試料全面に厚さ300Xの窒化シ
リコン膜を堆積し800℃で20分間、窒素雰囲気中で
熱処理を施したO窒化シリコン膜は熱処理プロセスでの
試料表面の熱分解を防止するものである。
GmAs基板1へのオーム性電極の形成は次の手順で行
なりたo GaAs基板1の裏面に金、ゲルマニウムお
よびニッケルを蒸着し、水素炉中で400℃で2分間の
熱処理をおこなった。
以上の工程を経た後、窒化シリコン膜を除去し。
窒化タングステン4をショットキー電極とするダイオー
ドを製作し、電流−電圧特性を測定する事によ〕シmy
)キー接合特性を評価した。従来技術とその問題点で述
べたように従来技術で作成されたシmy)キー接合特性
はn値は1.05〜1.21の範囲で、逆方向耐圧は1
.5〜1.9vの範囲で各々ばらついている(表It−
参照)0これに対しこの発明によ)作製されたショット
キー接合ではn値は1.05±0.03が得られておシ
、逆方向耐圧も1.8士o、osvt示し、かつ850
℃、30分間の熱処理を行なってもショットキー接合特
性は上記した範囲に再現性よく収まり、熱安定性および
接合特性の製作再現性は格段に向上した0これは良好な
シヨツトキー接合特性はアルミニウム含有層3の存在に
よると考えられるものであるし、再現性のよい熱安定性
はGaAs窒化層5の存在にもとずくとこれらの結果か
ら推察できる。
以上、実施例ではGaAs基板をもちい高融点金属の窒
化物としては窒化タングステンの例を示した。
しかし、基板材料としてはInP等あるいはInGaA
s等の■−■化合物群に適用できるものであシ、かつ高
融点金属としてはMo、 Ti、 Ta、 Cr等に対
しても適用でき、有効であることは言うまでもない。
(発明の効果) この発明の方法を採用することによ)、ショットキー接
合特性の熱安定性および接合特性の製作再現性は格段に
向上した。さらにこの発明で得られるショットキー接合
の特性は、耐熱性を別にすれば理想に近い特性を示すア
ルミニラムシ3ツトキー接合特性(n値や逆方向耐圧)
に匹敵するものである。
【図面の簡単な説明】
第1図(a)から(C)はこの発明の電極形成法を示す
工程図。 1 : GaAs基板 2;アルミニウム蒸着層 3ニアルミニウム含有層 4;窒化タングステン膜 5 : GaAs窒化層            7−
:−τユ。

Claims (1)

    【特許請求の範囲】
  1.  III−V化合物半導体表面にアルミニウム層を形成、
    しかる後熱処理してアルミニウムと前記半導体表面を反
    応させる第一の工程と反応しないで残ったアルミニウム
    を取り除く第二の工程とさらに該アルミニウムを取り除
    いたIII−V化合物半導体表面を窒化する第三の工程を
    経過した後に高融点金層の窒化物を形成する第四の工程
    を含むことを特徴とする電極形成法。
JP27729684A 1984-12-26 1984-12-26 電極形成法 Pending JPS61154070A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27729684A JPS61154070A (ja) 1984-12-26 1984-12-26 電極形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27729684A JPS61154070A (ja) 1984-12-26 1984-12-26 電極形成法

Publications (1)

Publication Number Publication Date
JPS61154070A true JPS61154070A (ja) 1986-07-12

Family

ID=17581556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27729684A Pending JPS61154070A (ja) 1984-12-26 1984-12-26 電極形成法

Country Status (1)

Country Link
JP (1) JPS61154070A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989006863A1 (en) * 1988-01-25 1989-07-27 Nippon Mining Co., Ltd. Method of producing semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989006863A1 (en) * 1988-01-25 1989-07-27 Nippon Mining Co., Ltd. Method of producing semiconductor devices

Similar Documents

Publication Publication Date Title
US4378628A (en) Cobalt silicide metallization for semiconductor integrated circuits
US5597744A (en) Method of producing a silicon carbide semiconductor device
US5124779A (en) Silicon carbide semiconductor device with ohmic electrode consisting of alloy
US4332839A (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4566021A (en) Semiconductor device
JPS62101049A (ja) シリサイド層の形成方法
JPH06302542A (ja) 半導体装置の低抵抗接触構造およびその形成方法
JP2609267B2 (ja) 自己整列ひ化ガリウム装置の製造方法
JPH0864802A (ja) 炭化珪素半導体装置及びその製造方法
US5352917A (en) Electronic device provided with metal fluoride film
JPH088347B2 (ja) 室温で生成しうる銅−半導体複合体及びその形成方法
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US5536967A (en) Semiconductor device including Schottky gate of silicide and method for the manufacture of the same
JPH0361346B2 (ja)
JPS61154070A (ja) 電極形成法
US5200349A (en) Semiconductor device including schotky gate of silicide and method for the manufacture of the same
JPS60169169A (ja) 半導体装置の製造方法
JPS61154069A (ja) 電極の形成方法
JPH0359580B2 (ja)
JPS61183961A (ja) 電極の製造方法
JPH0587990B2 (ja)
JPS61183959A (ja) 半導体装置
JPS61154068A (ja) 電極の製造方法
JPS61203672A (ja) 電極の形成方法
JP2002261044A (ja) 半導体装置の製造方法および半導体装置