JPS62101049A - シリサイド層の形成方法 - Google Patents

シリサイド層の形成方法

Info

Publication number
JPS62101049A
JPS62101049A JP61214228A JP21422886A JPS62101049A JP S62101049 A JPS62101049 A JP S62101049A JP 61214228 A JP61214228 A JP 61214228A JP 21422886 A JP21422886 A JP 21422886A JP S62101049 A JPS62101049 A JP S62101049A
Authority
JP
Japan
Prior art keywords
silicide
metal
silicon
excess
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61214228A
Other languages
English (en)
Other versions
JPH079904B2 (ja
Inventor
カンウー・チヨイ
スタンレー・ロバーツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62101049A publication Critical patent/JPS62101049A/ja
Publication of JPH079904B2 publication Critical patent/JPH079904B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はある種の金属シリサイドの層の基板上への設置
に関し、自己整合金属シリサイド層をドープされたシリ
コンおよびドープされた多結晶シリコンのような半導体
基板上に設けるのに特に有利である。
Ｂ、従来技術 本発明は特にクララダ（Ｃｒｏｗｄａｒ）等の米国特許
第４１８０５９６号の工程の改良を目指すものである。
多結晶シリコンは集積回路における相互接続材料として
ここ数年大いに用いられてきた。それは高温で安定して
おり、その上に二酸化シリコンを化学的に蒸着したり、
または熱成長させることができる。
多結晶シリコンの望ましくない特徴はその電気抵抗が比
較的高いことである。回路の速度を増大するには多結晶
シリコンの相互接続のシート抵抗を減少することが望ま
しい。
モリブテンやタングステンのような種々の耐火性金属を
多結晶シリコンの代りに用いることができると示唆され
てきた。しかし、これらの金属は二酸化シリコンの化学
的蒸着の間に酸化し、結果として生じる酸化物は二酸化
シリコンより不安定であり、信頼性の問題を生じる。
クララダ等の工程を含む上記問題を克服するため幾つか
の試みがなされた。クララダ等の幾つかの従来技術の引
例を論じているが、それらには例えば、ＩＢＭ　Ｔｅｃ
ｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ　Ｂｕｌｌｅｔｉ
ｎ、　Ｖｏｌ。
１７、Ｎｃｉ６．１９７４年１１月、Ｐ、１８３１−３
３、米国特許第３３８１１８２号、フランス特許第２２
５０１９８号、およびＪｏｕｒｎａｌ　ｏｆ　ｔｈｅＥ
ｌｅａｔｒｏｃｈｅｍｉｃａｌ　５ｏｃｉｅｔｙ、　５
ｏｌｉｄ−３ｔａｔｅ　５ｃｉｅｎｃｅａｎｄ　Ｔｅｃ
ｈｎｏｌｏｇｇ、　１９７５年、Ｐ、３２６２−６９の
ｖ６クマール（ｋｕｍａｒ）による“Ｖ　−Ｓｉオーミ
ックコンタクトの形成および熱的安定性 （Ｆａｂｒｉｃａｔｉｏｎ　ａｎｄ　Ｔｈｅｖｍａｌ　
５ｔａｂｉｌｉｔｙ　ｏｆ　１１−　ＳｉＯｈｍｉｃ　
Ｃｏｎｔａｃｔｓ）　”がある。
関係あるその他の参考文献には、Ｐｒｏｃｅｅｄｉｎｇ
ｓｏｆ　ｔｈｅ　ｑｔｈ　Ｃｏｎｆｃｖａｎｃｅ　ｏｎ
　５ｏｌｉｄ−５ｔａｔｅ　［１ａｖｉｃｅｓ。
Ｔｏｋｙｏ　（１９７７）、Ｐ、３７−４０のモチズキ
（Ｍｏｃｈｉｚｕｋｉ）等による論文、１９７９Ｉｎｔ
ｅｒｎａｔｉｏｎａｌ　　Ｅｌｅｃｔｒｏｎ　　Ｄｅｖ
ｉｃｅｓ　　Ｍｅｅｔｉｎｇ、Ｐ。
４５４−５７のムラカミ（Ｍｕｒａｋａｍｉ）による“
低抵抗ゲートおよび相互接続のための耐火性シリサイド
（Ｒｅｆｒａｃｔｏｒｙ　５ｉｌｉｃｉｄａｓ　Ｌ、ｏ
ｒ　ｆｏｖＲａｓｉｓｔｉｖｉｔｙ　Ｇａｔｅｓ　ａｎ
ｄ　Ｉｎｔｅｒｃｏｎｎｅｃｔｓ）”、Ｊｏｕｒｎａｌ
　ｏｆ　ｔｈｅ　Ｂｌｅｃｔｒｏｃｈｅａ＋１ｃａｌ　
５ｏｃｉｅｔｙ−３ｏｌｉｄ−３ｔａｔｃ　５ｃｉｅｎ
ｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ、　１９８０年２
月。
Ｐ、４５０−５４の’　ＭＯＳ集積回路アプリケーショ
ンのためのスパッタリングされたタングステン・シリサ
イドの特性（Ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　Ｓｐｕｔｔ
ｅｒｅｄＴｕｎｇｓｔｅｎ　５ｉｌｉｃｉｄｅ　ｆｏｒ
　Ｍｏｓ　Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔＡｐ
ｐｌｉｃａｔｉｏｎｓ）”、ＴｕによるＩＢＭ　Ｔｅｃ
ｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅ　ｔｌｕｌｌｅｔｉ
ｎ、　Ｖｏｌ、２４、＆１２．１９８２年５月、Ｐ、６
２８２、米国特許第４４１１７３４号、および米国特許
第４４４３９３０号がある。
上記従来技術に論じられているように、シリサイド電極
は典型的にはシリコンの層を蒸着し、耐火性金属の層を
蒸着し、さらにシリサイド（例えば、タングステン・シ
リサイド）が形成されるようにこれら２つの層を熱処理
することにより形成される。クララダはシリサイドを形
成するため別々の蒸着源から耐火性金属とシリコンを一
緒に蒸着することによりこの基本工程を改良する。これ
により、設計者がシリサイドの組成を正確に制御するこ
とが可能となる。
ＩＢＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ　
Ｂｕｌｌｅｔｉｎ、Ｖｏｌ、２６、Ｈα８．１９８４年
１月、Ｐ、４３３８の“ＣＶＤ用シリサイド配線のため
のサリサイド工程（Ｓａｌｉｃｉｄｅ　Ｐｒｏｃｅｓｓ
　ｆｏｒ　５ｉｌｉｃｉｄｅ　Ｗｉｒｉｎｇ　ｆｏｒ　
（ＶＤ）”という題のＳ、ロバーツ（Ｒｏｂｅｒｔｓ）
による論文では、耐火性金属の層をセミ・リセス・シリ
コン酸化物等の分離領域を有する基板上に蒸着する。
この構造が熱処理されるとき、耐火性金属は下地の酸化
物と反応することなく下側にあるシリコンと相互に作用
する。続いて、酸化物の上部にある未反応の耐火性金属
を、形成されたシリサイドを除去することなくウェット
・エツチングで除去することができる６マスクを使用す
ることなく電極が、リセス酸化物領域の間に形成される
ので、この］二程に自己整合シリサイド（すなわち゛″
サリサイド″をもたらす。
Ｃ０発明が解決しようとする問題点 上記”サリサイド″工程の問題点は、耐火性金属が下側
のシリコンと反応するとき、過大な量のシリコンが消費
されることである。デバイスの大きさが減少すると、Ｆ
ＥＴのゲート電極の下側のシリコンの厚さが最小化され
る言わゆる″浅いジャンクション”を形成する能力が一
層重要になる。
１９８４　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒ
ｏｎ　ＤｅｖｉｃｅｓＭｅｅｔｉＢ、　Ｐ、　１１　Ｂ
　−１１９のチェノ（Ｃｈｅｎ）等による゛１サブミク
ロンＶＬＳ　Ｉのための新しいデバイス相互接続構造（
Ａ　Ｎｅｗ　Ｄｅｒｉｃｅ　Ｉｎｔｅｒｃｏｎｎｅｃｔ
Ｓｃｈｅｍｅ　ｆｏｒ　Ｓｕｂ−Ｍｉｅｒ　ｏｎ　ＶＬ
ＳＩＥ）′という題の刊行物に、金属の層を蒸着し、続
いて浅いジャンクションがシリサイド工程で形成できる
ようにシリコンの層を蒸着することができることが示唆
されている。しかし、この工程は自己整合的ではない。
すなわち、シリサイドを形成するための熱処理に先立っ
てフォトリソグラフィによりシリコン層を画定するため
のマスキング工程が必要である。
Ｄ１問題点を解決するための手段 本発明は下側に置かれたシリコンを過大に消費しない方
法により自己整合シリサイド（“サリサイド″）を形成
する工程を提供する。
具体的には、耐火性金属とシリコンを基板上に一緒に蒸
着することにより金属含有率の高いシリサイドを形成す
る。その結果、所期のシリサイドを形成するための熱処
理に当っては、少量のシリコンのみが消費される。
本発明が解決する主な問題は、従来技術のエツチング工
程を用いるとき、反応したシリサイドを同時に除去する
ことなく未反応の金属含有率の高いシリサイドを除去す
ることが非常に難かしかったという点である。
本発明によれば、金属含有率の高いシリサイドとあるウ
ェット・エツチング剤との組み合わせを用いて、反応し
たシリサイドを除去することなく。
未反応の金属含有率の高いシリサイドを除去できること
が分った。′ 本発明の１つの主な目的は反応したシリサイドを除去す
ることなく金属含有率の高いシリサイドを除去できる、
処理された半導体基板を覆うパターン化されたシリサイ
ド層を形成する工程を提供することにあり、この工程は
自己整合的、すなわち、フォトリングラフィによる除去
工程を必要としない。
本発明の他の主な目的は半導体デバイスにおいて非常に
浅い２例えば、０．１乃至０．３ミクロン程度、または
それどころか０．０５乃至０．１５ミクロンという小さ
い値のソース／ドレイン・ジャンクション深さを提供す
ることにある。
本発明のさらに別の目的は上述の浅いソース／ドレイン
・ジャンクション深さと共に１例えば約５オーム／ｓｑ
未満程度の低いシート抵抗の電気的相互接続を提供する
ことにある。
本発明のこれらおよび他の目的は以下の説明を読むこと
により一層明らかになるであろう。
Ｅ、実施例 本発明の工程は同時蒸着工程に用いられる高温に耐える
ことができかつ所望のシリサイドに付着する任意の基板
上にシリサイドの膜を形成するのに適用できる。
この工程は集積回路の製造において特に有利であり、基
板がシリコンまたは多結晶シリコンであるとき特に有用
であり、さらにドープされた多結晶シリコン・ゲート電
極を覆う被覆層として、またドープされたシリコン拡散
線を直接覆う被覆層として用いられる層を形成する場合
に最も有用である。
初めに本発明の概括的な処理条件について論じ、次に本
発明の金属含有率の高いシリサイドと、反応したシリサ
イドを除去することなく金属含有率の高いシリサイドを
除去することを可能にする本発明のエツチング剤との相
互関係を詳細に論じる。
本発明の概括的処理条件に関し、用いられる金属シリサ
イドおよびエツチング剤の性質以外は従末技術の条件が
適用されることを特に述べておく。
完全を期して以下にそれらについて簡単に論じる。
金属およびシリコン層は典型的には高真空下で蒸発され
、基板上に共に蒸着される。用いられる真空は約１０−
５乃至１０−’トル程度である。好ましい加熱方法は好
ましくはシリコンおよび金属に対して別々の電子ビーム
銃を用いて電子ビーム蒸着による。真空蒸着のための装
置および条件は既知であるので記載しない。
金属の蒸着速度は毎秒０．５乃至２オングストロ一ム程
度、シリコンのそれは毎秒１乃至３オンゲス１〜ロ一ム
程度がそれぞれ好ましく、速度は蒸着された金属・シリ
コン混合物の所望の組成により決定される。
上述した真空蒸着に加えて、金属およびシリコンは通常
のスパッタリング処理または通常の化学的蒸着処理によ
り蒸着することができ、それらの条件は当該技術におい
て周知である。
被覆される基板は通常室温と約４００℃の間の温度に維
持され、被覆中は好ましくは約１５０℃と２５０℃の間
の温度に維持される。
本発明に従ってシリコンと共に同時蒸着される金属には
チタン、コバルト、ニッケル、バナジウム、タンゲス手
ン、モリブテン等があり、またジルコニウムを有用と思
われる。
蒸着されると、金属／シリコン系は式ＭＳｉで表わされ
る。この式で１Ｍは金属を表わし、Ｓｉはシリコンを表
わし、′Ｘ″はシリコンの原子比率を表わす。
本発明の目的は合金を蒸着することにあるので、蒸着が
真空蒸着であろうと、スパッタリングまたは化学的蒸着
であろうと、ＸはＯより大きくなければならない０通常
Ｘは最小でも約０．２５なければならないことを発見し
たが、Ｘが約０．２５より小さいときは、合金は金属に
近づき、本発明の目的は満足されない。
Ｘに対する最大値は含有される金属に応じて変わる。
例えば、チタン、ジルコニウム、タングステンおよびモ
リブテンに対しては、Ｘは最大１．０であり、一方、コ
バルト、バナジウムおよびニッケルに対しては、Ｘは最
大約０．７５である。
上記の値は蒸着時の値であり、熱処理後は、全ての金属
シリサイドは式ＭＳｉで表わさずことができる反応した
シリサイドの形態になる０本発明に従って蒸着された典
型的な合金にはＴｉ、Ｓｉ、、Ｔｉ５ｉ１．。、Ｃｏ３
Ｓｉ２、Ｖ、Ｓｉ２、ＣｏＳｉ、、ｔｓおよびＷｓｉよ
、。がある、現時点では、Ｔｉ５ｉｘ−ａおよびＣ０８
ｉａ−ｔｓが最も有望に思われ、またＴｉ５ｌｔ−＋＋
が最も好ましい。
所望景の金属およびシリコンを基板上に蒸着した後、基
板を取外して高温で熱処理（アニール）する。特に、被
覆された基板を不活性雰囲気または真空中で加熱する。
雰囲気にとって唯一重要なことは酸素の存在を排除する
ことである。一般にチタン、ジルコニウム、コバルトお
よびニッケル等の金属に対しては、約５５０℃乃至約７
５０℃の温度を用い、一方バナジウムおよびタングステ
ンに対しては、通常の炉において約７５０℃乃至約９０
０℃の温度を用いる。高輝度のアーク・ランプを用いる
急速熱処理を予定しているときは、上限をほぼ１００℃
だけ引上げることができるので、これらの金属のグルー
プに対して処理の上限は最も好ましくはそれぞれ約８５
０℃または１゜０００℃になる。最大温度は一般にシリ
サイドにおける過度の結晶粒成長を避けるように選ぶ。
熱処理の目的、すなわち所期のシリサイドに対する完全
な反応が達成される限り、熱処理の時間は重大ではない
。これまでの本発明者等の経験に基けば、約半一時間乃
至１時間の通常の炉による熱処理はこの結果をもたらし
、さらに約１０乃至２００秒の急速熱処理も所期の結果
をもたらすように思われる。時間は温度に逆比例する。
不活性雰囲気は自由に選ぶことができ、例えばアルゴン
、ヘリウムおよび水素である。不活性雰囲気は加熱中に
金属の炭化物、酸化物または窒化物の形成を生じる物質
を含んではならない。
真空を用いるときは、少くとも１０−’トルの圧力で通
常十分である。
不活性雰囲気を用いる場合、その目的は系への酸素の逆
流（典型的には周囲からの）を防ぐことであり、したが
って、不活性ガスを用いるときは、流れの圧力および（
または）速度は逆流を防ぐのに十分なものであればよい
。真空を用いるときは、真空度は系における酸素の存在
を防ぐのに全く十分である。したがって、動作の圧力は
それほど重要ではない。
不活性雰囲気をチタンと共に用いる場合は、酸化物領域
へのシリサイドの水平拡散を防ぐため典型的には約０．
５乃至５容積％程度の量の窒素を加える。
」１記手順に続いて、本発明のエツチングを実施して、
反応したシリサイドを除去することなく金属含有率の高
いシリサイドを除去する。
上記除去工程の後、所望なら、被覆された基板に種々の
通常の工程を施すことができる。
蒸着および熱処理に続いて、本発明の主な目的はもちろ
ん望ましくない領域から金属シリサイドを除去して、所
期の領域を覆うシリサイドの完全な保持を可能にするこ
とである。
本発明に従えば、塩基性または酸性の性質を有するウェ
ット・過酸化物エツチング浴がこのことを達成させるこ
とが分った。
塩基性の過酸化物エツチング剤浴はチタン、ジルコニウ
ム、タングステンおよびモリブテンのシリサイドに有効
であり、酸性の過酸化物浴はコバルト、バナジウムおよ
びニッケルのシリサイドに有効である。
本発明のウェット・エツチング剤は常に水および過酸化
物の源を含む水性系から成っている。塩基または酸の源
は変わることがある。
塩基性のウェット・エツチング剤に対しては。
ＰＨは通常約１１乃至約１２である。現時点では、好ま
しい塩基は水酸化アンモニウムである。その理由は水酸
化ナトリウムまたは水酸化カリウムは存在する酸化物を
腐食する傾向があるからである。
酸性のウェット・エツチング剤に対しては、ＰＨは通常
約１乃至２、すなわち系は強酸性である。塩酸および硫
酸は共に有用であるが、硝酸および弗化水素酸を用いる
ときは、これらは存在する酸化物を腐食する傾向がある
ので注意しなければならない。
本発明の酸性または塩基性の過酸化物エツチング剤はｉ
前述したように高濃度である。例えば、過酸化水素、酸
または塩基、水の１：１：ｌの容積比の溶液によりすぐ
れた結果が得られるが、容積比１：１：２の同じ成分の
溶液では部分的エツチングが得られるのみである。
したがって、加えられる水に対してはそれぞれ少くとも
同じ容積の、好ましくはそれより多い過酸化水素および
酸または塩基を用いることが最も好ましい。
本発明で用いる酸または塩基は通常飽和水溶液として用
いる。過酸化水素は一般にすぐ入手し得るものとして、
すなわち３０％水溶液（容積）として用いる。
酸または塩基、または過酸化水素の最大量はそれほど重
要には見えないが、加える水の量が増加して、酸または
塩基の容積１および過酸化水素の容積１に対し加える水
の容積約１よりもはるかに大きな量にまで系を希釈する
と、エツチング結果の合格可能性が低下する。
本発明に従った塩基性のウェット・エツチング剤および
酸性のウェット・エツチング剤は共に下地の単結晶また
は多結晶シリコンを反応した金属シリサイドと二酸化シ
リコン領域を覆う未反応の金属シリサイドの間に大きな
エツチング比をもたらす。
エツチングの圧力はそれほど重要ではな（１通常は周囲
圧力を用いるだけであるが、大気圧より大きい、または
大気圧より小さい状態でも、現時点では処理状態に基本
的変化は全くない。周囲状態が最も便利である。
エツチングの温度は約５５乃至８５℃に維持しなければ
ならない。
エツチング反応は自己触媒的、すなわちエツチングの速
度は処理時間が増大するに従って増大するので、エツチ
ングの時間は重要ではない。一般に、本発明に従ったエ
ツチングには約５乃至約１０分で十分である。エツチン
グの速度は重要な意味を持たないし、また本発明を制限
するものとも考えられていない。
エツチングの速度は明らかにシリサイド膜の厚さと相関
させられねばならず、膜が厚くなるほど長い時間を要す
る。
シリサイド膜の厚さは設計要件により設定される０例え
ば、シリサイドの厚さは残留シリサイドの抵抗率と消費
されるシリコンの量、すなわち得られる最終的ジャンク
ションの深さにより決定される。
典型的な塩基性エツチング溶液は等しい容積の割合１７
）ＮＨ，０Ｈ−Ｈ，Ｏ，（３０容積％）−Ｈ，０から成
り、典型的な酸性エツチング溶液は等しい蓉積の割合の
ＨＯ２−Ｈ，Ｏ，（３０％容積％）−Ｈ，Ｏから成る。
これらの溶液は共に従来のサリサイド工程で典型的に用
いられた１：１：５溶液よりもはるかに高濃度である。
これら従来のウェット・エツチング溶液は好ましい結果
をもたらさないことが分った。
第１Ａ図に典型的なＰ形シリコン基板１０を示す、そこ
には任意の通常の手段によりｎ＋ソースおよびドレイン
領域２０および３０がそれぞれ形成されている。
通常の手段で形成される５ｉｎ２分離領域４０および５
０が見られる。ＳｉＯ□領域６０はシリコン基板上に成
長され、成長は化学的蒸着又は熱成長により通常の手段
でなされ、ＳｉＯ□領域のエツチングは通常のフォトリ
ソグラフィにより行なわれる。第１Ａ図にはポリシリコ
ン・ゲート７０も示される。
上記通常の手順の後、層８０により示すように本発明の
金属シリサイドを蒸着する。第１Ａ図に示すように、金
属シリサイドはＳｉｏ２領域４０および５０とポリシリ
コン・ゲート７０を完全に覆っている点に注意すべきで
ある。
金属シリサイドの蒸着に続いて１本発明に従った熱処理
を行ない、本発明に従った熱処理に続いて、塩基性また
は酸性の過酸化物水溶液を用いてウェット・エツチング
を行なう。
熱処理およびエツチングに続いて、第１Ｂ図の構造が結
果として生じる。第１Ｂ図から分るように、Ｓｉｏ２領
域４０および５ｏを覆う蒸着された金属シリサイドは除
去されたが（それらの下側のシリコン酸化物との反応は
ないので）、シリコンが反応に用いられた領域（この例
において）、特に領域９０および１０ｏ（ソースおよび
ドレイン領域２０および３０を覆う）に金属シリサイド
が残留し、さらにポリシリコン・ゲート７０を覆って残
留金属シリサイド１１０として残留する。
本発明によれば、金属シリサイドが下地のシリコン酸化
物と反応しない領域では、金属シリサイドはほぼ完全に
除去される。
第２および第３図を参照すると、消費されたジャンクシ
ョン・シリコンの量が同じ場合、純粋な金属の蒸着で得
られるシート抵抗と比較して相当低いシート抵抗が本発
明による蒸着された合金で得られることが容易に分る。
第２図は純粋なチタンの蒸着とＴｉＳｉ□、。の蒸着を
比較し、第３図は純粋なタングステンの蒸着をＷ　Ｓ　
ｉよ、。の蒸着と比較する。
本発明によれば、シリサイド・ジャンクションに対して
達成し得るシート抵抗の半減を純粋な金属と比較して、
例えば純粋なチタンと比較してＴｉ５ｉ１．。で得るこ
とができる。
反対に、例えば、純粋なＴｉの蒸着と比較して本発明に
よるＴｉＳｉ工、。合金膜では、同程度のシート抵抗に
対して、ジャンクション・シリコンの消費量が半減した
事が認められ、それによりジャンクションの短絡に対し
て非常に高い安全性をもたらす。これは発展しつつある
ＶＬＳＩ技術にとり重要な要素である一層浅くドープさ
れたシリコン・ジャンクションを可能にする。
より少ないジャンクション・シリコンが消費されるとい
う事実の結果は本発明に従って形成されるデバイスが非
オーミツクな動作を示さないということである。
次の特定の実施例は本発明により得られる利益を一層詳
細に説明する。
伊Ｉ　チタン金 ５０ｎｍのチタン（Ｔｉ）金属は１１３．５ｎｍのジャ
ンクション・シリコン（Ｓｉ）と反応して１１８゜５ｎ
ｍのシリサイド・チタン（ＴｉＳｉｚ）を形成する。
これはＴ　ｉ　Ｓ　ｉｔ　に対して１．２６オーム／５
ｑ（１５マイクロオーム（至）というＴｉ、Ｓｉ２に関
する抵抗率に基いた）のシート抵抗をもたらすはずであ
る。
これらの条件下では、残留シリコン・ジャンクションは
１．　］、　３　、５ｎｍとなる。これは従来の自己整
合シリサイド工程を用いて得られる最適の結果である。
この量のＴｉは、最適化された自己整合シリサイド・ジ
ャンクションの次の特性に基いて、０゜２５ミクロンの
深さにわたるドープされたＳＬに用いることができる。
（１）ジャンクションはサリサイド（自己整合シリサイ
ド）層とＴｉにより消費されない残留ジャンクションＳ
Ｌとの間にオーミックコンタクトをもたらさねばならな
い。
（２）ジャンクションはサリサイド工程で形成されたダ
イオードと同じ厚さ及び等価なドーパント・プロフィル
を有する良好な非サリサイド工程で形成されたダイオー
ドによって通常示されるように。
過剰な逆バイアス・ダイオード漏洩を示してはならない
。
（３）ジャンクションは正常な順バイアス特性を示さな
ければならない。
サリサイド工程中に元のジャンクションＳｉの半分まで
消費することができ、さらに依然として上記のダイオー
ド特性をもたらすことが実験的に判明した。
事　ＩＩ　　ＴｉＳｉｘ　　ｘｙｌ）Ａ金　７上記合金
（すなわち、５０ｎｍのチタン５５６゜７５ｎｍのシリ
コン）の蒸着は事例Ｉと比較してたった半分（すなわち
、５６．７５ｎｍ）のジャンクションＳＬの消費をもた
らし、たった半分の深さくすなわち、　５６’、　ｌ　
７ｎｍ）のジャンクションをもたらす、、最終的なＴ　
ｉ　Ｓ　ｉｌの厚さはＴｉ金属蒸着で得られる厚さに類
似しているので、同じシリサイド抵抗率が認められる。
これは本発明の最も重要な利点の一例、すなわち、蒸着
された合金を用いて特定のジャンクション抵抗のための
もつと浅いジャンクションを得るための能力である。
蒸着されたチタンおよびシリコンの量を２倍にすること
により、事例Ｉと同じ正味のジャンクション深度（すな
わち、１１３．５ｎｍ）がもたらされる。しかし、最終
的なシリサイドの厚さは事例！で得られる厚さの２倍で
あるので、シート抵抗は１／２だけ（すなわち、０．６
３オ一ム／区画）減少される。したがって、本発明はま
た設計者に浅いジャンクションを損うことなくシート抵
抗を選択的に減少させる柔軟性を与える。事例■におい
て０．６３オーム／ｓｑのシート抵抗を得るには。
最終的なシリコン・ジャンクションは２２７ｎｍ、すな
わち本発明を用いて得られるものの２倍にならねばなら
ないであろう。
以上の例はコバルトによるサリサイド（事例■に対して
、ｘメＱ、７５）のための同様な事例と共に次の表に要
約されている。
本発明の概要について述べたが、本発明を実施するため
の以下の一般に好適な最良の態様を提供する。
紅 通常のｐ″′形シリコン基板上に通常の方法で二酸化シ
リコンを成長させ、次に通常の技術を用いてその上にポ
リシリコンを蒸着した。ポリシリコンの蒸着に続いて、
フォトリングラフィ・エツチングを通常の方法で実施し
てポリシリコン・ゲート電極を画定した０次にソースお
よびドレイン領域を画定した１次にソースおよびドレイ
ン領域をジャンクション深さ３００ｎｍのシリコン表面
において１０２０／ｄのドーピング・プロフィル・レベ
ルまで砒素でドープし、次に残留二酸化シリコンを除去
した。
上記の処理は当技術においては一般的なものである。
上記手順の後、この中間的デバイスを１０−６トルの圧
力に保たれた真空蒸着炉内に導入した。電子ビーム蒸着
を用いて、次の条件を用いて純粋のチタン源と純粋のシ
リコン源を蒸着して中間的デバイスの全表面を覆ってチ
タン−シリコン合金を形成した。Ｔｉ蒸着速度＝２オン
グストローム／秒、Ｓ１蒸着速度＝２．２７オングスト
ロ一ム／秒。
合金は組成Ｔｉ５ｉ１．。を有し、Ｔｉ５ｉ１．。の厚
さは１０６．７５ｎｍ　（５０ｒ＋ｍＴｉ＋５６．７５
ｎｍＳｉ）であった。
Ｔｉ５ｉＬ、。の蒸着に続いて、中間的デバイスを炉内
へ導入し、その後で１０容積％のＨ２および９０容積％
のＷ２を含む不活性ガス形成ガスを炉に通流させた。炉
の温度は６５０℃に上昇し、その温度で３０分間熱処理
を行なった。
中間的デバイスを炉から取出し、次にＮＨ，Ｈ。
Ｈ２Ｏ２（３０容積％）およびＨ，Ｏを１：１：１の割
合（全ての割合は容積による）で含む７５℃に加熱され
たエツチング剤中でエツチングした。
エツチングは上記条件で５分間行なった。さもなければ
、エツチングは周囲条件において行なった。
次に中間的デバイスをエツチング浴から取出した。
未反応のＴｉＳｉ□、。を二酸化シリコン領域から完全
に除去したが、ソースおよびドレイン領域とポリシリコ
ン・ゲート電極を覆う反応済のＴ　ｉ　Ｓ　ｉ。
が依然として残留した。
結果的なジャンクション深度は５６．７５ｎｍであった
。
態Ａ コバルトおよびシリコンを蒸着して蒸着されたＣ０５Ｉ
Ｏ−７５として生成する点を除いて例１の手順に従って
なされ、熱処理は６５０℃であった。エツチング浴は１
：１：１の割合のＨＣＱ、Ｈ，Ｏ。
およびＨ２Ｏであり、７５℃に加熱したものを用いた。
同様な結果が得られた。
Ｆ０発明の効果 本発明によれば、基板のシリコンを過剰に消費する事な
く、且つ自己整合的にシリサイド層を形成する事ができ
る。従って浅いジャンクション領域の接点形成に本発明
を用いる事ができ、集積回路の高密度化が可能になる等
、本発明は産業上貢献する所が大である・
【図面の簡単な説明】
第１Ａおよび第１Ｂ図は本発明の工程を用いる集積回路
のための製造体系の一連の断面図、第２および第３図は
蒸着されたチタン対蒸着された金属含有率の高いチタン
・シリサイド（第２図）、および蒸着されたタングステ
ン対蒸着された金属含有率の高いタングステン・シリサ
イド（第３図）に対する拡散されたシリサイドのシート
抵抗（オーム／区画）対消費されたジャンクション・シ
リコン（ｒ＋＋＝）対生成されたシリサイドの厚さくｎ
ｍ）のグラフである。 １０・・・・基板、２０・・・・ソース領域、３０・・
・・ドレイン領域、４０．５０・・・・分離領域、６０
・・・・Ｓｉｎ、領域、７０・・・・ポリシリコン・ゲ
ート。 第１Ｂ図 消１で飴７丁；シリフシ ｆｎｍ） 第２図

Claims (4)

    【特許請求の範囲】
  1. （１）絶縁物領域及び絶縁物に被覆されていない領域を
    有するシリコン基板上に、自己整合的にシリサイド層を
    形成する方法であって、 上記基板上にシリコン及び耐火性金属を同時に蒸着して
    、式ＭＳｉ＿ｘ（但し０．２５≦ｘ≦１．０）を有する
    、金属が過剰のシリサイド層を形成し、上記金属が過剰
    のシリサイドが上記絶縁物とは反応せずに上記絶縁物に
    被覆されていない領域と反応してシリサイドを形成する
    ように、上記金属が過剰のシリサイドをアニーリングし
    、 上記基板を、高濃度の塩基性の過酸化物エッチング液に
    作用させて、上記金属が過剰のシリサイドの未反応部分
    を除去する工程を含む シリサイド層の形成方法。
  2. （２）上記耐火性金属が、チタン、ジルコニウム、タン
    グステン及びモリブテンから成る群から選ばれた特許請
    求の範囲第（１）項記載のシリサイド層の形成方法。
  3. （３）絶縁物領域及び絶縁物に被覆されていない領域を
    有するシリコン基板上に、自己整合的にシリサイド層を
    形成する方法であって、 上記基板上にシリコン及び耐火性金属を同時に蒸着して
    、式ＭＳｉ＿ｘ（但し０．２５≦ｘ≦０．７５）を有す
    る、金属が過剰のシリサイド層を形成し、上記金属が過
    剰のシリサイドが上記絶縁物とは反応せずに上記絶縁物
    に被覆されていない領域と反応してシリサイドを形成す
    るように、上記金属が過剰のシリサイドをアニーリング
    し、 上記基板を、高濃度の酸性の過酸化物エッチング液に作
    用させて、上記金属が過剰のシリサイドの未反応部分を
    除去する工程を含む シリサイド層の形成方法。
  4. （４）上記耐火性金属がコバルト、バナジウム及びニッ
    ケルから成る群から選ばれた特許請求の範囲第（２）項
    記載のシリサイド層の形成方法。
JP61214228A 1985-10-25 1986-09-12 シリサイド層の形成方法 Expired - Lifetime JPH079904B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/791,241 US4663191A (en) 1985-10-25 1985-10-25 Salicide process for forming low sheet resistance doped silicon junctions
US791241 1985-10-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6199383A Division JP2565665B2 (ja) 1985-10-25 1994-08-24 シリサイド層の形成方法

Publications (2)

Publication Number Publication Date
JPS62101049A true JPS62101049A (ja) 1987-05-11
JPH079904B2 JPH079904B2 (ja) 1995-02-01

Family

ID=25153092

Family Applications (2)

Application Number Title Priority Date Filing Date
JP61214228A Expired - Lifetime JPH079904B2 (ja) 1985-10-25 1986-09-12 シリサイド層の形成方法
JP6199383A Expired - Fee Related JP2565665B2 (ja) 1985-10-25 1994-08-24 シリサイド層の形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP6199383A Expired - Fee Related JP2565665B2 (ja) 1985-10-25 1994-08-24 シリサイド層の形成方法

Country Status (4)

Country Link
US (1) US4663191A (ja)
EP (1) EP0219827B1 (ja)
JP (2) JPH079904B2 (ja)
DE (1) DE3684986D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070804A1 (ja) * 2003-02-07 2004-08-19 Nec Corporation ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028554A (en) * 1986-07-03 1991-07-02 Oki Electric Industry Co., Ltd. Process of fabricating an MIS FET
US4873205A (en) * 1987-12-21 1989-10-10 International Business Machines Corporation Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
NL8800222A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht.
US5217923A (en) * 1989-02-13 1993-06-08 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device having silicided source/drain regions
JP3104271B2 (ja) * 1991-03-27 2000-10-30 松下電器産業株式会社 イオン注入を用いた半導体装置の製造方法
US5182232A (en) * 1991-04-08 1993-01-26 Micron Technology, Inc. Metal silicide texturizing technique
US5462895A (en) * 1991-09-04 1995-10-31 Oki Electric Industry Co., Ltd. Method of making semiconductor device comprising a titanium nitride film
US5624869A (en) * 1994-04-13 1997-04-29 International Business Machines Corporation Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
JP3360945B2 (ja) * 1994-07-15 2003-01-07 シャープ株式会社 電極構造及びその製造方法
US5858838A (en) * 1998-02-23 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for increasing DRAM capacitance via use of a roughened surface bottom capacitor plate
TW337044B (en) * 1994-11-28 1998-07-21 At & T Corp Method for manufacturing source/drain formation for flash EEPROM capable of avoiding electrical shorting
EP0724287A3 (en) * 1995-01-30 1999-04-07 Nec Corporation Method for fabricating semiconductor device having titanium silicide film
JP2738333B2 (ja) * 1995-03-30 1998-04-08 日本電気株式会社 半導体装置の製造方法
US5856235A (en) * 1995-04-12 1999-01-05 Northrop Grumman Corporation Process of vacuum annealing a thin film metallization on high purity alumina
JP2874626B2 (ja) * 1996-01-23 1999-03-24 日本電気株式会社 半導体装置の製造方法
JPH10195649A (ja) * 1996-12-27 1998-07-28 Sony Corp マグネトロンスパッタ装置および半導体装置の製造方法
US5911113A (en) 1997-03-18 1999-06-08 Applied Materials, Inc. Silicon-doped titanium wetting layer for aluminum plug
US6046105A (en) * 1997-04-30 2000-04-04 Texas Instruments Incorporated Preferential lateral silicidation of gate with low source and drain silicon consumption
US6040592A (en) * 1997-06-12 2000-03-21 Intel Corporation Well to substrate photodiode for use in a CMOS sensor on a salicide process
JPH11204791A (ja) * 1997-11-17 1999-07-30 Toshiba Corp 半導体装置及びその製造方法
US5998273A (en) * 1999-01-25 1999-12-07 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions
US6022771A (en) * 1999-01-25 2000-02-08 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions
US6025242A (en) * 1999-01-25 2000-02-15 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions including an insulating spacer by thermal oxidation creating taper-shaped isolation
US5998248A (en) * 1999-01-25 1999-12-07 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region
DE10010583A1 (de) * 2000-03-03 2001-09-06 Atmel Germany Gmbh Verfahren zur Strukturierung und Reinigung von silizidierten Siliziumscheiben
US6706631B1 (en) * 2000-07-25 2004-03-16 Advanced Micro Devices, Inc. Method of controlling sheet resistance of metal silicide regions by controlling the salicide strip time
JP2002075905A (ja) 2000-08-29 2002-03-15 Nec Corp 半導体装置の製造方法
US6593234B2 (en) * 2001-07-24 2003-07-15 Micron Technology, Inc. Methods of utilizing metal rich silicide in forming semiconductor constructions
TWI229917B (en) * 2003-09-09 2005-03-21 Nanya Technology Corp Interconnect process and method for removing silicide
US7371333B2 (en) 2005-06-07 2008-05-13 Micron Technology, Inc. Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586125A (ja) * 1981-07-02 1983-01-13 Nec Corp 半導体装置の製造方法
JPS6068612A (ja) * 1983-09-26 1985-04-19 Oki Electric Ind Co Ltd 半導体素子の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5057178A (ja) * 1973-09-17 1975-05-19
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4332839A (en) * 1978-12-29 1982-06-01 Bell Telephone Laboratories, Incorporated Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4337476A (en) * 1980-08-18 1982-06-29 Bell Telephone Laboratories, Incorporated Silicon rich refractory silicides as gate metal
US4389257A (en) * 1981-07-30 1983-06-21 International Business Machines Corporation Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
US4470189A (en) * 1983-05-23 1984-09-11 International Business Machines Corporation Process for making polycide structures
US4563805A (en) * 1984-03-08 1986-01-14 Standard Telephones And Cables, Plc Manufacture of MOSFET with metal silicide contact
US4504521A (en) * 1984-03-22 1985-03-12 Rca Corporation LPCVD Deposition of tantalum silicide
US4609568A (en) * 1984-07-27 1986-09-02 Fairchild Camera & Instrument Corporation Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
US4567058A (en) * 1984-07-27 1986-01-28 Fairchild Camera & Instrument Corporation Method for controlling lateral diffusion of silicon in a self-aligned TiSi2 process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586125A (ja) * 1981-07-02 1983-01-13 Nec Corp 半導体装置の製造方法
JPS6068612A (ja) * 1983-09-26 1985-04-19 Oki Electric Ind Co Ltd 半導体素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070804A1 (ja) * 2003-02-07 2004-08-19 Nec Corporation ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法
JPWO2004070804A1 (ja) * 2003-02-07 2006-05-25 日本電気株式会社 ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法
JP4509026B2 (ja) * 2003-02-07 2010-07-21 日本電気株式会社 ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法

Also Published As

Publication number Publication date
JPH079904B2 (ja) 1995-02-01
DE3684986D1 (de) 1992-05-27
JP2565665B2 (ja) 1996-12-18
EP0219827A3 (en) 1989-01-11
EP0219827A2 (en) 1987-04-29
JPH07153717A (ja) 1995-06-16
US4663191A (en) 1987-05-05
EP0219827B1 (en) 1992-04-22

Similar Documents

Publication Publication Date Title
JPS62101049A (ja) シリサイド層の形成方法
US6057232A (en) Wiring structure for semiconductor device and fabrication method therefor
JP3132750B2 (ja) 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法
JP3600541B2 (ja) 薄膜トランジスタ用のオーム接触部を形成する方法
JP2857006B2 (ja) Ｍｏｓ集積回路上の自己整列珪化コバルト
US5221853A (en) MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
JPH0736403B2 (ja) 耐火金属の付着方法
JPH0581664B2 (ja)
JPS58176975A (ja) 集積ｍｏｓ電界効果トランジスタ回路の製造方法
JPS5830162A (ja) 電極の形成方法
KR100281887B1 (ko) 반도체장치의 제조방법
US5202287A (en) Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
JP3208599B2 (ja) 接続孔埋め込み形成方法
JPH05166752A (ja) チタンシリサイド層の形成方法
JPH06120355A (ja) 半導体装置の製造方法
JP3641878B2 (ja) 半導体装置の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JP3868043B2 (ja) タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法
CA1286798C (en) Device fabrication method involving deposition of metal-containing material and resulting devices
JPS6138264B2 (ja)
JPH10335261A (ja) 半導体装置の製造方法
JPH041497B2 (ja)
JPH1154510A (ja) 半導体装置の製造方法
KR0179826B1 (ko) 반도체 소자의 배선 형성방법
JPS62143422A (ja) 半導体装置の製造方法