JPH079904B2 - シリサイド層の形成方法 - Google Patents
シリサイド層の形成方法Info
- Publication number
- JPH079904B2 JPH079904B2 JP61214228A JP21422886A JPH079904B2 JP H079904 B2 JPH079904 B2 JP H079904B2 JP 61214228 A JP61214228 A JP 61214228A JP 21422886 A JP21422886 A JP 21422886A JP H079904 B2 JPH079904 B2 JP H079904B2
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- silicon
- metal
- etching
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021332 silicide Inorganic materials 0.000 title claims description 65
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 62
- 238000000034 method Methods 0.000 title claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 45
- 239000010703 silicon Substances 0.000 claims description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 23
- 239000010936 titanium Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 20
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 15
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- 239000003795 chemical substances by application Substances 0.000 claims description 13
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 11
- 239000003870 refractory metal Substances 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical group [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims 3
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 claims 1
- 235000011114 ammonium hydroxide Nutrition 0.000 claims 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 43
- 239000002184 metal Substances 0.000 description 43
- 230000008569 process Effects 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 230000008021 deposition Effects 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229910008484 TiSi Inorganic materials 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 15
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 230000002378 acidificating effect Effects 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 239000002585 base Substances 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000002253 acid Substances 0.000 description 6
- 239000010941 cobalt Substances 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 6
- 150000002978 peroxides Chemical class 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 3
- 206010010144 Completed suicide Diseases 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910008486 TiSix Inorganic materials 0.000 description 2
- 229910008938 W—Si Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HEMHJVSKTPXQMS-UHFFFAOYSA-M sodium hydroxide Inorganic materials [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910000979 O alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000036461 convulsion Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- 229910021355 zirconium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明はある種の金属シリサイドの層の基板上への設置
に関し、自己整合金属シリサイド層をドープされたシリ
コンおよびドープされた多結晶シリコンのような半導体
基板上に設けるのに特に有利である。
に関し、自己整合金属シリサイド層をドープされたシリ
コンおよびドープされた多結晶シリコンのような半導体
基板上に設けるのに特に有利である。
B.従来技術 本発明は特にクラウダ（Crowder）等の米国特許第41805
96号の工程の改良を目指すものである。
96号の工程の改良を目指すものである。
多結晶シリコンは集積回路における相互接続材料として
ここ数年大いに用いられてきた。それは高温で安定して
おり、その上に二酸化シリコンを科学的に蒸着したり、
または熱成長させることができる。
ここ数年大いに用いられてきた。それは高温で安定して
おり、その上に二酸化シリコンを科学的に蒸着したり、
または熱成長させることができる。
多結晶シリコンの望ましくない特徴はその電気抵抗が比
較的高いことである。回路の速度を増大するには多結晶
シリコンの相互接続のシート抵抗を減少することが望ま
しい。
較的高いことである。回路の速度を増大するには多結晶
シリコンの相互接続のシート抵抗を減少することが望ま
しい。
モリブテンやタングステンのような種々の耐火性金属を
多結晶シリコンの代りに用いることができると示唆され
てきた。しかし、これらの金属は二酸化シリコンの化学
的蒸着の間に酸化し、結果として生じる酸化物は二酸化
シリコンより不安定であり、信頼性の問題を生じる。
多結晶シリコンの代りに用いることができると示唆され
てきた。しかし、これらの金属は二酸化シリコンの化学
的蒸着の間に酸化し、結果として生じる酸化物は二酸化
シリコンより不安定であり、信頼性の問題を生じる。
クラウダ等の工程を含む上記問題を克服するため幾つか
の試みがなされた。クラウダ等の幾つかの従来技術の引
例を論じているが、それらには例えば、IBM Technical
Disclosure Bulletin、Vol.17、No.6、1974年11月、P.1
831-33、米国特許第3381182号、フランス特許第2250198
号、およびJournal of the Electrochemical Society、
Solid-State Science and Technologg、1975年、P.3262
-69のV.クマール（kumar）による“W-Siオーミツクコン
タクトの形成および熱的安定性（Fabrication and Thev
mal Stability of W-Si Ohmic Contacts）”がある。
の試みがなされた。クラウダ等の幾つかの従来技術の引
例を論じているが、それらには例えば、IBM Technical
Disclosure Bulletin、Vol.17、No.6、1974年11月、P.1
831-33、米国特許第3381182号、フランス特許第2250198
号、およびJournal of the Electrochemical Society、
Solid-State Science and Technologg、1975年、P.3262
-69のV.クマール（kumar）による“W-Siオーミツクコン
タクトの形成および熱的安定性（Fabrication and Thev
mal Stability of W-Si Ohmic Contacts）”がある。
関係あるその他の参考文献には、Proceedings of the q
th Confevence on Solid-State Devices、Tokyo（197
7）、P.37-40のモチズキ（Mochizuki）等による論文、1
979 International Electron Devices Meeting、P.454
-57のムラカミ（Murakami）による“低抵抗ゲートおよ
び相互接続のための耐火性シリサイド（Refractory Sil
icides Lor fow Resistivity Gates and Interconnect
s）”、Journal of the Electrochemical Society-Soli
d-State Science and Technology、1980年２月、P.450-
54の“MOS集積回路アプリケーシヨンのためのスパツタ
リングされたタングステン・シリサイドの特性（Proper
ties of Sputtered Tungsten Silicide for Mos Integr
ated Circuit Applictions）”、TuによるIBM Technica
l Disclosure Bulletin、vol、24、No.12、1982年５
月、P.6282、米国特許第4411734号、および米国特許第4
443930号がある。
th Confevence on Solid-State Devices、Tokyo（197
7）、P.37-40のモチズキ（Mochizuki）等による論文、1
979 International Electron Devices Meeting、P.454
-57のムラカミ（Murakami）による“低抵抗ゲートおよ
び相互接続のための耐火性シリサイド（Refractory Sil
icides Lor fow Resistivity Gates and Interconnect
s）”、Journal of the Electrochemical Society-Soli
d-State Science and Technology、1980年２月、P.450-
54の“MOS集積回路アプリケーシヨンのためのスパツタ
リングされたタングステン・シリサイドの特性（Proper
ties of Sputtered Tungsten Silicide for Mos Integr
ated Circuit Applictions）”、TuによるIBM Technica
l Disclosure Bulletin、vol、24、No.12、1982年５
月、P.6282、米国特許第4411734号、および米国特許第4
443930号がある。
上記従来技術に論じられているように、シリサイド電極
は典型的にはシリコンの層を蒸着し、耐火性金属の層を
蒸着し、さらにシリサイド（例えば、タングステン・シ
リサイド）が形成されるようにこれら２つの層を熱処理
することにより形成される。クラウダはシリサイドを形
成するため別々の蒸着源から耐火性金属とシリコンを一
緒に蒸着することによりこの基本工程を改良する。これ
により、設計者がシリサイドの組成を正確に制御するこ
とが可能となる。
は典型的にはシリコンの層を蒸着し、耐火性金属の層を
蒸着し、さらにシリサイド（例えば、タングステン・シ
リサイド）が形成されるようにこれら２つの層を熱処理
することにより形成される。クラウダはシリサイドを形
成するため別々の蒸着源から耐火性金属とシリコンを一
緒に蒸着することによりこの基本工程を改良する。これ
により、設計者がシリサイドの組成を正確に制御するこ
とが可能となる。
IBM Technical Disclosure Bulletin、vol、26、No.8、
1984年１月、P.4338の“CVD用シリサイド配線のための
サリサイド工程（Salicide Process for Silicide Wiri
ng for（VD）”という題のS.ロバーツ（Roberts）によ
る論文では、耐火性金属の層をセミ・リセス・シリコン
酸化物等の分離領域を有する基板上に蒸着する。この構
造が熱処理されるとき、耐火性金属は下地の酸化物と反
応することなくシリコンと相互に作用する。続いて、酸
化物の上部にある未反応の耐火性金属を、形成されたシ
リサイドを除去することなくウエツト・エツチングで除
去することができる。マスクを使用することなく電極
が、リセス酸化物領域の間に形成されるので、この工程
に自己整合シリサイド（すなわち“サリサイド”）をも
たらす。
1984年１月、P.4338の“CVD用シリサイド配線のための
サリサイド工程（Salicide Process for Silicide Wiri
ng for（VD）”という題のS.ロバーツ（Roberts）によ
る論文では、耐火性金属の層をセミ・リセス・シリコン
酸化物等の分離領域を有する基板上に蒸着する。この構
造が熱処理されるとき、耐火性金属は下地の酸化物と反
応することなくシリコンと相互に作用する。続いて、酸
化物の上部にある未反応の耐火性金属を、形成されたシ
リサイドを除去することなくウエツト・エツチングで除
去することができる。マスクを使用することなく電極
が、リセス酸化物領域の間に形成されるので、この工程
に自己整合シリサイド（すなわち“サリサイド”）をも
たらす。
C.発明が解決しようとする問題点 上記“サリサイド”工程の問題点は、耐火性金属が下側
のシリコンと反応するとき、過大な量のシリコンが消費
されることである。デバイスの大きさが減少すると、FE
Tのゲート電極の下側のシリコンの厚さが最小化される
いわゆる“浅いジヤンクシヨン”を形成する能力が一層
重要になる。
のシリコンと反応するとき、過大な量のシリコンが消費
されることである。デバイスの大きさが減少すると、FE
Tのゲート電極の下側のシリコンの厚さが最小化される
いわゆる“浅いジヤンクシヨン”を形成する能力が一層
重要になる。
1984International Electron Devices Meeting、P.118-
119のチエン（chen）等による“サブミクロンVLSIのた
めの新しいデバイス相互接続構造（A New Derice Inter
connect Scheme for Sub-Micr on VLSE）”という題の
刊行物に、金属の層を蒸着し、続いて浅いジヤンクシヨ
ンがシリサイド工程で形成できるようにシリコンの層を
蒸着することができることが示唆されている。しかし、
この工程は自己整合的ではない。すなわち、シリサイド
を形成するための熱処理に先立つてフオトリソグラフイ
によりシリコン層を画定するためのマスキング工程が必
要である。
119のチエン（chen）等による“サブミクロンVLSIのた
めの新しいデバイス相互接続構造（A New Derice Inter
connect Scheme for Sub-Micr on VLSE）”という題の
刊行物に、金属の層を蒸着し、続いて浅いジヤンクシヨ
ンがシリサイド工程で形成できるようにシリコンの層を
蒸着することができることが示唆されている。しかし、
この工程は自己整合的ではない。すなわち、シリサイド
を形成するための熱処理に先立つてフオトリソグラフイ
によりシリコン層を画定するためのマスキング工程が必
要である。
D.問題点を解決するための手段 本発明は下側に置かれたシリコンを過大に消費しない方
法により自己整合シリサイド（“サリサイド”）を形成
する工程を提供する。
法により自己整合シリサイド（“サリサイド”）を形成
する工程を提供する。
具体的には、耐火性金属とシリコンを基板上に一緒に蒸
着することにより金属含有率の高いシリサイドを形成す
る。その結果、所期のシリサイドを形成するための熱処
理に当つては、少量のシリコンのみが消費される。
着することにより金属含有率の高いシリサイドを形成す
る。その結果、所期のシリサイドを形成するための熱処
理に当つては、少量のシリコンのみが消費される。
本発明が解決する主な問題は、従来技術のエツチング工
程を用いるとき、反応したシリサイドを同時に除去する
ことなく未反応の金属含有率の高いシリサイドを除去す
ることが非常に難かしかつたという点である。
程を用いるとき、反応したシリサイドを同時に除去する
ことなく未反応の金属含有率の高いシリサイドを除去す
ることが非常に難かしかつたという点である。
本発明によれば、金属含有率の高いシリサイドとあるウ
エツト・エツチング剤との組み合わせを用いて、反応し
たシリサイドを除去することなく、未反応の金属含有率
の高いシリサイドを除去できることが分つた。
エツト・エツチング剤との組み合わせを用いて、反応し
たシリサイドを除去することなく、未反応の金属含有率
の高いシリサイドを除去できることが分つた。
本発明の１つの主な目的は反応したシリサイドを除去す
ることなく金属含有率の高いシリサイドを除去できる、
処理された半導体基板を覆うパターン化されたシリサイ
ド層を形成する工程を提供することにあり、この工程は
自己整合的、すなわち、フオトリソグラフイによる除去
工程を必要としない。
ることなく金属含有率の高いシリサイドを除去できる、
処理された半導体基板を覆うパターン化されたシリサイ
ド層を形成する工程を提供することにあり、この工程は
自己整合的、すなわち、フオトリソグラフイによる除去
工程を必要としない。
本発明の他の主な目的は半導体デバイスにおいて非常に
浅い、例えば、0.1乃至0.3ミクロン程度、またはそれど
ころか0.05乃至0.15ミクロンという小さい値のソース／
ドレイン・ジヤンクシヨン深さを提供することにある。
浅い、例えば、0.1乃至0.3ミクロン程度、またはそれど
ころか0.05乃至0.15ミクロンという小さい値のソース／
ドレイン・ジヤンクシヨン深さを提供することにある。
本発明のさらに別の目的は上述の浅いソース／ドレイン
・ジヤンクシヨン深さと共に、例えば約５オーム/sq未
満程度の低いシート抵抗の電気的相互接続を提供するこ
とにある。
・ジヤンクシヨン深さと共に、例えば約５オーム/sq未
満程度の低いシート抵抗の電気的相互接続を提供するこ
とにある。
本発明のこれらおよび他の目的は以下の説明を読むこと
により一層明らかになるであろう。
により一層明らかになるであろう。
E.実施例 本発明の工程は同時蒸着工程に用いられる高温に耐える
ことができかつ所望のシリサイドに付着する任意の基板
上にシリサイドの膜を形成するのに適用できる。
ことができかつ所望のシリサイドに付着する任意の基板
上にシリサイドの膜を形成するのに適用できる。
この工程は集積回路の製造において特に有利であり、基
板がシリコンまたは多結晶シリコンであるとき特に有利
であり、さらにドープされた多結晶シリコン・ゲート電
極を覆う被覆層として、またドープされたシリコン拡散
領域を直接覆う被覆層として用いられる層を形成する場
合に最も有用である。
板がシリコンまたは多結晶シリコンであるとき特に有利
であり、さらにドープされた多結晶シリコン・ゲート電
極を覆う被覆層として、またドープされたシリコン拡散
領域を直接覆う被覆層として用いられる層を形成する場
合に最も有用である。
初めに本発明の概括的な処理条件について論じ、次に本
発明の金属含有率の高いシリサイドと、反応したシリサ
イドを除去することなく金属含有率の高いシリサイドを
除去することを可能にする本発明のエツチング剤との相
互関係を詳細に論じる。
発明の金属含有率の高いシリサイドと、反応したシリサ
イドを除去することなく金属含有率の高いシリサイドを
除去することを可能にする本発明のエツチング剤との相
互関係を詳細に論じる。
本発明の概括的処理条件に関し、用いられる金属シリサ
イドおよびエツチング剤の性質以外は従来技術の条件が
適用されることを特に述べておく。完全を期して以下に
それらについて簡単に論じる。
イドおよびエツチング剤の性質以外は従来技術の条件が
適用されることを特に述べておく。完全を期して以下に
それらについて簡単に論じる。
金属およびシリコン層は典型的には高真空下で蒸発さ
れ、基板上に共に蒸着される。用いられる真空は約10-5
乃至10-6トル程度である。好ましい加熱方法は好ましく
はシリコンおよび金属に対して別々の電子ビーム銃を用
いて電子ビーム蒸着による。真空蒸着のための装置およ
び条件は既知であるので記載しない。
れ、基板上に共に蒸着される。用いられる真空は約10-5
乃至10-6トル程度である。好ましい加熱方法は好ましく
はシリコンおよび金属に対して別々の電子ビーム銃を用
いて電子ビーム蒸着による。真空蒸着のための装置およ
び条件は既知であるので記載しない。
金属の蒸着速度は毎秒0.5乃至２オングストローム程
度、シリコンのそれは毎秒１乃至３オングストローム程
度がそれぞれ好ましく、速度は蒸着された金属・シリコ
ン混合物の所望の組成により決定される。
度、シリコンのそれは毎秒１乃至３オングストローム程
度がそれぞれ好ましく、速度は蒸着された金属・シリコ
ン混合物の所望の組成により決定される。
上述した真空蒸着に加えて、金属およびシリコンは通常
のスパツタリング処理または通常の化学的蒸着処理によ
り蒸着することができ、それらの条件は当該技術におい
て周知である。
のスパツタリング処理または通常の化学的蒸着処理によ
り蒸着することができ、それらの条件は当該技術におい
て周知である。
被覆される基板は通常室温と約400℃の間の温度に維持
され、被覆中は好ましくは約150℃と250℃の間の温度に
維持される。
され、被覆中は好ましくは約150℃と250℃の間の温度に
維持される。
本発明に従つてシリコンと共に同時蒸着される金属には
チタン、コバルト、ニツケル、バナジウム、タングステ
ン、モリブテン、ジルコニウム等がある。
チタン、コバルト、ニツケル、バナジウム、タングステ
ン、モリブテン、ジルコニウム等がある。
蒸着されると、金属／シリコン系は式MSixで表わされ
る。この式で、Ｍは金属を表わし、Siはシリコンを表わ
し、“x"はシリコンの原子比率を表わす。
る。この式で、Ｍは金属を表わし、Siはシリコンを表わ
し、“x"はシリコンの原子比率を表わす。
本発明の目的は合金を蒸着することにあるので、蒸着が
真空蒸着であろうと、スパツタリングまたは科学的蒸着
であろうと、ｘは０より大きくなければならない。通常
ｘは最小でも約0.25なければならないことを発見した
が、ｘが約0.25より小さいときは、合金は金属に近づ
き、本発明の目的は満足されない。
真空蒸着であろうと、スパツタリングまたは科学的蒸着
であろうと、ｘは０より大きくなければならない。通常
ｘは最小でも約0.25なければならないことを発見した
が、ｘが約0.25より小さいときは、合金は金属に近づ
き、本発明の目的は満足されない。
ｘに対する最大値は含有される金属に応じて変わる。
例えば、チタン、ジルコニウム、タングステンおよびモ
リブテンに対しては、ｘは最大1.0であり、一方、コバ
ルト、バナジウムおよびニツケルに対しては、ｘは最大
約0.75である。かかる最大値は選択的なエツチングの成
否によって限定される。つまり、これ以上のｘの値にお
いては本願発明が目的としている選択エツチングが必ず
しも達成されるとは限らないのである。
リブテンに対しては、ｘは最大1.0であり、一方、コバ
ルト、バナジウムおよびニツケルに対しては、ｘは最大
約0.75である。かかる最大値は選択的なエツチングの成
否によって限定される。つまり、これ以上のｘの値にお
いては本願発明が目的としている選択エツチングが必ず
しも達成されるとは限らないのである。
上記の値は蒸着時の値であり、熱処理後は、全ての金属
シリサイドは式MSizで表わすことができる反応したシリ
サイドの形態になる。本発明に従つて蒸着された典型的
な合金にはTi4Si3、TiSi1・0、Co3Si2、V3Si2、CoSi0・75およ
びWsi1・0がある。現時点では、TiSi1.0およびCoSi0・75
が最も有望に思われ、またTiSi1.0が最も好ましい。
シリサイドは式MSizで表わすことができる反応したシリ
サイドの形態になる。本発明に従つて蒸着された典型的
な合金にはTi4Si3、TiSi1・0、Co3Si2、V3Si2、CoSi0・75およ
びWsi1・0がある。現時点では、TiSi1.0およびCoSi0・75
が最も有望に思われ、またTiSi1.0が最も好ましい。
所望量の金属およびシリコンを基板上に蒸着した後、基
板を取外して高温で熱処理（アニール）する。特に、被
覆された基板を不活性雰囲気または真空中で加熱する。
雰囲気にとつて唯一重要なことは酸素の存在を排除する
ことである。一般にチタン、ジルコニウム、コバルトお
よびニツケル等の金属に対しては、約550℃乃至約750℃
の温度を用い、一方バナジウムおよびタングステンに対
しては、通常の炉において約750℃乃至約900℃の温度を
用いる。高輝度のアーク・ランプを用いる急速熱処理を
予定しているときは、上限をほぼ100℃だけ引上げるこ
とができるので、これらの金属のグループに対して処理
の上限は最も好ましくはそれぞれ約850℃または1,000℃
になる。最大温度は一般にシリサイドにおける過度の結
晶粒成長を避けるように選ぶ。
板を取外して高温で熱処理（アニール）する。特に、被
覆された基板を不活性雰囲気または真空中で加熱する。
雰囲気にとつて唯一重要なことは酸素の存在を排除する
ことである。一般にチタン、ジルコニウム、コバルトお
よびニツケル等の金属に対しては、約550℃乃至約750℃
の温度を用い、一方バナジウムおよびタングステンに対
しては、通常の炉において約750℃乃至約900℃の温度を
用いる。高輝度のアーク・ランプを用いる急速熱処理を
予定しているときは、上限をほぼ100℃だけ引上げるこ
とができるので、これらの金属のグループに対して処理
の上限は最も好ましくはそれぞれ約850℃または1,000℃
になる。最大温度は一般にシリサイドにおける過度の結
晶粒成長を避けるように選ぶ。
熱処理の目的、すなわち所期のシリサイドに対する完全
な反応が達成される限り、熱処理の時間は重大ではな
い。これまでの本発明者等の経験に基けば、約半時間乃
至１時間の通常の炉による熱処理はこの結果をもたら
し、さらに約10乃至200秒の急速熱処理も所期の結果を
もたらすように思われる。時間は温度に逆比例する。
な反応が達成される限り、熱処理の時間は重大ではな
い。これまでの本発明者等の経験に基けば、約半時間乃
至１時間の通常の炉による熱処理はこの結果をもたら
し、さらに約10乃至200秒の急速熱処理も所期の結果を
もたらすように思われる。時間は温度に逆比例する。
不活性雰囲気は自由に選ぶことができ、例えばアルゴ
ン、ヘリウムおよび水素である。不活性雰囲気は加熱中
に金属の炭化物、酸化物または窒化物の形成を生じる物
質を含んではならない。
ン、ヘリウムおよび水素である。不活性雰囲気は加熱中
に金属の炭化物、酸化物または窒化物の形成を生じる物
質を含んではならない。
真空を用いるときは、少くとも10-5トルの圧力で通常十
分である。
分である。
不活性雰囲気を用いる場合、その目的は系への酸素の逆
流（典型的には周囲からの）を防ぐことであり、したが
つて、不活性ガスを用いるときは、流れの圧力および
（または）速度は逆流を防ぐのに十分なものであればよ
い。真空を用いるときは、真空度は系における酸素の存
在を防ぐのに全く十分である。したがつて、動作の圧力
はそれほど重要ではない。
流（典型的には周囲からの）を防ぐことであり、したが
つて、不活性ガスを用いるときは、流れの圧力および
（または）速度は逆流を防ぐのに十分なものであればよ
い。真空を用いるときは、真空度は系における酸素の存
在を防ぐのに全く十分である。したがつて、動作の圧力
はそれほど重要ではない。
不活性雰囲気をチタンと共に用いる場合は、酸化物領域
へのシリサイドの水平拡散を防ぐため典型的には約0.5
乃至５容積％程度の量の窒素を加える。
へのシリサイドの水平拡散を防ぐため典型的には約0.5
乃至５容積％程度の量の窒素を加える。
上記手順に続いて、本発明のエツチングを実施して、反
応したシリサイドを除去することなく金属含有率の高い
シリサイドを除去する。
応したシリサイドを除去することなく金属含有率の高い
シリサイドを除去する。
上記除去工程の後、所望なら、被覆された基板に種々の
通常の工程を施すことができる。
通常の工程を施すことができる。
蒸着および熱処理に続いて、本発明の主な目的は金属シ
リサイドの残留が望ましい所期の領域を覆うシリサイド
を保持しつつ、金属シリサイドの残留が望ましくない領
域からこれを除去することである。
リサイドの残留が望ましい所期の領域を覆うシリサイド
を保持しつつ、金属シリサイドの残留が望ましくない領
域からこれを除去することである。
本発明に従えば、塩基性または酸性の性質を有するウエ
ツト・過酸化物エツチング浴がこのことを達成させるこ
とが分つた。
ツト・過酸化物エツチング浴がこのことを達成させるこ
とが分つた。
塩基性の過酸化物エツチング剤浴はチタン、ジルコニウ
ム、タングステンおよびモリブテンのシリサイドに有効
であり、酸性の過酸化物浴はコバルト、バナジウムおよ
びニツケルのシリサイドに有効である。
ム、タングステンおよびモリブテンのシリサイドに有効
であり、酸性の過酸化物浴はコバルト、バナジウムおよ
びニツケルのシリサイドに有効である。
本発明のウエツト・エツチング剤は常に水および過酸化
物の源を含む水性系から成つている。塩基または酸の源
は変わることがある。
物の源を含む水性系から成つている。塩基または酸の源
は変わることがある。
塩基性のウエツト・エツチング剤に対しては、PHは通常
約11乃至約12である。現時点では、好ましい塩基は水酸
化アンモニウムである。その理由は水酸化ナトリウムま
たは水酸化カリウムは存在する酸化物を腐食する傾向が
あるからである。
約11乃至約12である。現時点では、好ましい塩基は水酸
化アンモニウムである。その理由は水酸化ナトリウムま
たは水酸化カリウムは存在する酸化物を腐食する傾向が
あるからである。
酸性のウエツト・エツチング剤に対しては、PHは通常約
１乃至２、すなわち系は強酸性である。塩酸および硫酸
は共に有用であるが、硫酸および弗化水素酸を用いると
きは、これらは存在する酸化物を腐食する傾向があるの
で注意しなければならない。
１乃至２、すなわち系は強酸性である。塩酸および硫酸
は共に有用であるが、硫酸および弗化水素酸を用いると
きは、これらは存在する酸化物を腐食する傾向があるの
で注意しなければならない。
本発明の酸性または塩基性の過酸化物エツチング剤は前
述したように高濃度である。例えば、過酸化水素、酸ま
たは塩基、水の1:1:1の容積比の溶液によりすぐれた結
果が得られるが、容積比1:1:2の同じ成分の溶液では部
分的エツチングが得られるのみである。
述したように高濃度である。例えば、過酸化水素、酸ま
たは塩基、水の1:1:1の容積比の溶液によりすぐれた結
果が得られるが、容積比1:1:2の同じ成分の溶液では部
分的エツチングが得られるのみである。
したがつて、加えられる水に対してはそれぞれ少くとも
同じ容積の、好ましくはそれより多い過酸化水素および
酸または塩基を用いることが最も好ましい。
同じ容積の、好ましくはそれより多い過酸化水素および
酸または塩基を用いることが最も好ましい。
本発明で用いる酸または塩基は通常飽和水溶液として用
いる。過酸化水素は一般にすぐ入手し得るものとして、
すなわち30％水溶液（容積）として用いる。
いる。過酸化水素は一般にすぐ入手し得るものとして、
すなわち30％水溶液（容積）として用いる。
酸または塩基、または過酸化水素の最大量はそれほど重
要には見えないが、加える水の量が増加して、酸または
塩基の容積１および過酸化水素の容積１に対し加える水
の容積約１よりもはるかに大きな量にまで系を希釈する
と、エツチング結果の合格可能性が低下する。
要には見えないが、加える水の量が増加して、酸または
塩基の容積１および過酸化水素の容積１に対し加える水
の容積約１よりもはるかに大きな量にまで系を希釈する
と、エツチング結果の合格可能性が低下する。
本発明に従つた塩基性のウエツト・エツチング剤および
酸性のウエツト・エツチング剤は共に下地の単結晶また
は多結晶シリコンを反応した金属シリサイド、および、
二酸化シリコン領域を覆う未反応の金属シリサイドの間
に大きなエツチング比をもたらす。
酸性のウエツト・エツチング剤は共に下地の単結晶また
は多結晶シリコンを反応した金属シリサイド、および、
二酸化シリコン領域を覆う未反応の金属シリサイドの間
に大きなエツチング比をもたらす。
エツチングの圧力はそれほど重要ではなく、通常は周囲
圧力を用いるだけであるが、大気圧より大きい、または
大気圧より小さい状態でも、現時点では処理状態に基本
的変化は全くない。周囲状態が最も便利である。
圧力を用いるだけであるが、大気圧より大きい、または
大気圧より小さい状態でも、現時点では処理状態に基本
的変化は全くない。周囲状態が最も便利である。
エツチングの温度は約55乃至85℃に維持しなければなら
ない。
ない。
エツチング反応は自己触媒的、すなわちエツチングの速
度は処理時間が増大するに従つて増大するので、エツチ
ングの時間は重要ではない。一般に、本発明に従つたエ
ツチングには約５乃至約10分で十分である。エツチング
の速度は重要な意味を持たないし、また本発明を制限す
るものとも考えられていない。
度は処理時間が増大するに従つて増大するので、エツチ
ングの時間は重要ではない。一般に、本発明に従つたエ
ツチングには約５乃至約10分で十分である。エツチング
の速度は重要な意味を持たないし、また本発明を制限す
るものとも考えられていない。
エツチングの速度は明らかにシリサイド膜の厚さと相関
させられねばならず、膜が厚くなるほど長い時間を要す
る。
させられねばならず、膜が厚くなるほど長い時間を要す
る。
シリサイド膜の厚さは設計要件により設定される。例え
ば、シリサイドの厚さは残留シリサイドの低効率と消費
されるシリコンの量、すなわち得られる最終的ジヤンク
シヨンの深さにより決定される。
ば、シリサイドの厚さは残留シリサイドの低効率と消費
されるシリコンの量、すなわち得られる最終的ジヤンク
シヨンの深さにより決定される。
典型的な塩基性エツチング溶液は等しい容積の割合のNH
4OH-H2O2（30容積％）-H2Oから成り、典型的な酸性エツ
チング溶液は等しい容積の割合のHCl-H2O2（30％容積
％）-H2Oから成る。これらの溶液は共に従来のサリサイ
ド工程で典型的に用いられた1:1:5溶液よりもはるかに
高濃度である。これら従来のウエツト・エツチング溶液
は好ましい結果をもたらさないことが分つた。
4OH-H2O2（30容積％）-H2Oから成り、典型的な酸性エツ
チング溶液は等しい容積の割合のHCl-H2O2（30％容積
％）-H2Oから成る。これらの溶液は共に従来のサリサイ
ド工程で典型的に用いられた1:1:5溶液よりもはるかに
高濃度である。これら従来のウエツト・エツチング溶液
は好ましい結果をもたらさないことが分つた。
第1A図に典型的なＰ形シリコン基板10を示す。そこには
任意の通常の手段によりn+ソースおよびドレイン領域20
および30がそれぞれ形成されている。
任意の通常の手段によりn+ソースおよびドレイン領域20
および30がそれぞれ形成されている。
通常の手段で形成されるSiO2分離領域40および50が見ら
れる。SiO2領域60はシリコン基板上に成長され、成長は
化学的蒸着又は熱成長により通常の手段でなされ、SiO2
領域のエツチングは通常のフオトリソグラフイにより行
なわれる。第1A図にはポリシリコン・ゲート70も示され
る。
れる。SiO2領域60はシリコン基板上に成長され、成長は
化学的蒸着又は熱成長により通常の手段でなされ、SiO2
領域のエツチングは通常のフオトリソグラフイにより行
なわれる。第1A図にはポリシリコン・ゲート70も示され
る。
上記通常の手順の後、層80により示すように本発明の金
属シリサイドを蒸着する。第1A図に示すように、金属シ
リサイドはSiO2領域40および50とポリシリコン・ゲート
70を完全に覆つている点に注意すべきである。
属シリサイドを蒸着する。第1A図に示すように、金属シ
リサイドはSiO2領域40および50とポリシリコン・ゲート
70を完全に覆つている点に注意すべきである。
金属シリサイドの蒸着に続いて、本発明に従つた熱処理
を行ない、本発明に従つた熱処理に続いて、塩基性また
は酸性の過酸化物水溶液を用いてウエツト・エツチング
を行なう。
を行ない、本発明に従つた熱処理に続いて、塩基性また
は酸性の過酸化物水溶液を用いてウエツト・エツチング
を行なう。
熱処理およびエツチングに続いて、第1B図の構造が結果
として生じる。第1B図から分るように、SiO2領域40およ
び50を覆う蒸着された金属シリサイドは除去されたが
（それらの下側のシリコン酸化物との反応はないの
で）、シリコンが反応に用いられた領域（この例におい
て）、特に領域90および100（ソースおよびドレイン領
域20および30を覆う）に金属シリサイドが残留し、さら
にポリシリコン・ゲート70を覆つて残留金属シリサイド
110として残留する。
として生じる。第1B図から分るように、SiO2領域40およ
び50を覆う蒸着された金属シリサイドは除去されたが
（それらの下側のシリコン酸化物との反応はないの
で）、シリコンが反応に用いられた領域（この例におい
て）、特に領域90および100（ソースおよびドレイン領
域20および30を覆う）に金属シリサイドが残留し、さら
にポリシリコン・ゲート70を覆つて残留金属シリサイド
110として残留する。
本発明によれば、金属シリサイドが下地のシリコン酸化
物と反応しない領域では、金属シリサイドほぼ完全に除
去される。
物と反応しない領域では、金属シリサイドほぼ完全に除
去される。
第２および第３図を参照すると、消費されたジヤンクシ
ヨン・シリコンの量が同じ場合、純粋な金属の蒸着で得
られるシート抵抗と比較して相当低いシート抵抗が本発
明による蒸着された合金で得られることが容易に分る。
第２図は純粋なチタンの蒸着とTiSi1・0の蒸着を比較
し、第３図は純粋なタングステンの蒸着をWSi1・0の蒸着
と比較する。
ヨン・シリコンの量が同じ場合、純粋な金属の蒸着で得
られるシート抵抗と比較して相当低いシート抵抗が本発
明による蒸着された合金で得られることが容易に分る。
第２図は純粋なチタンの蒸着とTiSi1・0の蒸着を比較
し、第３図は純粋なタングステンの蒸着をWSi1・0の蒸着
と比較する。
本発明によれば、シリサイド・ジヤンクシヨンに対して
達成し得るシート抵抗の半減を純粋な金属と比較して、
例えば純粋なチタンと比較してTiSi1・0で得ることがで
きる。
達成し得るシート抵抗の半減を純粋な金属と比較して、
例えば純粋なチタンと比較してTiSi1・0で得ることがで
きる。
反対に、例えば、純粋なTiの蒸着と比較して本発明によ
るTiSi1・0合金膜では、同程度のシート抵抗に対して、
ジヤンクシヨン・シリコンの消費量が半減した事が認め
られ、それによりジヤンクシヨンの短絡に対して非常に
高い安全性をもたらす。これは発展しつつあるVLSI技術
にとり重要な要素である一層浅くドープされたシリコン
・ジヤンクシヨンを可能にする。
るTiSi1・0合金膜では、同程度のシート抵抗に対して、
ジヤンクシヨン・シリコンの消費量が半減した事が認め
られ、それによりジヤンクシヨンの短絡に対して非常に
高い安全性をもたらす。これは発展しつつあるVLSI技術
にとり重要な要素である一層浅くドープされたシリコン
・ジヤンクシヨンを可能にする。
より少ないジヤンクシヨン・シリコンが消費されるとい
う事実の結果は本発明に従つて形成されるデバイスが非
オーミツクな動作を示さないということである。
う事実の結果は本発明に従つて形成されるデバイスが非
オーミツクな動作を示さないということである。
次の特定の実施例は本発明により得られる利益を一層詳
細に説明する。
細に説明する。
事例Ｉ チタン金属蒸着 従来のサリサイド工程 50nmのチタン（Ti）金属は113.5nmのジヤンクシヨン・
シリコン（Si）と反応して118.5nmのシリサイド・チタ
ン（TiSi2）を形成する。これはTiSi2に対して1.26オー
ム/sq（15マイクロオームcmというTiSi2に関する抵抗率
に基いた）のシート抵抗をもたらすはずである。これら
の条件下では、残留シリコン・ジヤンクシヨンは113.5n
mとなる。これは従来の自己整合シリサイド工程を用い
て得られる最適の結果である。
シリコン（Si）と反応して118.5nmのシリサイド・チタ
ン（TiSi2）を形成する。これはTiSi2に対して1.26オー
ム/sq（15マイクロオームcmというTiSi2に関する抵抗率
に基いた）のシート抵抗をもたらすはずである。これら
の条件下では、残留シリコン・ジヤンクシヨンは113.5n
mとなる。これは従来の自己整合シリサイド工程を用い
て得られる最適の結果である。
この量のTiは、最適化された自己整合シリサイド・ジヤ
ンクシヨンの次の特性に基いて、0.25ミクロンの深さに
わたるドープされたSiに用いることができる。
ンクシヨンの次の特性に基いて、0.25ミクロンの深さに
わたるドープされたSiに用いることができる。
（１）ジヤンクシヨンはサリサイド（自己整合シリサイ
ド）層とTiにより消費されない残留ジヤンクシヨンSiと
の間にオーミツクコンタクトをもたらさねばならない。
ド）層とTiにより消費されない残留ジヤンクシヨンSiと
の間にオーミツクコンタクトをもたらさねばならない。
（２）ジヤンクシヨンは正常な順バイアス特性を示さな
ければならない。
ければならない。
サリサイド工程中に元のジヤンクシヨンSiの半分まで消
費することができ、さらに依然として上記のダイオード
特性をもたらすことが実験的に判明した。
費することができ、さらに依然として上記のダイオード
特性をもたらすことが実験的に判明した。
事例II TiSix（ｘ１）合金蒸着 上記合金（すなわち、50nmのチタン、56.75nmのシリコ
ン）の蒸着は事例Ｉと比較してたつた半分（すなわち、
56.75nm）のジヤンクシヨンSiの消費をもたらし、たつ
た半分の深さ（すなわち、56.17nm）のジヤンクシヨン
をもたらす。最終的なTiSi2の厚さはTi金属蒸着で得ら
れる厚さに類似しているので、同じシリサイド低効率が
認められる。これは本発明の最も重要な利点の一例、す
なわち、蒸着された合金を用いて特定のジヤンクシヨン
抵抗のためのもつと浅いジヤンクシヨンを得るための能
力である。
ン）の蒸着は事例Ｉと比較してたつた半分（すなわち、
56.75nm）のジヤンクシヨンSiの消費をもたらし、たつ
た半分の深さ（すなわち、56.17nm）のジヤンクシヨン
をもたらす。最終的なTiSi2の厚さはTi金属蒸着で得ら
れる厚さに類似しているので、同じシリサイド低効率が
認められる。これは本発明の最も重要な利点の一例、す
なわち、蒸着された合金を用いて特定のジヤンクシヨン
抵抗のためのもつと浅いジヤンクシヨンを得るための能
力である。
事例III 固定したジヤンクシヨン深さおよび減少した
ジヤンクシヨン抵抗に対し蒸着されたTiSix合金 蒸着されたチタンおよびシリコンの量を２倍にすること
により、事例Ｉと同じ正味のジヤンクシヨン深度（すな
わち、113.5nm）がもたらされる。しかし、最終的なシ
リサイドの厚さは事例Ｉで得られる厚さの２倍であるの
で、シート抵抗は1/2だけ（すなわち、0.63オーム／区
画）減少される。したがつて、本発明はまた設計者に浅
いジヤンクシヨンを損うことなくシート抵抗を選択的に
減少させる柔軟性を与える。事例Ｉにおいて0.63オーム
/sqのシート抵抗を得るには、最終的なシリコン・ジヤ
ンクシヨンは227nm、すなわち本発明を用いて得られる
ものの２倍にならねばならないであろう。
ジヤンクシヨン抵抗に対し蒸着されたTiSix合金 蒸着されたチタンおよびシリコンの量を２倍にすること
により、事例Ｉと同じ正味のジヤンクシヨン深度（すな
わち、113.5nm）がもたらされる。しかし、最終的なシ
リサイドの厚さは事例Ｉで得られる厚さの２倍であるの
で、シート抵抗は1/2だけ（すなわち、0.63オーム／区
画）減少される。したがつて、本発明はまた設計者に浅
いジヤンクシヨンを損うことなくシート抵抗を選択的に
減少させる柔軟性を与える。事例Ｉにおいて0.63オーム
/sqのシート抵抗を得るには、最終的なシリコン・ジヤ
ンクシヨンは227nm、すなわち本発明を用いて得られる
ものの２倍にならねばならないであろう。
以上の例はコバルトによるサリサイド（事例IIに対し
て、ｘ0.75）のための同様な事例と共に次の表に要約
されている。
て、ｘ0.75）のための同様な事例と共に次の表に要約
されている。
本発明の概要について述べたが、本発明を実施するため
の以下の一般に好適な最良の態様を提供する。
の以下の一般に好適な最良の態様を提供する。
例１ 通常のp-形シリコン基板上に通常の方法で二酸化シリコ
ンを成長させ、次に通常の技術を用いてその上にポリシ
リコンを蒸着した。ポリシリコンの蒸着に続いて、フオ
トリソグラフイ・エツチングを通常の方法で実施してポ
リシリコン・ゲート電極を画定した。次にソースおよび
ドレイン領域を画定した。次にソースおよびドレイン領
域をジヤンクシヨン深さ300nmのシリコン表面において1
020/cm2のドーピング・プロフイル・レベルまで砒素で
ドープし、次に残留二酸化シリコンを除去した。
ンを成長させ、次に通常の技術を用いてその上にポリシ
リコンを蒸着した。ポリシリコンの蒸着に続いて、フオ
トリソグラフイ・エツチングを通常の方法で実施してポ
リシリコン・ゲート電極を画定した。次にソースおよび
ドレイン領域を画定した。次にソースおよびドレイン領
域をジヤンクシヨン深さ300nmのシリコン表面において1
020/cm2のドーピング・プロフイル・レベルまで砒素で
ドープし、次に残留二酸化シリコンを除去した。
上記の処理は当技術においては一般的なものである。
上記手順の後、この中間的デバイスを10-6トルの圧力に
保たれた真空蒸着炉内に導入した。電子ビーム蒸着を用
いて、次の条件を用いて純粋のチタン源と純粋のシリコ
ン源を蒸着して中間的デバイスの全表面を覆つてチタン
‐シリコン合金を形成した。Ti蒸着速度＝２オングスト
ローム／秒、Si蒸着速度＝2.27オングストローム／秒。
保たれた真空蒸着炉内に導入した。電子ビーム蒸着を用
いて、次の条件を用いて純粋のチタン源と純粋のシリコ
ン源を蒸着して中間的デバイスの全表面を覆つてチタン
‐シリコン合金を形成した。Ti蒸着速度＝２オングスト
ローム／秒、Si蒸着速度＝2.27オングストローム／秒。
合金は組成TiSi1・0を有し、TiSi1・0の厚さは106.75nm
（50nmTi＋56.75nmSi）であつた。
（50nmTi＋56.75nmSi）であつた。
TiSi1・0の蒸着に続いて、中間的デバイスを炉内へ導入
し、その後で10容積％のH2および90容積％のN2を含む不
活性ガス形成ガスを炉に通流させた。炉の温度は650℃
に上昇し、その温度で30分間熱処理を行なつた。
し、その後で10容積％のH2および90容積％のN2を含む不
活性ガス形成ガスを炉に通流させた。炉の温度は650℃
に上昇し、その温度で30分間熱処理を行なつた。
中間的デバイスを炉から取出し、次にNH4OH、H2O2（30
容積％）およびH2Oを1:1:1の割合（全ての割合は容積に
よる）で含む75℃に加熱されたエツチング剤中でエツチ
ングした。エツチングは上記条件で５分間行なつた。さ
もなければ、エツチングは周囲条件において行なつた。
容積％）およびH2Oを1:1:1の割合（全ての割合は容積に
よる）で含む75℃に加熱されたエツチング剤中でエツチ
ングした。エツチングは上記条件で５分間行なつた。さ
もなければ、エツチングは周囲条件において行なつた。
次に中間的デバイスをエツチング浴から取出した。
未反応のTiSi1・0を二酸化シリコン領域から完全に除去
したが、ソースおよびドレイン領域とポリシリコン・ゲ
ート電極を覆う反応済のTiSi2が依然として残留した。
したが、ソースおよびドレイン領域とポリシリコン・ゲ
ート電極を覆う反応済のTiSi2が依然として残留した。
結果的なジヤンクシヨン深度は56.75nmであつた。
例２ コバルトおよびシリコンを蒸着して蒸着されたCoSi0・75
として生成する点を除いて例１の手順に従つてなされ、
熱処理は650℃であつた。エツチング浴は1:1:1の割合の
HCl、H2O2およびH2Oであり、75℃に加熱したものを用い
た。
として生成する点を除いて例１の手順に従つてなされ、
熱処理は650℃であつた。エツチング浴は1:1:1の割合の
HCl、H2O2およびH2Oであり、75℃に加熱したものを用い
た。
同様な結果が得られた。
F.発明の効果 本発明によれば、基板のシリコンを過剰に消費する事な
く、且つ自己整合的にシリサイド層を形成する事ができ
る。従つて浅いジヤンクシヨン領域の接点形成に本発明
を用いる事ができ、集積回路の高密度化が可能になる
等、本発明は産業上貢献する所が大である。
く、且つ自己整合的にシリサイド層を形成する事ができ
る。従つて浅いジヤンクシヨン領域の接点形成に本発明
を用いる事ができ、集積回路の高密度化が可能になる
等、本発明は産業上貢献する所が大である。
第1Aおよび第1B図は本発明の工程を用いる集積回路のた
めの製造体系の一連の断面図、第２および第３図は蒸着
されたチタン対蒸着された金属含有率の高いチタン・シ
リサイド（第２図）、および蒸着されたタングステン対
蒸着された金属含有率の高いタングステン・シリサイド
（第３図）に対する拡散されたシリサイドのシート抵抗
（オーム／区画）対消費されたジヤンクシヨン・シリコ
ン（nm）対生成されたシリサイドの厚さ（nm）のグラフ
である。 10……基板、20……ソース領域、30……ドレイン領域、
40、50……分離領域、60……SiO2領域、70……ポリシリ
コン・ゲート。
めの製造体系の一連の断面図、第２および第３図は蒸着
されたチタン対蒸着された金属含有率の高いチタン・シ
リサイド（第２図）、および蒸着されたタングステン対
蒸着された金属含有率の高いタングステン・シリサイド
（第３図）に対する拡散されたシリサイドのシート抵抗
（オーム／区画）対消費されたジヤンクシヨン・シリコ
ン（nm）対生成されたシリサイドの厚さ（nm）のグラフ
である。 10……基板、20……ソース領域、30……ドレイン領域、
40、50……分離領域、60……SiO2領域、70……ポリシリ
コン・ゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スタンレー・ロバーツ アメリカ合衆国バーモント州バーリント ン、キングスランド・テラス23番地 (56)参考文献 特開 昭58−6125（ＪＰ，Ａ) 特開 昭60−68612（ＪＰ，Ａ)
Claims (2)
- 【請求項１】絶縁物領域及び絶縁物に被電されていない
領域を有するシリコン基板上にシリコン及び耐火性金属
を同時に蒸着しMSix（0.25≦ｘ≦1.0）を有する第１の
シリサイド層を形成し、アニーリングを行って前記第１
のシリサイド層を前記絶縁物に被覆されていない領域の
みと反応させて第２のシリサイド層を形成し、前記第１
のシリサイド層の未反応部分のみを前記基板にエッチン
グ剤を作用させて選択的に除去する、自己整合的なシリ
サイド層の形成方法であって、前記耐火性金属はチタ
ン、ジルコニウム、タングステン、モリブデンのいずれ
かであって、 前記エッチング剤はアンモニア溶液と過酸化水素水と水
がそれぞれ1:1:2より高い濃度のものであることを特徴
する方法。 - 【請求項２】前記濃度は実質的に1:1:1であることを特
徴とした請求項１の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US791241 | 1985-10-25 | ||
| US06/791,241 US4663191A (en) | 1985-10-25 | 1985-10-25 | Salicide process for forming low sheet resistance doped silicon junctions |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6199383A Division JP2565665B2 (ja) | 1985-10-25 | 1994-08-24 | シリサイド層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62101049A JPS62101049A (ja) | 1987-05-11 |
| JPH079904B2 true JPH079904B2 (ja) | 1995-02-01 |
Family
ID=25153092
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61214228A Expired - Lifetime JPH079904B2 (ja) | 1985-10-25 | 1986-09-12 | シリサイド層の形成方法 |
| JP6199383A Expired - Fee Related JP2565665B2 (ja) | 1985-10-25 | 1994-08-24 | シリサイド層の形成方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6199383A Expired - Fee Related JP2565665B2 (ja) | 1985-10-25 | 1994-08-24 | シリサイド層の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4663191A (ja) |
| EP (1) | EP0219827B1 (ja) |
| JP (2) | JPH079904B2 (ja) |
| DE (1) | DE3684986D1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028554A (en) * | 1986-07-03 | 1991-07-02 | Oki Electric Industry Co., Ltd. | Process of fabricating an MIS FET |
| US4873205A (en) * | 1987-12-21 | 1989-10-10 | International Business Machines Corporation | Method for providing silicide bridge contact between silicon regions separated by a thin dielectric |
| NL8800222A (nl) * | 1988-01-29 | 1989-08-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht. |
| US5217923A (en) * | 1989-02-13 | 1993-06-08 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor device having silicided source/drain regions |
| JP3104271B2 (ja) * | 1991-03-27 | 2000-10-30 | 松下電器産業株式会社 | イオン注入を用いた半導体装置の製造方法 |
| US5182232A (en) * | 1991-04-08 | 1993-01-26 | Micron Technology, Inc. | Metal silicide texturizing technique |
| US5462895A (en) * | 1991-09-04 | 1995-10-31 | Oki Electric Industry Co., Ltd. | Method of making semiconductor device comprising a titanium nitride film |
| US5624869A (en) * | 1994-04-13 | 1997-04-29 | International Business Machines Corporation | Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen |
| JP3360945B2 (ja) * | 1994-07-15 | 2003-01-07 | シャープ株式会社 | 電極構造及びその製造方法 |
| US5858838A (en) * | 1998-02-23 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for increasing DRAM capacitance via use of a roughened surface bottom capacitor plate |
| TW337044B (en) * | 1994-11-28 | 1998-07-21 | At & T Corp | Method for manufacturing source/drain formation for flash EEPROM capable of avoiding electrical shorting |
| EP0724287A3 (en) * | 1995-01-30 | 1999-04-07 | Nec Corporation | Method for fabricating semiconductor device having titanium silicide film |
| JP2738333B2 (ja) * | 1995-03-30 | 1998-04-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5856235A (en) * | 1995-04-12 | 1999-01-05 | Northrop Grumman Corporation | Process of vacuum annealing a thin film metallization on high purity alumina |
| JP2874626B2 (ja) * | 1996-01-23 | 1999-03-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH10195649A (ja) * | 1996-12-27 | 1998-07-28 | Sony Corp | マグネトロンスパッタ装置および半導体装置の製造方法 |
| US5911113A (en) * | 1997-03-18 | 1999-06-08 | Applied Materials, Inc. | Silicon-doped titanium wetting layer for aluminum plug |
| US6046105A (en) * | 1997-04-30 | 2000-04-04 | Texas Instruments Incorporated | Preferential lateral silicidation of gate with low source and drain silicon consumption |
| US6040592A (en) * | 1997-06-12 | 2000-03-21 | Intel Corporation | Well to substrate photodiode for use in a CMOS sensor on a salicide process |
| JPH11204791A (ja) * | 1997-11-17 | 1999-07-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6025242A (en) * | 1999-01-25 | 2000-02-15 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions including an insulating spacer by thermal oxidation creating taper-shaped isolation |
| US5998273A (en) * | 1999-01-25 | 1999-12-07 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions |
| US6022771A (en) * | 1999-01-25 | 2000-02-08 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions |
| US5998248A (en) * | 1999-01-25 | 1999-12-07 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region |
| DE10010583A1 (de) * | 2000-03-03 | 2001-09-06 | Atmel Germany Gmbh | Verfahren zur Strukturierung und Reinigung von silizidierten Siliziumscheiben |
| US6706631B1 (en) * | 2000-07-25 | 2004-03-16 | Advanced Micro Devices, Inc. | Method of controlling sheet resistance of metal silicide regions by controlling the salicide strip time |
| JP2002075905A (ja) * | 2000-08-29 | 2002-03-15 | Nec Corp | 半導体装置の製造方法 |
| US6593234B2 (en) | 2001-07-24 | 2003-07-15 | Micron Technology, Inc. | Methods of utilizing metal rich silicide in forming semiconductor constructions |
| JP4509026B2 (ja) * | 2003-02-07 | 2010-07-21 | 日本電気株式会社 | ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法 |
| TWI229917B (en) * | 2003-09-09 | 2005-03-21 | Nanya Technology Corp | Interconnect process and method for removing silicide |
| US7371333B2 (en) | 2005-06-07 | 2008-05-13 | Micron Technology, Inc. | Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057178A (ja) * | 1973-09-17 | 1975-05-19 | ||
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| US4332839A (en) * | 1978-12-29 | 1982-06-01 | Bell Telephone Laboratories, Incorporated | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide |
| US4337476A (en) * | 1980-08-18 | 1982-06-29 | Bell Telephone Laboratories, Incorporated | Silicon rich refractory silicides as gate metal |
| JPS586125A (ja) * | 1981-07-02 | 1983-01-13 | Nec Corp | 半導体装置の製造方法 |
| US4389257A (en) * | 1981-07-30 | 1983-06-21 | International Business Machines Corporation | Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes |
| US4545116A (en) * | 1983-05-06 | 1985-10-08 | Texas Instruments Incorporated | Method of forming a titanium disilicide |
| US4470189A (en) * | 1983-05-23 | 1984-09-11 | International Business Machines Corporation | Process for making polycide structures |
| JPS6068612A (ja) * | 1983-09-26 | 1985-04-19 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| US4563805A (en) * | 1984-03-08 | 1986-01-14 | Standard Telephones And Cables, Plc | Manufacture of MOSFET with metal silicide contact |
| US4504521A (en) * | 1984-03-22 | 1985-03-12 | Rca Corporation | LPCVD Deposition of tantalum silicide |
| US4567058A (en) * | 1984-07-27 | 1986-01-28 | Fairchild Camera & Instrument Corporation | Method for controlling lateral diffusion of silicon in a self-aligned TiSi2 process |
| US4609568A (en) * | 1984-07-27 | 1986-09-02 | Fairchild Camera & Instrument Corporation | Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes |
-
1985
- 1985-10-25 US US06/791,241 patent/US4663191A/en not_active Expired - Lifetime
-
1986
- 1986-09-12 JP JP61214228A patent/JPH079904B2/ja not_active Expired - Lifetime
- 1986-10-17 DE DE8686114398T patent/DE3684986D1/de not_active Expired - Fee Related
- 1986-10-17 EP EP86114398A patent/EP0219827B1/en not_active Expired
-
1994
- 1994-08-24 JP JP6199383A patent/JP2565665B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4663191A (en) | 1987-05-05 |
| EP0219827A3 (en) | 1989-01-11 |
| EP0219827B1 (en) | 1992-04-22 |
| DE3684986D1 (de) | 1992-05-27 |
| JP2565665B2 (ja) | 1996-12-18 |
| JPS62101049A (ja) | 1987-05-11 |
| JPH07153717A (ja) | 1995-06-16 |
| EP0219827A2 (en) | 1987-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH079904B2 (ja) | シリサイド層の形成方法 | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| EP0377137B1 (en) | Method for selective deposition of refractory metals on silicon substrates | |
| US7078777B2 (en) | Semiconductor device having a low-resistance gate electrode | |
| US5989988A (en) | Semiconductor device and method of manufacturing the same | |
| US5728625A (en) | Process for device fabrication in which a thin layer of cobalt silicide is formed | |
| JP3600541B2 (ja) | 薄膜トランジスタ用のオーム接触部を形成する方法 | |
| US4540607A (en) | Selective LPCVD tungsten deposition by the silicon reduction method | |
| US5221853A (en) | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region | |
| JP2586345B2 (ja) | コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 | |
| US6015752A (en) | Elevated salicide technology | |
| JPH065669B2 (ja) | 集積回路装置の製造方法 | |
| JPS5830162A (ja) | 電極の形成方法 | |
| US5888903A (en) | Self-aligned silicide process | |
| US5202287A (en) | Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction | |
| JP3009979B2 (ja) | 半導体装置及びその製造方法 | |
| US6200910B1 (en) | Selective titanium nitride strip | |
| US6083817A (en) | Cobalt silicidation using tungsten nitride capping layer | |
| JPH05347317A (ja) | 二重層の耐熱性のゲートを使用した磁気整列型のＧａＡｓ電界効果トランジスタの製造方法 | |
| US7335606B2 (en) | Silicide formed from ternary metal alloy films | |
| US6277743B1 (en) | Method of fabricating self-aligned silicide | |
| US6458711B1 (en) | Self-aligned silicide process | |
| JPH05304108A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6432801B1 (en) | Gate electrode in a semiconductor device and method for forming thereof | |
| JPH05166752A (ja) | チタンシリサイド層の形成方法 |