JPH1116853A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1116853A JPH1116853A JP9166087A JP16608797A JPH1116853A JP H1116853 A JPH1116853 A JP H1116853A JP 9166087 A JP9166087 A JP 9166087A JP 16608797 A JP16608797 A JP 16608797A JP H1116853 A JPH1116853 A JP H1116853A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- film
- semiconductor device
- substrate
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010408 film Substances 0.000 claims abstract description 63
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 45
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000009792 diffusion process Methods 0.000 claims abstract description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 238000003746 solid phase reaction Methods 0.000 claims abstract description 13
- 229910019001 CoSi Inorganic materials 0.000 claims description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 32
- 239000013078 crystal Substances 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 10
- 125000004429 atom Chemical group 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910005881 NiSi 2 Inorganic materials 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000010671 solid-state reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28537—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 Ｓｉ基板上に形成されるシリサイドコンタク
トが、生成自由エネルギーが大きく安定しており、厚さ
が均一となるシリサイドコンタクトを有する半導体装置
を提供する。 【解決手段】 シリサイド化固相反応での拡散種が金属
原子であるシリサイドがＳｉ基板上に直接形成されてオ
ーミックコンタクトを形成する半導体装置の製造方法に
おいて、Ｓｉ基板１上に厚さ０．５〜１．５ｎｍの窒化
シリコン膜２を形成する工程、前記拡散種の金属原子の
薄膜３を堆積する工程、及び熱処理によって拡散層にの
みシリサイド４を形成する工程とを有することを特徴と
する。
トが、生成自由エネルギーが大きく安定しており、厚さ
が均一となるシリサイドコンタクトを有する半導体装置
を提供する。 【解決手段】 シリサイド化固相反応での拡散種が金属
原子であるシリサイドがＳｉ基板上に直接形成されてオ
ーミックコンタクトを形成する半導体装置の製造方法に
おいて、Ｓｉ基板１上に厚さ０．５〜１．５ｎｍの窒化
シリコン膜２を形成する工程、前記拡散種の金属原子の
薄膜３を堆積する工程、及び熱処理によって拡散層にの
みシリサイド４を形成する工程とを有することを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法において、Ｓｉ基板上にシリサイド電極を形成する
方法及び該方法により製造される半導体装置の構造に関
するものである。
方法において、Ｓｉ基板上にシリサイド電極を形成する
方法及び該方法により製造される半導体装置の構造に関
するものである。
【０００２】
【従来の技術】近年のデバイスの集積化に伴い、短チャ
ネル効果を抑制するため、コンタクトの接合深さを浅く
する必要性が増大している。このため、今まで以上に急
峻かつ均一なコンタクト界面構造を形成することが、必
須の課題となっている。また、自己整合型のコンタクト
を形成することを目的として、ＴｉやＣｏなどのシリサ
イドを形成する金属が導入されてきた。しかしながら、
ほとんどの金属の場合、シリサイド化の固相反応が不均
一で、針状の金属結晶を形成したり、拡散層の結晶構造
を乱すことによって、リーク電流が発生しやすくなると
いう問題があった。また、シリサイド自体が、コンタク
ト配線を構成する主たる金属であるＡｌと反応しやす
く、特に粒界が多いシリサイド膜の場合には、６００℃
以上のデバイス製造プロセスに耐える構造とするため
に、バリア膜を必要としていた。
ネル効果を抑制するため、コンタクトの接合深さを浅く
する必要性が増大している。このため、今まで以上に急
峻かつ均一なコンタクト界面構造を形成することが、必
須の課題となっている。また、自己整合型のコンタクト
を形成することを目的として、ＴｉやＣｏなどのシリサ
イドを形成する金属が導入されてきた。しかしながら、
ほとんどの金属の場合、シリサイド化の固相反応が不均
一で、針状の金属結晶を形成したり、拡散層の結晶構造
を乱すことによって、リーク電流が発生しやすくなると
いう問題があった。また、シリサイド自体が、コンタク
ト配線を構成する主たる金属であるＡｌと反応しやす
く、特に粒界が多いシリサイド膜の場合には、６００℃
以上のデバイス製造プロセスに耐える構造とするため
に、バリア膜を必要としていた。
【０００３】シリサイドが不均一に進行する理由の一つ
は、組成や結晶構造が異なる様々なシリサイドが存在す
ることである。シリサイドを形成するほとんどの金属の
場合、比較的低温でのシリサイド化反応では、生成自由
エネルギーが比較的小さく、Ｓｉ組成の少ないシリサイ
ド相が形成されるのに対し、比較的高温では、生成自由
エネルギーが大きく、Ｓｉ組成の多い安定なシリサイド
相に置き換わっていく。したがって、プロセス中のシリ
サイド化のための熱処理工程では、シリサイド結晶の核
形成密度や、熱処理温度の上昇速度などに依存して、不
均一なシリサイド薄膜が形成されてしまう。
は、組成や結晶構造が異なる様々なシリサイドが存在す
ることである。シリサイドを形成するほとんどの金属の
場合、比較的低温でのシリサイド化反応では、生成自由
エネルギーが比較的小さく、Ｓｉ組成の少ないシリサイ
ド相が形成されるのに対し、比較的高温では、生成自由
エネルギーが大きく、Ｓｉ組成の多い安定なシリサイド
相に置き換わっていく。したがって、プロセス中のシリ
サイド化のための熱処理工程では、シリサイド結晶の核
形成密度や、熱処理温度の上昇速度などに依存して、不
均一なシリサイド薄膜が形成されてしまう。
【０００４】一方、均一なシリサイド形成としては、Ｓ
ｉ（１１１）面上のＣｏ薄膜を熱処理することによって
得られる、エピタキシャルＣｏＳｉ2膜の例がある。エ
ピタキシャル膜が得られるのは、ＳｉとＣｏＳｉ2が類
似の結晶構造とほぼ同じ格子定数を持つこと、その（１
１１）界面がエネルギー的に安定であること、などによ
る。このようなエピタキシャル膜では粒界がほとんど存
在せず、これを用いてコンタクトを形成すれば、熱処理
による構造の変化が少ない、信頼性の極めて高いコンタ
クトが形成できる。
ｉ（１１１）面上のＣｏ薄膜を熱処理することによって
得られる、エピタキシャルＣｏＳｉ2膜の例がある。エ
ピタキシャル膜が得られるのは、ＳｉとＣｏＳｉ2が類
似の結晶構造とほぼ同じ格子定数を持つこと、その（１
１１）界面がエネルギー的に安定であること、などによ
る。このようなエピタキシャル膜では粒界がほとんど存
在せず、これを用いてコンタクトを形成すれば、熱処理
による構造の変化が少ない、信頼性の極めて高いコンタ
クトが形成できる。
【０００５】しかし、半導体デバイスに通常用いられる
Ｓｉ（１００）基板上にコンタクトを形成する場合に
は、固相反応の初期にＣｏＳｉなどの生成自由エネルギ
ーの小さいシリサイド相ができるため、一様なエピタキ
シャル膜を得るのは難しい。そこで、Ｓｉ（１００）基
板の場合には、Ｃｏ／Ｓｉ界面にＴｉ薄膜又はＳｉＯx
薄膜をはさむことにより、熱処理初期でのＣｏ拡散及び
固相反応を抑えて、Ｓｉ（１００）界面にエピタキシャ
ルＣｏＳｉ2を形成する方法が提案されている。ところ
が、前者のＴｉ薄膜の場合には、膜厚の均一性が不十分
であり（1991年、アプライド・フィジックス・レター
ズ、第58巻、1308ページ (Applied PhysicsLetters, vo
l. 58, p. 1308 (1991) ）、後者のＳｉＯx薄膜の場合
には、実用的なシリサイド膜厚が得られていなかった
（1996年、アプライド・フィジックス・レターズ、第68
巻、3461ページ (Applied Physics Letters, vol. 68,
p. 3461(1996)）。
Ｓｉ（１００）基板上にコンタクトを形成する場合に
は、固相反応の初期にＣｏＳｉなどの生成自由エネルギ
ーの小さいシリサイド相ができるため、一様なエピタキ
シャル膜を得るのは難しい。そこで、Ｓｉ（１００）基
板の場合には、Ｃｏ／Ｓｉ界面にＴｉ薄膜又はＳｉＯx
薄膜をはさむことにより、熱処理初期でのＣｏ拡散及び
固相反応を抑えて、Ｓｉ（１００）界面にエピタキシャ
ルＣｏＳｉ2を形成する方法が提案されている。ところ
が、前者のＴｉ薄膜の場合には、膜厚の均一性が不十分
であり（1991年、アプライド・フィジックス・レター
ズ、第58巻、1308ページ (Applied PhysicsLetters, vo
l. 58, p. 1308 (1991) ）、後者のＳｉＯx薄膜の場合
には、実用的なシリサイド膜厚が得られていなかった
（1996年、アプライド・フィジックス・レターズ、第68
巻、3461ページ (Applied Physics Letters, vol. 68,
p. 3461(1996)）。
【０００６】
【発明が解決しようとする課題】第一の問題点は、Ｓｉ
基板上に直接金属を堆積して、引き続く熱処理でシリサ
イド電極を形成する方法では、コンタクト面内で均一な
シリサイド層が形成できないため、接合深さが５０ｎｍ
以下の浅い接合を、信頼性を保ちながら形成することが
難しいという点である。
基板上に直接金属を堆積して、引き続く熱処理でシリサ
イド電極を形成する方法では、コンタクト面内で均一な
シリサイド層が形成できないため、接合深さが５０ｎｍ
以下の浅い接合を、信頼性を保ちながら形成することが
難しいという点である。
【０００７】第二の問題点は、電極配線を構成する主た
る金属であるＡｌがシリサイドと反応しやすく、バリア
膜を必要とするため、コンタクト製造プロセスが複雑に
なるという点である。
る金属であるＡｌがシリサイドと反応しやすく、バリア
膜を必要とするため、コンタクト製造プロセスが複雑に
なるという点である。
【０００８】したがって、本発明の目的は、高速化デバ
イスに適したコンタクト構造を、高いバリア性・高いリ
ーク電流耐性を維持しながら実現し、簡便なセルフアラ
インプロセスによって、高速・高集積な半導体装置を提
供することにある。
イスに適したコンタクト構造を、高いバリア性・高いリ
ーク電流耐性を維持しながら実現し、簡便なセルフアラ
インプロセスによって、高速・高集積な半導体装置を提
供することにある。
【０００９】
【課題を解決するための手段】本発明のコンタクト構造
の製造方法では、シリコン基板上のコンタクト開口部
に、シリコンの直接窒化プロセスを用いて、厚さ０．５
〜１．５ｎｍの窒化シリコン（ＳｉＮx）膜を形成し、
続いてＣｏをはじめとする、シリサイド化固相反応での
拡散種が金属原子であるような金属を薄膜状に堆積し、
熱処理工程によってコンタクト開口部にのみＣｏＳｉ2
などの、熱力学的に最も安定なシリサイド相のみからな
るシリサイド電極を形成するものである。
の製造方法では、シリコン基板上のコンタクト開口部
に、シリコンの直接窒化プロセスを用いて、厚さ０．５
〜１．５ｎｍの窒化シリコン（ＳｉＮx）膜を形成し、
続いてＣｏをはじめとする、シリサイド化固相反応での
拡散種が金属原子であるような金属を薄膜状に堆積し、
熱処理工程によってコンタクト開口部にのみＣｏＳｉ2
などの、熱力学的に最も安定なシリサイド相のみからな
るシリサイド電極を形成するものである。
【００１０】すなわち本発明は、シリサイド化固相反応
での拡散種が金属原子であるシリサイドがＳｉ基板上に
直接形成されてオーミックコンタクトを形成する半導体
装置の製造方法において、Ｓｉ基板上に厚さ０．５〜
１．５ｎｍの窒化シリコン膜を形成する工程、前記拡散
種の金属原子の薄膜を堆積する工程、及び熱処理によっ
て拡散層にのみシリサイドを形成する工程とを有するこ
とを特徴とする、半導体装置の製造方法であり、更に該
製造方法により製造される半導体装置の構造である。
での拡散種が金属原子であるシリサイドがＳｉ基板上に
直接形成されてオーミックコンタクトを形成する半導体
装置の製造方法において、Ｓｉ基板上に厚さ０．５〜
１．５ｎｍの窒化シリコン膜を形成する工程、前記拡散
種の金属原子の薄膜を堆積する工程、及び熱処理によっ
て拡散層にのみシリサイドを形成する工程とを有するこ
とを特徴とする、半導体装置の製造方法であり、更に該
製造方法により製造される半導体装置の構造である。
【００１１】
【発明の実施の形態】シリサイド化固相反応での拡散種
が金属原子であるシリサイドを形成する際に、前記拡散
種の金属原子の薄膜と、Ｓｉ基板との間に、薄い窒化シ
リコン（ＳｉＮx）膜をはさむことにより、熱処理初期
におけ該金属原子の拡散を抑制し、十分な温度に達して
初めて、生成自由エネルギーの最も大きいシリサイド相
を生成させるようにすることができる。窒化シリコン膜
としては、０．５〜１．５ｎｍ、好ましくは０．５〜
１．０ｎｍ程度に形成するのが望ましい。０．５ｎｍ未
満では厚さをコントロールすることが難しく、１．５ｎ
ｍを超えると、拡散が遅くなりすぎて実用的ではない場
合もある。また上記拡散種の金属の例としては、Ｃｏ、
Ｎｉ、Ｖ、Ｐｔ、Ｐｄなどがあるが、いずれも窒化物の
生成自由エネルギーが小さく、ＳｉＮx膜とほとんど反
応しないため、膜厚換算で１０ｎｍ以上の該金属が拡散
してもＳｉＮx膜の構造は維持される。したがって、あ
らかじめＳｉＮx膜上に適当な膜厚の該金属薄膜を堆積
しておけば、上記のような固相反応の後、該金属のシリ
サイド膜上にＳｉＮx膜が残留し、該残留したＳｉＮx膜
が更にその上に堆積される主たる配線金属に対するバリ
ア膜として働く。一方、シリサイド固相反応での拡散種
がＳｉ原子であるような金属（Ｔｉ，Ｗ，Ｔａ，Ｍｏな
ど）の場合には、Ｓｉ基板との間に薄い窒化シリコン
（ＳｉＮx）層をはさんで熱処理を行っても、シリサイ
ド層はＳｉＮx層より上方に形成されるため、低抵抗で
良好なコンタクトは形成できない。
が金属原子であるシリサイドを形成する際に、前記拡散
種の金属原子の薄膜と、Ｓｉ基板との間に、薄い窒化シ
リコン（ＳｉＮx）膜をはさむことにより、熱処理初期
におけ該金属原子の拡散を抑制し、十分な温度に達して
初めて、生成自由エネルギーの最も大きいシリサイド相
を生成させるようにすることができる。窒化シリコン膜
としては、０．５〜１．５ｎｍ、好ましくは０．５〜
１．０ｎｍ程度に形成するのが望ましい。０．５ｎｍ未
満では厚さをコントロールすることが難しく、１．５ｎ
ｍを超えると、拡散が遅くなりすぎて実用的ではない場
合もある。また上記拡散種の金属の例としては、Ｃｏ、
Ｎｉ、Ｖ、Ｐｔ、Ｐｄなどがあるが、いずれも窒化物の
生成自由エネルギーが小さく、ＳｉＮx膜とほとんど反
応しないため、膜厚換算で１０ｎｍ以上の該金属が拡散
してもＳｉＮx膜の構造は維持される。したがって、あ
らかじめＳｉＮx膜上に適当な膜厚の該金属薄膜を堆積
しておけば、上記のような固相反応の後、該金属のシリ
サイド膜上にＳｉＮx膜が残留し、該残留したＳｉＮx膜
が更にその上に堆積される主たる配線金属に対するバリ
ア膜として働く。一方、シリサイド固相反応での拡散種
がＳｉ原子であるような金属（Ｔｉ，Ｗ，Ｔａ，Ｍｏな
ど）の場合には、Ｓｉ基板との間に薄い窒化シリコン
（ＳｉＮx）層をはさんで熱処理を行っても、シリサイ
ド層はＳｉＮx層より上方に形成されるため、低抵抗で
良好なコンタクトは形成できない。
【００１２】特に、前記金属原子としてＣｏを用いた場
合には、前述のように、ＣｏＳｉ2とＳｉは、類似の結
晶構造とほぼ同じ格子定数を有するため、ＣｏＳｉ2膜
とＳｉ基板との間にエピタキシャル関係が得られる。ま
た、ＳｉＮx膜中のＣｏ拡散速度は、金属中のそれに比
べて極めて遅いため、中間層にＴｉ金属を用いた従来法
の場合に比べて、一様で欠陥の少ないＣｏＳｉ2膜が得
られるという利点がある。
合には、前述のように、ＣｏＳｉ2とＳｉは、類似の結
晶構造とほぼ同じ格子定数を有するため、ＣｏＳｉ2膜
とＳｉ基板との間にエピタキシャル関係が得られる。ま
た、ＳｉＮx膜中のＣｏ拡散速度は、金属中のそれに比
べて極めて遅いため、中間層にＴｉ金属を用いた従来法
の場合に比べて、一様で欠陥の少ないＣｏＳｉ2膜が得
られるという利点がある。
【００１３】
【実施例】以下、実施例を参照して本発明を更に具体的
に説明するが、本発明はこれらの実施例のみに限定され
るものではない。
に説明するが、本発明はこれらの実施例のみに限定され
るものではない。
【００１４】実施例１ 本発明の実施の形態について図１を用いて詳細に説明す
る。図１は、本発明のコバルトシリサイド層を含む積層
構造について、その形成方法の各工程を示す断面図であ
る。
る。図１は、本発明のコバルトシリサイド層を含む積層
構造について、その形成方法の各工程を示す断面図であ
る。
【００１５】清浄なＳｉ（１００）基板を、プラズマＣ
ＶＤチャンバー内に搬送し、基板温度を３００℃に保ち
ながら、アンモニアガス雰囲気でプラズマを生成するこ
とにより、Ｓｉ基板１を直接窒化する。このような窒化
法により得られる窒化シリコン膜２は、厚さがおよそ１
ｎｍで、組成が化学量論比であるＳｉ3Ｎ4に近いこと
が、Ｘ線光電子分光から確認できる。この表面に厚さ１
５ｎｍのＣｏ薄膜３をスパッタ法により堆積する（図１
（ａ））。続いてＡｒガス雰囲気中で、７５０℃、３０
分の熱処理を行うことにより、表面のＣｏ薄膜３は完全
にシリサイド化する。結晶性を断面透過電子顕微鏡を用
いて高分解能で観察すると、基板のＳｉ結晶に格子整合
して、（１００）方位に揃ったＣｏＳｉ2結晶層４が観
測される。界面は１〜２原子層のレベルで平坦であり、
膜厚も約２０ｎｍとほぼ均一である。最表面には、厚さ
１〜２ｎｍのアモルファス状の領域５が観測されるが、
Ｘ線光電子分光による分析から、主にＳｉの窒化物から
なる薄膜であることが確認できる（図１（ｂ））。この
試料の表面上に、Ａｌ膜６を５０ｎｍ堆積した試料を作
製し（図１（ｃ））、窒素雰囲気中での熱処理（５５０
℃，６０分）を行っても、Ａｌ膜６とＣｏＳｉ2結晶層
４との界面層の厚さが若干増加するものの、界面の平坦
さは保たれ、ＣｏＳｉ2上の窒化シリコン層５が界面反
応を抑制する働きがあることが確認される。
ＶＤチャンバー内に搬送し、基板温度を３００℃に保ち
ながら、アンモニアガス雰囲気でプラズマを生成するこ
とにより、Ｓｉ基板１を直接窒化する。このような窒化
法により得られる窒化シリコン膜２は、厚さがおよそ１
ｎｍで、組成が化学量論比であるＳｉ3Ｎ4に近いこと
が、Ｘ線光電子分光から確認できる。この表面に厚さ１
５ｎｍのＣｏ薄膜３をスパッタ法により堆積する（図１
（ａ））。続いてＡｒガス雰囲気中で、７５０℃、３０
分の熱処理を行うことにより、表面のＣｏ薄膜３は完全
にシリサイド化する。結晶性を断面透過電子顕微鏡を用
いて高分解能で観察すると、基板のＳｉ結晶に格子整合
して、（１００）方位に揃ったＣｏＳｉ2結晶層４が観
測される。界面は１〜２原子層のレベルで平坦であり、
膜厚も約２０ｎｍとほぼ均一である。最表面には、厚さ
１〜２ｎｍのアモルファス状の領域５が観測されるが、
Ｘ線光電子分光による分析から、主にＳｉの窒化物から
なる薄膜であることが確認できる（図１（ｂ））。この
試料の表面上に、Ａｌ膜６を５０ｎｍ堆積した試料を作
製し（図１（ｃ））、窒素雰囲気中での熱処理（５５０
℃，６０分）を行っても、Ａｌ膜６とＣｏＳｉ2結晶層
４との界面層の厚さが若干増加するものの、界面の平坦
さは保たれ、ＣｏＳｉ2上の窒化シリコン層５が界面反
応を抑制する働きがあることが確認される。
【００１６】実施例２ 本発明の他の実施形態について、図２を用いて詳細に説
明する。図２は、本発明のニッケルシリサイド層を含む
コンタクト構造について、その形成方法の各工程を示す
一部断面図である。
明する。図２は、本発明のニッケルシリサイド層を含む
コンタクト構造について、その形成方法の各工程を示す
一部断面図である。
【００１７】抵抗率が１０Ωｃｍのｎ，ｐ両タイプのＳ
ｉ（１００）基板１を、厚さ３００ｎｍのＳｉＯ2膜７
で被覆し、直径１００ｍｍの円形の開口部を形成する。
次に、この試料を真空槽中に搬送して基板温度を５００
℃に保ち、高温フィラメントを通過させた窒素ガスビー
ム（原子状窒素を含む）を表面に照射する。このとき、
開口部底面のＳｉ表面には厚さ１．０ｎｍの窒化膜２
が、酸化膜７上にはＳｉＯＮ膜８が形成される。ここ
で、Ｓｉ上の窒化膜は化学量論比より窒素の含有量が少
なく、組成がＳｉ：Ｎ＝１：１であるような膜である。
同じ真空槽中で基板温度を５０℃に下げ、ＥＢガンを用
いて平均膜厚２０ｎｍのＮｉ薄膜９を堆積する（図２
（ａ））。次に、Ａｒ雰囲気中でRapid Thermal Anneal
ing（ＲＴＡ）法により、７５０℃，３０秒の条件で急
速加熱処理を施す。このとき、開口部底面のＮｉが消費
されてＳｉとＮを主成分とする薄膜５の下に均一な厚さ
のＮｉＳｉ2層１０が形成される（図２（ｂ））。この
シリサイド層１０は、基板の結晶構造を引き継いで（１
００）配向となり、ＳｉとＮｉＳｉ2の格子定数が非常
に近いことから、界面はＣｏＳｉ2の場合と同様、エピ
タキシャル界面となる。ところどころに長さ１〜２ｎｍ
の（１１１）面のファセットが存在する以外は、（１０
０）面に平行なフラット界面となる。ＳｉＮ膜を形成し
ないＳｉ／Ｎｉ界面に対して上記熱処理を行った場合に
は、界面は（１１１）面のファセットで覆われることか
ら、ＳｉＮ膜をＳｉ／Ｎｉ界面にはさむという本発明
が、フラットＮｉＳｉ2／Ｓｉ界面を得る上で顕著な効
果を奏することが検証される。図２（ｂ）のコンタクト
構造を有する基板を、塩酸を主成分とする酸混合液中で
洗浄することにより、未反応のＮｉ層９を除去した後、
厚さ２００ｎｍのＡｌ膜６を堆積して、リソグラフィー
プロセスにより、各コンタクトにそれぞれコンタクトパ
ッドを形成する（図２（ｃ））。
ｉ（１００）基板１を、厚さ３００ｎｍのＳｉＯ2膜７
で被覆し、直径１００ｍｍの円形の開口部を形成する。
次に、この試料を真空槽中に搬送して基板温度を５００
℃に保ち、高温フィラメントを通過させた窒素ガスビー
ム（原子状窒素を含む）を表面に照射する。このとき、
開口部底面のＳｉ表面には厚さ１．０ｎｍの窒化膜２
が、酸化膜７上にはＳｉＯＮ膜８が形成される。ここ
で、Ｓｉ上の窒化膜は化学量論比より窒素の含有量が少
なく、組成がＳｉ：Ｎ＝１：１であるような膜である。
同じ真空槽中で基板温度を５０℃に下げ、ＥＢガンを用
いて平均膜厚２０ｎｍのＮｉ薄膜９を堆積する（図２
（ａ））。次に、Ａｒ雰囲気中でRapid Thermal Anneal
ing（ＲＴＡ）法により、７５０℃，３０秒の条件で急
速加熱処理を施す。このとき、開口部底面のＮｉが消費
されてＳｉとＮを主成分とする薄膜５の下に均一な厚さ
のＮｉＳｉ2層１０が形成される（図２（ｂ））。この
シリサイド層１０は、基板の結晶構造を引き継いで（１
００）配向となり、ＳｉとＮｉＳｉ2の格子定数が非常
に近いことから、界面はＣｏＳｉ2の場合と同様、エピ
タキシャル界面となる。ところどころに長さ１〜２ｎｍ
の（１１１）面のファセットが存在する以外は、（１０
０）面に平行なフラット界面となる。ＳｉＮ膜を形成し
ないＳｉ／Ｎｉ界面に対して上記熱処理を行った場合に
は、界面は（１１１）面のファセットで覆われることか
ら、ＳｉＮ膜をＳｉ／Ｎｉ界面にはさむという本発明
が、フラットＮｉＳｉ2／Ｓｉ界面を得る上で顕著な効
果を奏することが検証される。図２（ｂ）のコンタクト
構造を有する基板を、塩酸を主成分とする酸混合液中で
洗浄することにより、未反応のＮｉ層９を除去した後、
厚さ２００ｎｍのＡｌ膜６を堆積して、リソグラフィー
プロセスにより、各コンタクトにそれぞれコンタクトパ
ッドを形成する（図２（ｃ））。
【００１８】このようなコンタクトは、ショットキー接
合ダイオードになっており、Ｉ−Ｖ法により障壁高さを
測定できる。ｎ，ｐ基板の試料に対して、温度７７Ｋで
測定した典型的な障壁高さはそれぞれ、０．４０ｅＶ，
０．６５ｅＶとなった。両者の和が、Ｓｉのバンドギャ
ップ１．１ｅＶに近いことから、コンタクト内の障壁高
さ分布がほぼ均一であることが証明される。通常のＮｉ
Ｓｉ2／ｎ−Ｓｉでの障壁高さが約０．７ｅＶであるの
に比べると、ｎ基板での障壁高さが著しく低い。このこ
とは、ｎ基板への極めて低抵抗なオーミックコンタクト
が本発明の手法によって実現できることを示している。
合ダイオードになっており、Ｉ−Ｖ法により障壁高さを
測定できる。ｎ，ｐ基板の試料に対して、温度７７Ｋで
測定した典型的な障壁高さはそれぞれ、０．４０ｅＶ，
０．６５ｅＶとなった。両者の和が、Ｓｉのバンドギャ
ップ１．１ｅＶに近いことから、コンタクト内の障壁高
さ分布がほぼ均一であることが証明される。通常のＮｉ
Ｓｉ2／ｎ−Ｓｉでの障壁高さが約０．７ｅＶであるの
に比べると、ｎ基板での障壁高さが著しく低い。このこ
とは、ｎ基板への極めて低抵抗なオーミックコンタクト
が本発明の手法によって実現できることを示している。
【００１９】実施例３ 図３（ａ）〜（ｄ）は、本発明のコバルトシリサイドコ
ンタクトを含むＭＯＳ型トランジスタについて、その形
成方法の各工程を示す、一部断面図である。図３（ａ）
に示すように、半導体基板１上に素子分離領域１１を形
成し、熱酸化によってゲート酸化膜１２を形成する。次
いで、多結晶シリコンを堆積してパターニング工程によ
り、多結晶シリコンゲート１３を形成する。ここで、低
濃度のイオン注入で拡散層１４を形成した後、全面への
酸化膜堆積とそれに引き続く異方性エッチングでサイド
ウォール１５を形成する。更に高濃度のイオン注入した
後に熱処理を行って拡散層１４を形成することにより、
ＬＤＤ構造となる。
ンタクトを含むＭＯＳ型トランジスタについて、その形
成方法の各工程を示す、一部断面図である。図３（ａ）
に示すように、半導体基板１上に素子分離領域１１を形
成し、熱酸化によってゲート酸化膜１２を形成する。次
いで、多結晶シリコンを堆積してパターニング工程によ
り、多結晶シリコンゲート１３を形成する。ここで、低
濃度のイオン注入で拡散層１４を形成した後、全面への
酸化膜堆積とそれに引き続く異方性エッチングでサイド
ウォール１５を形成する。更に高濃度のイオン注入した
後に熱処理を行って拡散層１４を形成することにより、
ＬＤＤ構造となる。
【００２０】次に、コンタクト底部の自然酸化膜を希フ
ッ酸で除去した後、基板をプラズマＣＶＤチャンバー内
に搬送し、基板温度を３００℃に保ちながら、アンモニ
アガス雰囲気でプラズマを生成することにより、基板表
面を窒化する。このとき、コンタクト底面のＳｉ表面に
は厚さ１．０ｎｍのＳｉＮ膜２で覆われ、このときフィ
ールド酸化膜表面も窒化されて、ごく薄い酸窒化膜（Ｓ
ｉＯＮ）８となる。続いて、スパッタ法を用いて、試料
全面に厚さ３０ｎｍのＣｏ薄膜３をスパッタする（図３
（ｂ））。なお、図３（ｂ）では酸窒化膜８を模式的に
示しているが、後に続く図３（ｃ）、（ｄ）では省略す
る。
ッ酸で除去した後、基板をプラズマＣＶＤチャンバー内
に搬送し、基板温度を３００℃に保ちながら、アンモニ
アガス雰囲気でプラズマを生成することにより、基板表
面を窒化する。このとき、コンタクト底面のＳｉ表面に
は厚さ１．０ｎｍのＳｉＮ膜２で覆われ、このときフィ
ールド酸化膜表面も窒化されて、ごく薄い酸窒化膜（Ｓ
ｉＯＮ）８となる。続いて、スパッタ法を用いて、試料
全面に厚さ３０ｎｍのＣｏ薄膜３をスパッタする（図３
（ｂ））。なお、図３（ｂ）では酸窒化膜８を模式的に
示しているが、後に続く図３（ｃ）、（ｄ）では省略す
る。
【００２１】ここで、前記ＲＴＡ法により、７５０℃，
６０秒の急速熱処理を行う。コンタクト部では、表面の
Ｃｏが基板Ｓｉ中に拡散して、均一な厚さ（１５ｎｍ）
のＣｏＳｉ2層４を形成する。ＳｉＮ層の存在によって
コバルトの供給速度が抑えられているため、シリサイド
は基板の結晶配向を反映した安定な結晶構造をとり、界
面は原子オーダーで急峻かつ平坦で、Ｓｉ（１００）／
ＣｏＳｉ2（１００）のエピタキシャル関係が実現す
る。この時点で、ＳｉとＮを主成分とする薄膜５はＣｏ
Ｓｉ2層の直上に存在し、更にその上には未反応のＣｏ
層３が残留している（図３（ｃ））。また、フィールド
酸化膜をはじめとする、シリコン酸化膜上ではＣｏ層３
はほぼそのまま残留している。
６０秒の急速熱処理を行う。コンタクト部では、表面の
Ｃｏが基板Ｓｉ中に拡散して、均一な厚さ（１５ｎｍ）
のＣｏＳｉ2層４を形成する。ＳｉＮ層の存在によって
コバルトの供給速度が抑えられているため、シリサイド
は基板の結晶配向を反映した安定な結晶構造をとり、界
面は原子オーダーで急峻かつ平坦で、Ｓｉ（１００）／
ＣｏＳｉ2（１００）のエピタキシャル関係が実現す
る。この時点で、ＳｉとＮを主成分とする薄膜５はＣｏ
Ｓｉ2層の直上に存在し、更にその上には未反応のＣｏ
層３が残留している（図３（ｃ））。また、フィールド
酸化膜をはじめとする、シリコン酸化膜上ではＣｏ層３
はほぼそのまま残留している。
【００２２】次に、未反応のＣｏを除去するため、（硫
酸）：（硝酸）：（リン酸）：（酢酸）＝１：１：４：
４の混合溶液を用いて５０℃でエッチングを行う。以上
の処理により、拡散層上に自己整合的にＣｏＳｉ2コン
タクトを形成することができる（図３（ｄ））。
酸）：（硝酸）：（リン酸）：（酢酸）＝１：１：４：
４の混合溶液を用いて５０℃でエッチングを行う。以上
の処理により、拡散層上に自己整合的にＣｏＳｉ2コン
タクトを形成することができる（図３（ｄ））。
【００２３】電気特性を評価するため、同様の方法で得
られたコンタクトにＡｌ配線を施し、１×１μｍ2のコ
ンタクトが２０００個連なったコンタクトチェーンパタ
ーンを作製した。平均コンタクト抵抗は１×１０-7Ωｃ
ｍ2程度であり、十分低い値が得られた。また水素雰囲
気中で、５００℃，３０分の熱処理を行って電気測定を
行ったが、抵抗はほとんど上昇せず、リーク電流も発生
しなかった。
られたコンタクトにＡｌ配線を施し、１×１μｍ2のコ
ンタクトが２０００個連なったコンタクトチェーンパタ
ーンを作製した。平均コンタクト抵抗は１×１０-7Ωｃ
ｍ2程度であり、十分低い値が得られた。また水素雰囲
気中で、５００℃，３０分の熱処理を行って電気測定を
行ったが、抵抗はほとんど上昇せず、リーク電流も発生
しなかった。
【００２４】本実施例では、金属としてＣｏを用いてい
るが、他の金属、例えばＮｉ，Ｖ，Ｐｔ，Ｐｄなどを用
いても、安定なシリサイド相からなる一様な厚さコンタ
クトを形成することができる。これらの金属はいずれ
も、シリサイド化固相反応での拡散種となる金属であ
り、窒化物の生成自由エネルギーが比較的小さいためＳ
ｉＮ膜との反応性が低いという特徴がある。
るが、他の金属、例えばＮｉ，Ｖ，Ｐｔ，Ｐｄなどを用
いても、安定なシリサイド相からなる一様な厚さコンタ
クトを形成することができる。これらの金属はいずれ
も、シリサイド化固相反応での拡散種となる金属であ
り、窒化物の生成自由エネルギーが比較的小さいためＳ
ｉＮ膜との反応性が低いという特徴がある。
【００２５】また、Ｓｉ基板の窒化のプロセスには、ア
ンモニアガスプラズマにさらす方法以外に、ＥＣＲで活
性化したアンモニアガスや窒素ガスのビーム照射など、
反応性の高い窒素原子に基板をさらす方法によっても同
様の効果が得られる。
ンモニアガスプラズマにさらす方法以外に、ＥＣＲで活
性化したアンモニアガスや窒素ガスのビーム照射など、
反応性の高い窒素原子に基板をさらす方法によっても同
様の効果が得られる。
【００２６】
【発明の効果】第一の効果は、半導体装置の信頼性の向
上が図られることである。その理由は、コンタクト面内
で均一な厚さのシリサイド層がコンタクト界面に形成さ
れるため、半導体装置の高性能化のために接合深さを５
０ｎｍ以下に浅くしても、シリサイド化に伴う構造の乱
れが局所的に接合界面にまで及ぶということがなく、リ
ーク電流が発生しにくいためである。
上が図られることである。その理由は、コンタクト面内
で均一な厚さのシリサイド層がコンタクト界面に形成さ
れるため、半導体装置の高性能化のために接合深さを５
０ｎｍ以下に浅くしても、シリサイド化に伴う構造の乱
れが局所的に接合界面にまで及ぶということがなく、リ
ーク電流が発生しにくいためである。
【００２７】第二の効果は、半導体装置の製造工程を簡
素化できることである。その理由は、シリサイド層の形
成と同時に、シリサイド上に薄いＳｉＮx層が残留し、
この層がコンタクトを構成する主たる金属であるＡｌや
Ｗに対するバリア膜となるからである。
素化できることである。その理由は、シリサイド層の形
成と同時に、シリサイド上に薄いＳｉＮx層が残留し、
この層がコンタクトを構成する主たる金属であるＡｌや
Ｗに対するバリア膜となるからである。
【図１】本発明のコバルトシリサイド層を含む積層構造
について、その形成方法の各工程を示す断面図である。
について、その形成方法の各工程を示す断面図である。
【図２】本発明のニッケルシリサイド層を含むコンタク
ト構造について、その形成方法の各工程を示す一部断面
図である。
ト構造について、その形成方法の各工程を示す一部断面
図である。
【図３】本発明のコバルトシリサイドコンタクトを含む
ＭＯＳ型トランジスタについて、その形成方法の各工程
を示す、一部断面図である。
ＭＯＳ型トランジスタについて、その形成方法の各工程
を示す、一部断面図である。
１ Ｓｉ（１００）半導体基板 ２ シリコン窒化膜 ３ Ｃｏ膜 ４ ＣｏＳｉ2膜 ５ ＳｉとＮを主成分とする膜 ６ Ａｌ膜 ７ ＳｉＯ2層間膜 ８ ＳｉＯＮ膜 ９ Ｎｉ膜 １０ ＮｉＳｉ2膜 １１ 素子分離領域 １２ ゲート酸化膜 １３ 多結晶シリコンゲート １４ 拡散層
Claims (7)
- 【請求項１】 シリサイド化固相反応での拡散種が金属
原子であるシリサイドがＳｉ基板上に直接形成されてオ
ーミックコンタクトを形成する半導体装置の製造方法に
おいて、Ｓｉ基板上に厚さ０．５〜１．５ｎｍの窒化シ
リコン膜を形成する工程、前記拡散種の金属原子の薄膜
を堆積する工程、及び熱処理によって拡散層にのみシリ
サイドを形成する工程とを有することを特徴とする、半
導体装置の製造方法。 - 【請求項２】 前記拡散種となる金属原子が、Ｃｏ，Ｎ
ｉ，Ｖ，Ｐｔ及びＰｄからなる群から選択される１種の
金属である請求項１に記載の製造方法。 - 【請求項３】 前記拡散種となる金属原子が、Ｃｏであ
って、形成されるシリサイドがエピタキシャルＣｏＳｉ
2である請求項２に記載の製造方法。 - 【請求項４】 シリサイド化固相反応での拡散種が金属
原子であるシリサイドがＳｉ基板上に直接形成されてオ
ーミックコンタクトを形成する半導体装置において、該
シリサイドがＳｉ基板上に厚さ０．５〜１．５ｎｍの窒
化シリコン膜を形成した後に、該窒化シリコン膜上に堆
積された前記拡散種の金属原子の薄膜から前記窒化シリ
コン膜を通して熱拡散により拡散した金属原子とのシリ
サイド化固相反応によるものであることを特徴とする半
導体装置。 - 【請求項５】 前記拡散種となる金属原子が、Ｃｏ，Ｎ
ｉ，Ｖ，Ｐｔ及びＰｄからなる群から選択される１種の
金属である請求項４に記載の半導体装置。 - 【請求項６】 前記拡散種となる金属原子が、Ｃｏであ
って、形成されるシリサイドがエピタキシャルＣｏＳｉ
2である請求項５に記載の半導体装置。 - 【請求項７】 前記形成されたシリサイド上に窒化シリ
コン膜が残留していることを特徴とする請求項４〜６の
いずれか１項に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16608797A JP3191728B2 (ja) | 1997-06-23 | 1997-06-23 | 半導体装置及びその製造方法 |
| US09/598,502 US6346465B1 (en) | 1997-06-23 | 2000-06-22 | Semiconductor device with silicide contact structure and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16608797A JP3191728B2 (ja) | 1997-06-23 | 1997-06-23 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1116853A true JPH1116853A (ja) | 1999-01-22 |
| JP3191728B2 JP3191728B2 (ja) | 2001-07-23 |
Family
ID=15824757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16608797A Expired - Lifetime JP3191728B2 (ja) | 1997-06-23 | 1997-06-23 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6346465B1 (ja) |
| JP (1) | JP3191728B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227865A (ja) * | 2006-02-27 | 2007-09-06 | Seiko Epson Corp | シリサイドの形成方法及び半導体装置の製造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026143A1 (fr) * | 1999-10-04 | 2001-04-12 | Matsushita Eletric Industrial Co., Ltd. | Procédé de fabrication d'un dispositif à semi-conducteur |
| US6890854B2 (en) * | 2000-11-29 | 2005-05-10 | Chartered Semiconductor Manufacturing, Inc. | Method and apparatus for performing nickel salicidation |
| US6468900B1 (en) * | 2000-12-06 | 2002-10-22 | Advanced Micro Devices, Inc. | Dual layer nickel deposition using a cobalt barrier to reduce surface roughness at silicide/junction interface |
| US6730616B2 (en) * | 2001-09-24 | 2004-05-04 | Texas Instruments Incorporated | Versatile plasma processing system for producing oxidation resistant barriers |
| SG120865A1 (en) * | 2002-04-03 | 2006-04-26 | Univ Singapore | Method of forming epitaxial metal silicide for a semiconductor device |
| US7122454B2 (en) * | 2002-06-12 | 2006-10-17 | Applied Materials, Inc. | Method for improving nitrogen profile in plasma nitrided gate dielectric layers |
| US7067439B2 (en) * | 2002-06-14 | 2006-06-27 | Applied Materials, Inc. | ALD metal oxide deposition process using direct oxidation |
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US6878624B1 (en) * | 2003-09-30 | 2005-04-12 | International Business Machines Corporation | Pre-anneal of CoSi, to prevent formation of amorphous layer between Ti-O-N and CoSi |
| US8119210B2 (en) * | 2004-05-21 | 2012-02-21 | Applied Materials, Inc. | Formation of a silicon oxynitride layer on a high-k dielectric material |
| US7645710B2 (en) * | 2006-03-09 | 2010-01-12 | Applied Materials, Inc. | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| US7837838B2 (en) * | 2006-03-09 | 2010-11-23 | Applied Materials, Inc. | Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus |
| US7678710B2 (en) | 2006-03-09 | 2010-03-16 | Applied Materials, Inc. | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| WO2008039845A2 (en) * | 2006-09-26 | 2008-04-03 | Applied Materials, Inc. | Fluorine plasma treatment of high-k gate stack for defect passivation |
| GB2526950B (en) | 2011-11-23 | 2016-04-20 | Acorn Tech Inc | Improving metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US9236345B2 (en) * | 2014-03-24 | 2016-01-12 | Globalfoundries Inc. | Oxide mediated epitaxial nickel disilicide alloy contact formation |
| EA027360B1 (ru) * | 2014-09-23 | 2017-07-31 | Открытое акционерное общество "ИНТЕГРАЛ"-управляющая компания холдинга "ИНТЕГРАЛ" | Способ изготовления диода шоттки |
| JP6398744B2 (ja) * | 2015-01-23 | 2018-10-03 | 三菱電機株式会社 | 半導体デバイス用基板の製造方法 |
| CN106611704A (zh) * | 2015-10-26 | 2017-05-03 | 北京大学 | 一种超薄硅化物的制备方法 |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| WO2018094205A1 (en) | 2016-11-18 | 2018-05-24 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4707197A (en) | 1984-08-02 | 1987-11-17 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of producing a silicide/Si heteroepitaxial structure, and articles produced by the method |
| EP0183995B1 (en) | 1984-11-02 | 1989-08-16 | Hitachi, Ltd. | Semiconductor device having a polycrystalline silicon interconnection layer and method for its manufacture |
| US4814294A (en) | 1987-07-30 | 1989-03-21 | Allied-Signal Inc. | Method of growing cobalt silicide films by chemical vapor deposition |
| JPH02162722A (ja) * | 1988-12-16 | 1990-06-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US5323053A (en) | 1992-05-28 | 1994-06-21 | At&T Bell Laboratories | Semiconductor devices using epitaxial silicides on (111) surfaces etched in (100) silicon substrates |
| JP3262676B2 (ja) | 1993-06-25 | 2002-03-04 | 株式会社リコー | 半導体装置 |
| US5652180A (en) * | 1993-06-28 | 1997-07-29 | Kawasaki Steel Corporation | Method of manufacturing semiconductor device with contact structure |
| US5430328A (en) | 1994-05-31 | 1995-07-04 | United Microelectronics Corporation | Process for self-align contact |
| JP2586345B2 (ja) * | 1994-10-14 | 1997-02-26 | 日本電気株式会社 | コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 |
| JPH098297A (ja) | 1995-06-26 | 1997-01-10 | Mitsubishi Electric Corp | 半導体装置、その製造方法及び電界効果トランジスタ |
| US5861340A (en) | 1996-02-15 | 1999-01-19 | Intel Corporation | Method of forming a polycide film |
| JPH10335265A (ja) | 1997-05-27 | 1998-12-18 | Sony Corp | 半導体装置の製造方法 |
| US5973372A (en) | 1997-12-06 | 1999-10-26 | Omid-Zohoor; Farrokh | Silicided shallow junction transistor formation and structure with high and low breakdown voltages |
| US6229167B1 (en) * | 1998-03-24 | 2001-05-08 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
1997
- 1997-06-23 JP JP16608797A patent/JP3191728B2/ja not_active Expired - Lifetime
-
2000
- 2000-06-22 US US09/598,502 patent/US6346465B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227865A (ja) * | 2006-02-27 | 2007-09-06 | Seiko Epson Corp | シリサイドの形成方法及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6346465B1 (en) | 2002-02-12 |
| JP3191728B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3191728B2 (ja) | 半導体装置及びその製造方法 | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| JP3285934B2 (ja) | 半導体装置の製造方法 | |
| US20060214198A1 (en) | Semiconductor device and manufacturing method thereof | |
| US5514908A (en) | Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries | |
| US20010008293A1 (en) | MIS transistor and manufacturing method thereof | |
| JP4222541B2 (ja) | ニッケルシリサイドの作製方法および半導体集積デバイス | |
| JP5221112B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20030104694A1 (en) | Method of fabricating a nickel silicide on a substrate | |
| US7202147B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100982420B1 (ko) | 실리사이드 박막을 갖는 반도체 소자 및 그 제조 방법 | |
| US8435862B2 (en) | Method of manufacturing semiconductor device | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JP3175696B2 (ja) | 半導体装置の製造方法 | |
| JPH0661177A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6255181B1 (en) | Method for fabricating MOS semiconductor device having salicide region and LDD structure | |
| US7335606B2 (en) | Silicide formed from ternary metal alloy films | |
| JPH05315286A (ja) | 半導体装置の電極部及び電極部の形成方法 | |
| US6316362B1 (en) | Method for manufacturing semiconductor device | |
| Burte et al. | Cobalt disilicide formed by rapid thermal annealing and throughmetal arsenic implantation | |
| US20020045344A1 (en) | Method of forming polycrystalline cosi2 salicide and products obtained thereof | |
| JPH04299825A (ja) | 半導体装置の製造方法 | |
| JP2874642B2 (ja) | 半導体装置の製造方法 | |
| JP2944125B2 (ja) | 半導体装置 | |
| JP3537273B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |