KR0179826B1 - 반도체 소자의 배선 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 반도체 기판 위에 절연막을 증착한 후 선택식각하여 콘택홀을 형성하는 공정과; 상기 콘택홀 및 기판 위에 실리콘막을 형성하는 공정과; 상기 실리콘막 위에 제1 금속막을 형성하는 공정과; 상기 실리콘막 및 제1 금속막을 열처리하여 배선층인 실리사이드막을 형성하는 공정 및; 상기 실리사이드막 위에 배선으로 사용되는 제2 금속막을 형성하는 공정을 거쳐 반도체 소자의 배선 제조를 완료함으로써, 알루미늄 플로우잉(flowing) 공정시 요구되는 고온에서도 견딜 수 있는 두께의 Tisix 장벽층을 콘택홀 하부에까지 형성할 수 있을 뿐 아니라 알루미늄의 이동도 증가에 따른 콘택홀 내의 알루미늄 필링 특성을 향상시킬 수 있는 고신뢰성의 반도체 소자를 구현할 수 있게 된다.

Description

반도체 소자의 배선 형성방법

제1(a)도 내지 제1(d)도는 종래 기술에 따른 반도체 소자의 배선 형성방법을 도시한 공정수순도.

제2(a)도 내지 제2(e)도는 본 발명에 따른 반도체 소자의 배선 형성방법을 도시한 공정수순도.

* 도면의 주요부분에 대한 부호의 설명

100 : 기판 102 : 절연막

104 : 실리콘막 106 : 제1 금속막

108 : 실리사이드막 110 : 제2 금속막

본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 특히 종횡비(aspect ratio)가 큰 콘택 홀에도 성공적으로 금속증착이 가능하도록 한 집적도가 높은 ULSI급 반도체 소자의 배선 형성방법에 관한 것이다.

일반적으로 이용되고 있는 반도체 소자의 배선 형성방법은 제1(a)도 내지 제1(d)도에 도시된 공정수순도에서 알수 있듯이 먼저, 실리콘 기판(1) 상에 절연막인 산화막(3)을 형성한 뒤 상기 실리콘 기판(1)과 신호를 전달할 금속과의 연결을 위해 기판(1)의 표면 일부가 드러나도록 상기 산화막(3)을 식각하여 제1(a)도에 도시된 바와 같은 콘택홀을 형성한다.

그후 제1(b)도에 도시된 바와 같이 후속 공정에서 증착될 금속인 알루미늄과 실리콘 기판 간의 반응을 억제하기 위하여 상기 산화막(3)과 실리콘 기판(1) 상에 Mosi₂, TiW 및 TiN 등으로 이루어진 장벽층(5)을 형성한다. 이때 상기 금속과 실리콘 간의 전기적 접촉저항을 낮추기 위해 상기 장벽층 증착에 앞서 Ti를 형성하기도 한다.

이후 상기 장벽층(5)은 실리콘과 이후 형성될 알루미늄 금속의 확산에 대한 장벽능력을 키우기 위하여 급속열처리장치(rapid thermal processor:이하, RTP라 한다) 또는 반응로(furnance)를 사용해 열처리(anneal)하여 상기 장벽층의 그레인 바운더리(grain boundary)를 강화한다.

그 다음 상기 장벽층(5) 위에 배선을 금속인 알루미늄을 증착하게 되는데, 이때 상기 알루미늄은 콘택홀의 하부에까지 증착되도륵 하기 위해서 알루미늄 플로우잉(flowing) 기술을 이용하여 증착한다.

상기 알루미늄 플로우잉 기술은 공정 진행상 크게 두 가지 방법으로 구분되는데, 그 하나는 저온에서 장벽층 상에 알루미늄을 증착한 후 이를 500℃ 이상의 고온 중에서 열처리함으로써 증착된 알루미늄을 콘택홀로 흘려 넣는 방법이고, 다른 하나는 장벽층 상에 증착하고자 하는 전체 알루미늄 중의 일부를 저온에서 먼저 증착하고 이후 온도를 450-600℃의 고온으로 올려 나머지 알루미늄을 증착함으로써 콘택홀을 알루미늄으로 채우는 방법이다.

그 결과, 제1(c)도 및 제1(d)도에 도시된 바와 같이 콘택홀이 알루미늄에 의해 채위지는 형상의 패턴을 얻을 수 있게 되는 것이다.

위에서 언급했듯이 상기 공정은 450℃-600℃의 고온에서 진행되는 관계로 인하여 배선용 금속인 알루미늄과 실리콘의 확산능력이 뛰어나, 이를 억제하기 위해서는 장벽층의 두께를 충분히 두껍게 증착하는 것이 필요하다. 그러나 콘택홀의 종횡비가 큰 경우, 스퍼터링시 셔도우 효과(shadowing effect)로 인해 콘택홀의 하부에까지 충분한 두께의 장벽층을 증착하기는 어렵다.

이를 개선하고자 칼러메이터(collimator)라 불리는 기구를 사용하여 콘택홀 하부의 장벽층 두께를 높이기도 하는데, TiW, Mosi₂등과 같은 물질은 미립자(particle) 발생의 문제가 따라 사용이 불가능하다. 현재, 장벽 층으로 쓰이는 물질 중에는 TiN만이 칼러메이터의 사용이 가능하다.

그러나 상기 TiN을 장벽 층으로 이용한 경우 또한 TiN 내의 산소불순물(스퍼터에 의해 얻어지는 TiN 박막은 공기중에 노출시키면 10% 내외의 산소를 포함한다)이 후속 공정인 알루미늄 증착 공정 중 알루미늄 원자의 이동도를 감소시켜 콘택홀에 알루미늄을 채우기 어렵다는 단점을 가진다.

이에 본 발명은 상기와 같은 단점을 개선하기 위하여 이루어진 것으로, 콘택홀 하부에 배선금속 증착시 요구되는 고온에서도 견딜 수 있는 충분한 두께의 장벽층을 형성함으로써 콘택홀 내의 알루미늄 필링(filling) 능력을 향상시킨 고집적도를 갖는 반도체 소자의 배선 형성방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 배선 형성방법은 반도체 기판 상에 절연막을 증착한 후 선택 식각하여 콘택홀을 형성하는 공정과; 상기 콘택홀 및 기판 상에 실리콘막을 형성하는 공정과; 상기 실리콘막 상에 제1 금속막을 형성하는 공정과; 상기 실리콘막 및 제1 금속막을 열처리하여 실리사이드막을 형성하는 공정 및; 상기 실리사이드막 상에 배선으로 사용되는 제2 금속막을 형성하는 공정을 구비하여 이루어진다.

상기 공정 결과, 콘택홀 내의 금속 필링 능력을 향상시킬 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.

제2(a)도 내지 제2(e)도에는 본 발명에 따른 반도체 소자의 배선 형성방법을 나타낸 공정수순도가 도시되어 있다.

상기 공정수순도를 이용하여 그 형성방법을 살펴보면, 먼저 제2(a)도에 도시된 바와 같이 반도체 기판(100) 상에 절연막(102)으로서 산화막을 증착하고, 기판(100)표면의 일부가 드러나도록 상기 절연막(102)을 식각하여 콘택홀을 형성한다.

그 후 제2(b)도에 도시된 바와 같이 상기 콘택홀 및 드러난 기판(100) 상에 화학기상증착(chemical vapor deposition: 이하, CVD라 한다)법으로 결정질(polycrystal) 또는 비정질(amorphous) 상태의 실리콘막(104)을 200-1000Å의 두께로 증착한다.

이어서 제2(c)도에 도시된 바와 같이 상기 실리콘막(104) 상에 실리콘과 반응하여 실리사이드를 형성하는 제1 금속(106) 예컨대, Ti, Mo, W, Co, Zr, Hf 등과 같은 금속 중 선택된 어느 한 금속을 물리적 증착(physical vapour deposition)법인 스퍼터링법 또는 CVD법으로 증착한다. 이때 상기 제1 금속막(106)은 콘택홀 하부에서의 두께가 100-500Å이 되도록 증착한다. 여기서는 제1 금속막으로서 Ti를 증착한 경우를 예로 들어 설명한다.

그 다음 제2(d)도에 도시된 바와 같이 급속열처리장치(RTP) 또는 관로용 노(furnace)에서 500-900℃의 온도로 상기 Ti막(106) 및 실리콘막(104)을 열처리(anneal)하여 증착된 Ti와 실리콘이 반응하도록 한다.

이때 열처리 분위기를 Af이나 He과 같은 불활성 가스나 또는 H₂가스를 사용할 경우에는 증착된 Ti와 실리콘이 반응하여 실리사이드막(108)인 TiSix만을 형성하기 때문에 이를 바로 사용할 수 있지만, N₂나 NH₃와 같은 가스를 사용할 경우에는 TiSix 표면에 금속질화물인 TiN이 형성되므로, H₂O₂+NH₄OH이나 HCl+H₂O₂또는 H₂O₂+ H₂SO₄와 같이 Tisix와는 반응하지 않고 TiN만을 제거시키는 화학용액으로 이를 제거하여 Tisix가 표면에 드러나도록 해준다.

상기 Ti와 실리콘이 반응하여 형성된 Tisix는 최종적으로 형성된 상기 Tisix 박막의 Ti와 Si의 원자조성비인 0X≤2의 x에 따라 차이는 있지만 상기 박막 중 가장 안정적인 형태인 TiSi₂의 경우, 증착된 Ti의 두께에 비해 최종적으로 형성된 TiSi2의 두께가 약 2.5배로 되기 때문에 적은 양의 Ti를 증착하여도 장벽층 역할을 수행할 TiSi2의 두께가 훨씬 두꺼워져 알루미늄 플로우잉 공정의 고온에서 견딜 수 있는 충분한 두께의 장벽층을 확보할 수 있게 된다.

이후 제2(e)도에 도시된 바와 같이 장벽 층으로 사용되는 상기 실리사이드막(108) 상에 종래와 동일한 공정으로 배선 형성용 제2 금속막(110) 예컨대, 알루미늄을 알루미늄 플로우잉 공정으로 상기 콘택홀 내에 채움으로써 본 공정을 완료한다.

상기 알루미늄 플로우잉 공정은 앞서서 언급된 바와 같이 크게 두 방법으로 구분되어지는데, 그 하나는 저온에서 장벽 층으로 사용되는 실리사이드막(108) 상에 알루미늄을 증착한 후 이를 고온에서 열처리함으로써 증착된 알루미늄을 콘택홀로 흘려넣는 방법이고, 다른 하나는 장벽 층으로 사용되는 실리사이드막 상에 증착하고자 하는 전체 알루미늄 중의 일부를 저온에서 먼저 증착하고 이후 온도를 450-600℃의 고온으로 올려 나머지 알루미늄을 증착함으로써 콘택홀을 알루미늄으로 채우는 방법이다. 이 두 가지 방법 중 어느 것을 사용해도 무방하다.

상기 알루미늄 플로우잉의 고온 공정 중 Tisix 내의 실리콘이 알루미늄 내로 확산하여 알루미늄내의 실리콘 양을 증가시키게 되고, 이로 인해 알루미늄의 융점을 낮출 수 있게 되므로 알루미늄의 이동도가 증가되어 콘택홀 내의 알루미늄 필링 능력이 향상된다.

상술한 바와 같이 본 발명에 의하면, 알루미늄 플로우잉(flowing) 공정시 요구되는 고온에서도 견딜 수 있는 두께의 TiSix 장벽층을 콘택홀 하부에 까지 형성할 수 있을 뿐 아니라 알루미늄의 이동도 증가에 따른 콘택홀 내의 알루미늄 필링 특성을 향상시킬 수 있는 고신뢰성의 반도체 소자를 구현할 수 있게 된다.

Claims (2)

1. 반도체 기판 위에 절연막을 증착한 후 식각하여 콘택홀을 형성하는 공정과; 상기 콘택홀 및 기판위에 실리콘막을 형성하는 공정과; 상기 실리콘막 위에 Ti 등의 제1 금속막을 형성하는 공정과; 상기 실리콘막 및 제1 금속막을 열처리하여 장벽층인 실리사이드막을 형성하는 공정과 상기 실리사이드막 위에 배선으로 사용되는 제2 금속막을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 소자의 배선 형성방법.
2. 제1항에 있어서, 상기 실리사이드막은 TiSix로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.