JP4509026B2

JP4509026B2 - ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法

Info

Publication number: JP4509026B2
Application number: JP2005504905A
Authority: JP
Inventors: 浩一寺島; 喜直三浦
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2003-02-07
Filing date: 2004-02-09
Publication date: 2010-07-21
Anticipated expiration: 2024-02-09
Also published as: JPWO2004070804A1; WO2004070804A1; US20060130746A1

Description

【技術分野】
【０００１】
本発明は、ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法に関し、更に詳しくは、低抵抗率のニッケルモノシリサイドを厚く形成する方法、その方法を利用した半導体装置の製造方法、およびニッケルシリサイド膜のうちニッケルリッチなシリサイド膜を選択エッチングする方法に関する。
【背景技術】
【０００２】
本発明に関する現時点での技術水準をより十分に説明する目的で、本願で引用され或いは特定される特許、特許出願、特許公報、科学論文等の全てを、ここに、参照することでそれらの全ての説明を組入れる。
従来、シリコンのＭＯＳトランジスタのソース・ドレイン領域およびゲート電極のコンタクト材料として、金属とシリコンの化合物である金属シリサイドが用いられている。その金属シリサイドのうち、特にチタンダイシリサイド（ＴｉＳｉ２）やコバルトダイシリサイド（ＣｏＳｉ２）は、抵抗率が低く、シリコンとのショットキー障壁も低いことが知られており、現在、様々なＬＳＩにおいて広く用いられている。
【０００３】
さらに、近年、ＭＯＳトランジスタの微細化が進展して、ソース・ドレイン領域が薄膜化するのに伴い、ニッケルモノシリサイド（ＮｉＳｉ）をコンタクト材料に使おうという動きが出ている。これは、基板のシリコン原子と上部に堆積した金属原子とを反応させて金属シリサイドを形成する際に、ＮｉＳｉは、ＴｉＳｉ２やＣｏＳｉ２よりも少ないシリコン原子で同じ膜厚の金属シリサイド膜を得ることができ、したがって、ジャンクションリーク特性を劣化させずに、シリサイド膜を低抵抗化することができるからである。さらには、ＮｉＳｉには、ＴｉＳｉ２やＣｏＳｉ２よりも低温で形成できるのでプロセスを低温化できるという利点もあり、これからのコンタクト材料として有望視されている。
【０００４】
図１Ａ乃至図１Ｂは、金属シリサイドの従来の一般的な形成方法に係る各工程におけるシリコン基板を示す部分縦断面図である。シリコン基板５１には、イオン注入等によりドーパント濃度を高くした領域５７が形成されている。この領域５７は、ＭＯＳトランジスタのソース・ドレイン領域に相当する。金属シリサイドの形成として、先ず、図１Ａに示すように、上記領域５７が形成されたシリコン基板５１にスパッタリング法や分子線エピタキシー法等を用いて、チタンまたはコバルト等の金属膜５２を堆積する。次に、この基板を適当な温度でアニールして、金属膜５２中の金属と基板５１のシリコンとを反応させる。こうした形成方法により、図１Ｂに示す金属シリサイド膜５５が形成される。
【０００５】
また、金属シリサイドを用いたＭＯＳトランジスタは、従来より、サリサイドプロセスと呼ばれる工程によって製造されている。図２Ａ乃至図２Ｄは、従来のサリサイドプロセスに係る各工程におけるＭＯＳトランジスタを示す部分縦断面図である。まず、図２Ａでは、シリコン基板１５１上に、通常のＭＯＳトランジスタの製造プロセスによって、素子分離領域１５２、ゲート絶縁膜１５３、ゲート電極１５４、ゲートサイドウォール１５５、ソース・ドレイン領域１５６が形成されている。ここで、素子分離領域１５２およびゲートサイドウォール１５５はシリコン酸化膜またはシリコン窒化膜などの絶縁膜によって構成され、ゲート電極１５４には多結晶シリコンが用いられている。また、ソース・ドレイン領域１５６は、シリコン基板１５１にボロンや砒素などのドーパント不純物をイオン注入し、活性化アニールを行うことによって形成される。
【０００６】
次に、図２Ｂに示すように、この基板全面に、スパッタリング法などを用いてチタン、コバルト、ニッケル等の金属膜１５７が堆積される。
【０００７】
次に、この基板を適当な温度でアニールすることにより、堆積した金属膜１５７の金属とソース・ドレイン領域１５６およびゲート電極１５４のシリコンとを反応させて、図２Ｃの金属シリサイド膜１５８を形成する。この時、金属原子は、ソース・ドレイン領域１５６およびゲート電極１５４の単結晶または多結晶のシリコンが露出している部分でのみ反応するので、素子分離領域１５２上およびゲートサイドウォール１５５上では、金属原子は未反応のまま金属膜１５９として残る。
【０００８】
そこで、硫酸と過酸化水素水の混合液などの適当なエッチング液を用いて、未反応の金属膜１５９を除去することにより、図２Ｄに示すように、ソース・ドレイン領域１５６およびゲート電極１５４にのみ金属シリサイド膜１５８を形成することができる。
このように、従来の金属シリサイド膜の形成方法は、基板中あるいはゲート電極中のシリコン原子と上部に堆積した金属原子とを反応させている。
【０００９】
一方、近年、ＭＯＳトランジスタの性能を向上させるために、ソース・ドレイン領域はますます薄膜化する傾向にある。シリコンＭＯＳトランジスタでは、形成された金属シリサイド膜がソース・ドレインのｐｎジャンクションに近づくにつれてジャンクションリーク特性が悪化し、コンタクトがソース・ドレインを突き抜けた状態となってしまうと、トランジスタが正常動作しなくなってしまう。したがって、金属シリサイド膜は、図１Ｂに示すように、ソース・ドレイン領域よりも浅くなっていなければならない。その金属シリサイド膜は、ソース・ドレイン領域のシリコン原子と金属原子とが反応して形成されるので、ソース・ドレイン領域の薄膜化に伴ってコンタクトの金属シリサイド膜も薄膜化している。しかしながら、金属シリサイド膜が薄膜化すると、金属シリサイド膜のシート抵抗が増大し、ＭＯＳトランジスタの性能が劣化してしまう。また、金属シリサイド膜を厚くしようとすると、形成された金属シリサイド膜がソース・ドレイン領域のｐｎジャンクションに接近してリーク電流が増加し、トランジスタ特性が大きく劣化してしまう。
【００１０】
形成された金属シリサイドの膜厚ａと、シリサイド反応で消費されたシリコンの膜厚ｂとの比ｂ／ａは、シリコンの消費ファクターと呼ばれている。この消費ファクターの値は金属によって異なり、ＮｉＳｉはこの消費ファクターが小さいためにソース・ドレイン領域の薄膜化に有利であるが、基板中のシリコン原子を消費することに変わりはないので、薄膜化には限界がある。そこで、トランジスタの更なる微細化を進めるとともに、基板のシリコン原子の消費量をなるべく少なくして、金属シリサイド膜を形成する別の方法が必要となる。
【００１１】
そうした金属シリサイドの形成方法のひとつとして、Ｓｉ基板上にＮｉとＳｉを交互に積層した後に熱処理することによりニッケルダイシリサイド（ＮｉＳｉ２）をエピタキシャル成長させる方法が特開昭６１−２１２０１７号公報に開示されている。また、Ｓｉ上にＮｉを積層してから熱処理することによりＮｉ２Ｓｉを形成し、その後に多結晶シリコン膜を堆積して再び熱処理を行なうことにより、ＮｉＳｉを形成する方法が特開平８−９７４２０号公報に開示されている。また、ＮｉとＳｉを同時に堆積することによりＮｉＳｉを形成する方法が米国特許第４６６３１９１号に開示されている。
【００１２】
上記従来例のような金属膜中の金属と基板のシリコンとを反応させる金属シリサイドの形成方法では、たとえ消費ファクターの小さいニッケルシリサイドを用いても、ソース・ドレイン領域が薄膜化した場合に、十分な厚さのニッケルシリサイド膜を得ることが困難であり、シリコン基板中のシリコン原子を多く消費してしまう。このため、シリコン基板中のシリコン原子の消費量の少ないニッケルシリサイドの形成方法が求められている。
【００１３】
しかしながら、特開昭６１−２１２０１７号公報に開示された方法では、ニッケルモノシリサイド（ＮｉＳｉ）ではなく、ニッケルダイシリサイド（ＮｉＳｉ２）を主成分とするシリサイドができてしまうが、このＮｉＳｉ２は抵抗率が高いために、コンタクト材料としては不適当である。また、特開平８−９７４２０号公報に開示された方法では、まず初めにニッケルと基板シリコンとを反応させてＮｉ２Ｓｉを形成するので、この時に相当量の基板シリコンが消費されてしまい、ＮｉＳｉの膜厚を厚くすることには限界がある。また、サリサイドプロセスとするために、工程が非常に複雑となっている。さらに、米国特許第４６６３１９１号に開示された方法はサリサイドプロセスが可能であるが、ニッケルとシリコンを同時に堆積するために、ＮｉとＳｉの組成比を制御しにくいと共に、最終的に形成されるのは高抵抗のＮｉＳｉ２であり、コンタクト材料としては不適当である。
【００１４】
以上のように、シリコン基板中のシリコン原子の消費量を少なくして、十分な厚さを持つ低抵抗のニッケルシリサイド膜を形成することができるサリサイドプロセスの実現は、これまで困難であった。
【発明の開示】
本発明は、上記課題を解決するためになされたものである。
【００１５】
従って、本発明の第１の目的は、シリコン基板中のシリコン原子の消費量をできるだけ少なくすることができると共に十分な厚さをもった低抵抗のニッケルシリサイド膜の形成方法を提供することにある。
【００１６】
また、本発明の第２の目的は、そのニッケルシリサイド膜の形成方法を利用した半導体薄膜の製造方法を提供することにある。
【００１７】
また、本発明の第３の目的は、ニッケルシリサイド膜のエッチング特性がＮｉとＳｉの組成比により異なることに着目したニッケルシリサイド膜のエッチング方法を提供することにある。
【００１８】
上記第１の目的を達成するための本発明の第一の側面によれば、ニッケルシリサイド膜の形成方法は、基板上にシリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のアモルファス状態のシリコン層とを交互に積層することで積層膜を形成する工程と、ニッケルモノシリサイド反応を起す第２の基板温度で前記積層膜を熱処理することでニッケルモノシリサイドを生成するシリサイド反応工程とを含むニッケルシリサイド膜の形成方法であって、前記積層膜形成工程において、前記積層膜全体に存在するシリコン原子総数（ＮＳｉ）に対するニッケル原子総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１以上であるニッケルシリサイド膜の形成方法において、前記層構造体形成工程において形成される前記層構造体はアモルファス状態であるニッケルシリサイド膜の形成方法を提供する。
【００１９】
本発明の第一の側面においては、シリサイド反応を起こさない基板温度で各１層以上のニッケル層とシリコン層を交互に積層したので、積層されたシリコン層はアモルファス状態となっている。ニッケル原子は、単結晶シリコン層や多結晶シリコン層よりもアモルファスシリコン層の方に優先的に拡散し易い。そのため、その後のシリサイド反応工程において、アモルファスシリコン層中のシリコンに優先的にニッケル原子が拡散してニッケルシリサイド膜が形成される。また、シリサイド反応工程がニッケルモノシリサイドを生成する温度で行われるので、抵抗率の高いニッケルダイシリサイドの形成が抑制され、抵抗率の低いニッケルモノシリサイドが安定して形成される。また、積層膜全体のシリコン原子数（ＮＳｉ）に対するニッケル原子数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１以上であるので、ニッケルが優先的に拡散するアモルファスシリコン層中に、ニッケルダイシリサイドを形成するために必要となる余分のシリコン原子がないので、抵抗率の低いニッケルモノシリサイドが安定して形成される。また、ニッケル層とシリコン層の少なくとも各１層以上を交互に積層するので、各厚さと積層回数を調整することにより、シリサイド反応で消費されるシリコン原子の消費量を少なくすることができると共に低抵抗率のニッケルモノシリサイドを十分な厚さで形成することができる。
【００２０】
また、前記積層膜形成工程において、各シリコン層のシリコン原子数に対する各ニッケル層のニッケル原子数の比が、積層膜全体に存在するシリコン原子総数に対するニッケル原子総数の比と等しくなるように積層させることが好ましい。この発明によれば、交互に積層する各シリコン層のシリコン原子数に対する各ニッケル層のニッケル原子数の比と、積層膜全体に存在するシリコン原子総数に対するニッケル原子総数の比とを同じにしたので、シリサイド反応におけるニッケルの拡散が積層膜全体に亘り均一に行われて均質なニッケルモノシリサイドが生成する。その結果、抵抗率の低いニッケルモノシリサイドを安定して形成することができる。
【００２１】
また、前記積層膜形成工程において、積層膜全体に存在するシリコン原子総数（ＮＳｉ）に対するニッケル原子総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１よりも大きく、４以下であることが好ましい。この発明によれば、従来に比べて基板中のシリコン原子の消費が抑制されたニッケルシリサイド膜を形成することができる。
【００２２】
また、ニッケルモノシリサイドが、前記ニッケルシリサイド膜中に５０％以上存在していることが好ましい。この発明によれば、形成されたニッケルシリサイド膜をＭＯＳトランジスタのコンタクトとして好適に使用することができる。
【００２３】
また、前記基板の最表面に、単結晶シリコン、多結晶シリコン、歪みのかかったシリコン、単結晶シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウムおよび歪みのかかったシリコン・ゲルマニウムから選択される１または２以上の半導体領域が含まれる場合にも前述の本発明を適用することが可能である。
【００２４】
この発明によれば、ニッケルとシリコンを反応させてニッケルシリサイド膜を形成するので、ニッケルシリサイド膜が形成される基板の表面がシリコン以外の物質、例えば単結晶シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウム、歪みのかかったシリコン・ゲルマニウム等のシリコン・ゲルマニウム混晶の場合にも本発明は適用可能である。シリコン・ゲルマニウム混晶にニッケルを堆積して熱処理した場合には、ニッケルジャーマノシリサイドＮｉ（Ｓｉ１−ｘＧｅｘ）ができるが、このＮｉ（Ｓｉ１−ｘＧｅｘ）はＮｉＳｉよりも抵抗率が高い。したがって、本発明によれば、シリコン・ゲルマニウム混晶とニッケルを反応させた場合よりも低い抵抗率の膜が得られるという効果もあり、ＭＯＳトランジスタにおいてシリコン・ゲルマニウム混晶をソース・ドレイン領域に用いたり、ゲート電極を多結晶シリコン・ゲルマニウムで形成したりする場合にも、トランジスタ特性を向上させることができる。
【００２５】
また、前記基板が、シリコン基板、ＳＯＩ基板およびＳＧＯＩ基板から選ばれる１の基板であってもよい。この発明によれば、シリコン基板の他、シリコンオンインシュレータ（ＳＯＩ）基板およびシリコン・ゲルマニウムオンインシュレータ（ＳＧＯＩ）基板に適用することにより、ニッケルシリサイド膜が埋め込み酸化膜層まで達してＭＯＳトランジスタの特性が劣化するという現象を防ぐことができるという効果もある。
【００２６】
上記第２の目的を達成するための本発明の第二の側面によれば、基板上の少なくとも１つの半導体領域上および少なくとも１つの絶縁体領域上に亘り、シリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のアモルファス状態のシリコン層とを交互に積層することで積層膜を形成する工程と、ニッケルモノシリサイド反応を起す第２の基板温度で前記積層膜を熱処理することで、ニッケルモノシリサイドを含み且つ半導体領域上と絶縁体領域上とで組成が異なるニッケルシリサイド膜を形成するシリサイド反応工程と、前記ニッケルシリサイド膜の前記少なくとも１つの絶縁体領域上に位置する部分をエッチングにより除去するエッチング工程とを含む半導体装置の製造方法であって、前記積層膜形成工程において、前記積層膜全体に存在するシリコン原子総数（ＮＳｉ）に対するニッケル原子総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１以上である半導体装置の製造方法において、前記層構造体形成工程において形成される前記層構造体はアモルファス状態である半導体装置の製造方法を提供する。
【００２７】
この本発明の第二の側面は、本発明の第一の側面に係る上述したニッケルシリサイド膜の形成方法を利用した半導体装置の製造方法であり、その作用効果については前述した通りである。この本発明の第二の側面によれば、特に、積層膜全体に存在するシリコン原子総数（ＮＳｉ）に対するニッケル原子総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１以上である。シリコンが露出している半導体領域の典型例は、ソース・ドレイン領域およびゲート電極を含むが必ずしもこれらに限定されない。絶縁体領域の典型例は、酸化シリコン領域や窒化シリコン領域を含むが必ずしもこれらに限定されない。半導体領域においては、シリサイド反応時に積層膜中の余分のニッケル原子が半導体領域中に拡散するので、積層膜と半導体領域との境界面にはニッケルモノシリサイドが形成される。一方、絶縁体領域においては、シリサイド反応時に積層膜中の余分のニッケル原子が拡散し難いので、積層膜と絶縁体領域との境界面にはニッケルリッチなニッケルシリサイドが形成される。半導体領域上及び絶縁体領域上に一様に成膜した積層膜をシリサイド反応させる際に、積層膜の下地の種類によりシリサイド反応後のニッケルシリサイドの組成が上記のように変化する。特にニッケルリッチなニッケルシリサイドが容易にエッチングされ、一方、ニッケルモノシリサイドはエッチングされ難い。本発明者はこのことを見出して本発明に到達した。したがって、本発明によれば、一様に成膜した積層膜をシリサイド反応させた後にエッチングすることにより、絶縁体領域上のニッケルシリサイド膜はその組成がニッケルリッチになって選択的にエッチングされる。その結果、ニッケルモノシリサイド膜を有する半導体装置の製造の効率化を図ることができる。
【００２８】
本発明の半導体装置の製造方法において、前記シリサイド反応工程後における半導体領域上のニッケルシリサイドがニッケルモノシリサイドであり、前記シリサイド反応工程後における絶縁体領域上のニッケルシリサイドがニッケルリッチのニッケルシリサイドであることが望ましい。
【００２９】
この発明によれば、一様に成膜した積層膜をシリサイド反応させ、その後に絶縁膜上のニッケルシリサイド膜だけを選択的にエッチングすることができる。
【００３０】
また、本発明の半導体装置の製造方法において、前記半導体領域が、単結晶シリコン、多結晶シリコン、歪みのかかったシリコン、単結晶シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウムおよび歪みのかかったシリコン・ゲルマニウムから選択される１または２以上の半導体を含むことが好ましく、また、前記絶縁膜領域が、酸化シリコンおよび窒化シリコンの一方又は両方であることが好ましく、また、前記基板が、シリコン基板、ＳＯＩ基板およびＳＧＯＩ基板から選ばれる１の基板であることが好ましい。
【００３１】
この発明によれば、例えば、ソース・ドレイン層が単結晶シリコンであり、ゲート電極が多結晶シリコンであり、ゲートサイドウォールと素子分離領域がシリコン酸化膜またはシリコン窒化膜で構成される通常のＭＯＳトランジスタのコンタクト形成に適用することができる。また、シリコン基板の他、ＳＯＩ基板およびＳＧＯＩ基板に適用することにより、ニッケルシリサイド膜が埋め込み酸化膜層まで達してＭＯＳトランジスタの特性が劣化するという現象を防ぐことができるという効果もある。
【００３２】
上記第３の目的を達成するための本発明の第三の側面によれば、基板上の少なくとも１つの半導体領域上および少なくとも１つの絶縁体領域上に亘り形成され且つ前記半導体領域上と前記絶縁体領域上とで組成が異なるニッケルシリサイド膜のうち、前記絶縁体領域上に位置するニッケルリッチ領域をエッチングし、前記ニッケルリッチ領域は、シリコン原子数（ＮＳｉ）に対するニッケル原子数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１．１１より大きいエッチング方法において、前記積層膜形成工程において積層される前記シリコン層はアモルファス状態であるエッチング方法を提供する。
【００３３】
また、上記第３の目的を達成するための本発明の第四の側面によれば、基板上の少なくとも１つの半導体領域上および少なくとも１つの絶縁体領域上に亘り形成され且つ前記半導体領域上と前記絶縁体領域上とで組成が異なるニッケルシリサイド膜のうち、前記絶縁体領域上に位置するニッケルリッチ領域をエッチングし、前記ニッケルリッチ領域は、そのＸ線回折パターンがＮｉ２Ｓｉの回折ピークを有するエッチング方法において、前記ニッケルシリサイド膜は、シリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のシリコン層とを交互に積層することで積層膜を形成する工程と、ニッケルモノシリサイド反応を起す第２の基板温度で前記積層膜を熱処理するシリサイド反応工程とで形成し、前記積層膜形成工程において積層される前記シリコン層はアモルファス状態であるエッチング方法を提供する。
【００３４】
上記第１の目的を達成するための本発明の第五の側面によれば、基板上の少なくとも１つの半導体領域上および少なくとも１つの絶縁体領域上に亘り、シリコンとニッケルとを含む層構造体を形成する工程と、シリサイド反応を起す第２の基板温度で前記層構造体を熱処理することで、前記絶縁体領域上でニッケルリッチな組成となるよう前記半導体領域上と前記絶縁体領域上とで組成が異なるニッケルシリサイド膜を形成するシリサイド反応工程とを含み、前記ニッケルシリサイド膜のうち前記絶縁体領域上に位置するニッケルリッチ領域は、シリコン原子数（ＮＳｉ）に対するニッケル原子数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１．１１より大きいニッケルシリサイド膜の形成方法において、前記層構造体形成工程は、シリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のシリコン層とを交互に積層することで積層膜を形成する工程からなり、前記層構造体形成工程において積層される前記シリコン層はアモルファス状態であるニッケルシリサイド膜の形成方法を提供する。
【００３５】
上記第１の目的を達成するための本発明の第六の側面によれば、基板上の少なくとも１つの半導体領域上および少なくとも１つの絶縁体領域上に亘り、シリコンとニッケルとを含む層構造体を形成する工程と、シリサイド反応を起す第２の基板温度で前記層構造体を熱処理することで、前記絶縁体領域上でニッケルリッチな組成となるよう前記半導体領域上と前記絶縁体領域上とで組成が異なるニッケルシリサイド膜を形成するシリサイド反応工程とを含み、前記ニッケルシリサイド膜のうち前記絶縁体領域上に位置するニッケルリッチ領域は、そのＸ線回折パターンがＮｉ２Ｓｉの回折ピークを有するニッケルシリサイド膜の形成方法において、前記層構造体は、シリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のシリコン層とを交互に積層することで積層膜を形成する工程からなり、前記積層膜形成工程において積層される前記シリコン層はアモルファス状態であるニッケルシリサイド膜の形成方法を提供する。
【００３６】
これら本発明の第三乃至第六の側面によれば、▲１▼シリコン原子数（ＮＳｉ）に対するニッケル原子数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１．１１より大きい場合、または▲２▼そのＸ線回折パターンがＮｉ２Ｓｉの回折ピークを有する場合において、ニッケルリッチなニッケルシリサイドとなっている。本発明者らは、ニッケルリッチなニッケルシリサイドが容易にエッチングされ且つニッケルモノシリサイドがエッチングされ難いことを見出して本発明に到達した。したがって、本発明によれば、ニッケルシリサイド膜において、絶縁体領域上に位置するニッケルリッチな領域だけを選択的にエッチングすることができるので、効率的なエッチングプロセスを実現することができる。
【００３７】
上記本発明の第三乃至第六の側面において、前記半導体領域上に位置するニッケルシリサイド膜の領域はニッケルモノシリサイドからなり、前記絶縁体領域上に位置するニッケルシリサイド膜の領域はニッケルリッチなニッケルシリサイドからなる。
【００３８】
また、上記本発明の第三乃至第六の側面において、前記半導体領域が、単結晶シリコン、多結晶シリコン、歪みのかかったシリコン、単結晶シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウムおよび歪みのかかったシリコン・ゲルマニウムから選択される１または２以上の半導体を含むことが好ましく、前記絶縁膜領域が、酸化シリコンおよび窒化シリコンの一方又は両方であることが好ましい。
【００３９】
上記本発明の第三乃至第六の側面によれば、各種のシリコン半導体上にのみニッケルモノシリサイド膜を選択的に形成することができる。また、例えば、歪のかかったシリコンまたは歪のかかったシリコン・ゲルマニウムにより構成される歪チャネルＭＯＳトランジスタにも適用することができ、それらの半導体上にのみシリサイドコンタクト層を効率的に形成することができる。その結果、チャネル部分の歪の緩和を抑制して、歪チャネルＭＯＳトランジスタの性能劣化を防ぐとともに、歪チャネルＭＯＳトランジスタの本来の特性を十分に引き出すことができるという効果もある。
【００４０】
また、上記本発明の第三乃至第六の側面において、前記ニッケルシリサイド膜が、ニッケルとシリコンとを積層させた後にシリサイド反応させたニッケルシリサイド膜、またはニッケルとシリコンとを共析した後にシリサイド反応させたニッケルシリサイド膜であることが好ましい。
【００４１】
この発明によれば、選択エッチングされるニッケルシリサイド膜は、多層積層した後にシリサイド反応させたものであっても、共析後にシリサイド反応させたものであってもよい。本発明のエッチング方法は、いずれの場合であっても、ニッケルリッチなニッケルシリサイド膜のみを選択してエッチングすることができる。
【００４２】
また、前記基板が、シリコン基板、ＳＯＩ基板およびＳＧＯＩ基板から選ばれる１の基板であることが好ましい。
【図面の簡単な説明】
【００４３】
【図１Ａ】金属シリサイドの従来の一般的な形成方法に係る各工程におけるシリコン基板を示す部分縦断面図である。
【図１Ｂ】金属シリサイドの従来の一般的な形成方法に係る各工程におけるシリコン基板を示す部分縦断面図である。
【図２Ａ】従来のサリサイドプロセスに係る各工程におけるＭＯＳトランジスタを示す部分縦断面図である。
【図２Ｂ】従来のサリサイドプロセスに係る各工程におけるＭＯＳトランジスタを示す部分縦断面図である。
【図２Ｃ】従来のサリサイドプロセスに係る各工程におけるＭＯＳトランジスタを示す部分縦断面図である。
【図２Ｄ】従来のサリサイドプロセスに係る各工程におけるＭＯＳトランジスタを示す部分縦断面図である。
【図３Ａ】本発明の第１実施の形態において、シリコン基板上にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を形成する方法に関する各工程における基板を示す部分縦断面図である。
【図３Ｂ】本発明の第１実施の形態において、シリコン基板上にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を形成する方法に関する各工程における基板を示す部分縦断面図である。
【図４Ａ】本発明の第２実施の形態において、シリコン基板上にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を形成する方法に関する各工程における基板を示す部分縦断面図である。
【図４Ｂ】本発明の第２実施の形態において、シリコン基板上にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を形成する方法に関する各工程における基板を示す部分縦断面図である。
【図５Ａ】本発明の第３実施の形態において、ニッケルシリサイド膜をＭＯＳトランジスタのソース・ドレインおよびゲート電極とのコンタクトに適用した際のニッケルシリサイド膜形成する方法に関する各工程を示す部分縦断面図である。
【図５Ｂ】本発明の第３実施の形態において、ニッケルシリサイド膜をＭＯＳトランジスタのソース・ドレインおよびゲート電極とのコンタクトに適用した際のニッケルシリサイド膜形成する方法に関する各工程を示す部分縦断面図である。
【図５Ｃ】本発明の第３実施の形態において、ニッケルシリサイド膜をＭＯＳトランジスタのソース・ドレインおよびゲート電極とのコンタクトに適用した際のニッケルシリサイド膜形成する方法に関する各工程を示す部分縦断面図である。
【図５Ｄ】本発明の第３実施の形態において、ニッケルシリサイド膜をＭＯＳトランジスタのソース・ドレインおよびゲート電極とのコンタクトに適用した際のニッケルシリサイド膜形成する方法に関する各工程を示す部分縦断面図である。
【図５Ｅ】本発明の第３実施の形態において、ニッケルシリサイド膜をＭＯＳトランジスタのソース・ドレインおよびゲート電極とのコンタクトに適用した際のニッケルシリサイド膜形成する方法に関する各工程を示す部分縦断面図である。
【図６】Ｓｉ上とＳｉＯ_２上に形成されたニッケルシリサイド膜のＸ線回折パターンの一例を示すグラフである。
【図７】ＳｉＯ_２上にＮｉ_２Ｓｉ膜が形成されたエッチング前の断面ＴＥＭ写真である。
【図８】ＳｉＯ_２上のＮｉ_２Ｓｉ膜がエッチングされた後の断面ＴＥＭ写真である。
【図９Ａ】本発明の第４実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。
【図９Ｂ】本発明の第４実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。
【図９Ｃ】本発明の第４実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。
【図９Ｄ】本発明の第４実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。
【図１０】本発明の第４実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例において、図９Ｂに示すＭＯＳトランジスタの部分拡大縦断面図である。
【図１１Ａ】本発明の第５実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。
【図１１Ｂ】本発明の第５実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。
【図１２】本発明の第６の実施の形態において、上記第４および第５の実施形態と同様の方法によってニッケルモノシリサイド膜を形成したＳＯＩ基板上のＭＯＳトランジスタを示す部分縦断面図である。
【図１３】本発明の第７の実施の形態において、上記第４乃至第６の実施形態と同様の方法により、歪のかかったシリコン層に形成されたＭＯＳトランジスタを示す部分縦断面図である。
【図１４Ａ】本発明の第８実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とメタルゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。
【図１４Ｂ】本発明の第８実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とメタルゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。
【図１４Ｃ】本発明の第８実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とメタルゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。
【図１４Ｄ】本発明の第８実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とメタルゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。
【発明を実施するための最良の形態】
【００４４】
本発明の実施の形態を図面を参照して詳細に説明する。
【００４５】
（ニッケルシリサイド膜の形成方法）
本発明のニッケルシリサイド膜の形成方法によれば、基板上にシリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のアモルファス状態のシリコン層とを交互に積層することで積層膜を形成する工程と、ニッケルモノシリサイド反応を起す第２の基板温度で前記積層膜を熱処理することでニッケルモノシリサイドを生成するシリサイド反応工程とを含むニッケルシリサイド膜の形成方法であって、前記積層膜形成工程において、前記積層膜全体に存在するシリコン原子総数（ＮＳｉ）に対するニッケル原子総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１以上であることが重要である。
【００４６】
＜第１実施形態＞
本願の第１実施形態であるニッケルシリサイド膜の形成方法について説明する。図３Ａ乃至図３Ｂは、本発明の第１実施の形態において、シリコン基板上にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を形成する方法に関する各工程における基板を示す部分縦断面図である。
【００４７】
本発明においてニッケルシリサイド膜１５とは、ニッケルモノシリサイドを主成分とするニッケルシリサイド膜のことである。なお、主成分以外の成分の例としては、シリサイド反応しないで膜中に存在するニッケル原子やシリコン原子、ニッケルダイシリサイド等が挙げられる。特に、ニッケルモノシリサイドが、ニッケルシリサイド膜中に５０％以上存在していることが好ましく、８０％以上存在していることがより好ましく、９０％以上存在していることが最も好ましい。ニッケルモノシリサイドの割合の高いニッケルシリサイド膜ほど、ＭＯＳトランジスタのコンタクトとして好ましく使用することができる。本願において、「主成分」は、ニッケルモノシリサイドが５０％以上の割合で存在していることを意味する用語として用いる。
【００４８】
シリコン基板１１については、単結晶シリコンでも多結晶シリコンでも特に限定されないが、その面方位としては、（１１１）面以外の面、例えば（１００）面または（１００）の微傾斜面などの面を主面とすることが望ましい。その理由は、（１１１）面を主面とした場合には、ニッケルダイシリサイドがエピタキシャル成長し易くなるという難点があるからである。
【００４９】
シリコン基板１１の表面には、イオン注入と活性化熱処理により、ドーパント濃度の高い層が形成されていても構わない。また、基板の最表面に、歪みのかかったシリコン、単結晶シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウムおよび歪みのかかったシリコン・ゲルマニウムから選択される１または２以上の半導体領域が含まれていてもよい。
【００５０】
本発明のニッケルシリサイド膜の形成方法は、先ず、シリコン基板１１上にニッケル層１２とシリコン層１３を交互に積層する。図３Ａにおいては、シリコン基板１１に近い方から、ニッケル層１２、シリコン層１３、ニッケル層１２、…、の順でそれぞれ３層ずつ積層している。ニッケル層１２とシリコン層１３は、それぞれ、ニッケル原子とシリコン原子をスパッタリング法や分子線エピタキシー法等の任意の方法で堆積させることにより形成される。
【００５１】
ニッケル層１２とシリコン層１３を積層するときのシリコン基板１１の温度である第１の基板温度は、積層したニッケル層１２およびシリコン層１３がシリサイド反応を起こさない温度に設定される。第１の基板温度に設定された基板上にニッケル層１２とシリコン層１３が交互に積層されるので、ニッケル原子とシリコン原子との間でシリサイド反応は起こっておらず、さらに、シリコン層１３をアモルファスシリコンの状態で成膜することができる。第１の基板温度は、使用する成膜装置の種類やニッケル層とシリコン層の厚さなどの積層条件によっても適宜修正されるが、その温度範囲としては、通常２０℃程度の室温乃至２００℃の範囲であることが好ましく、５０℃〜１００℃であることがより好ましい。なお、温度範囲の下限温度は、主に、基板表面に雰囲気中からの不純物が吸着するのを防ぐという観点から設定される。
【００５２】
本発明においては、積層膜全体のシリコン原子数（ＮＳｉ）に対するニッケル原子数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１以上となるように、ニッケル層１２とシリコン層１３の膜厚が設定される。すなわち、ニッケル層１２とシリコン層１３の膜厚は、積層膜全体に存在するニッケルの原子の総数とシリコンの原子の総数との比（ＮＮｉ：ＮＳｉ）が１：１もしくは１：１よりもニッケルの方が多くなるように設定される。例えば、ニッケルとシリコンの原子量と比重から計算すると、積層膜に含まれる全ニッケル層の総厚に対する積層膜に含まれる全シリコン層の総厚の比の値が１．７９のときにちょうど積層膜全体に存在するニッケル原子の総数（ＮＮｉ）とシリコン原子の総数（ＮＳｉ）との比（ＮＮｉ：ＮＳｉ）が１：１となる。よって、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）が１以上となるようにするには、積層膜に含まれる全ニッケル層の総厚に対する積層膜に含まれる全シリコン層の総厚の比の値を１．７９以下とするように調整すればよい。
【００５３】
ニッケル原子の総数とシリコン原子の総数との比（ＮＮｉ：ＮＳｉ）が１：１に調整された積層膜は、後述するシリサイド反応工程により、積層したニッケル層中のニッケル原子とシリコン層中のシリコン原子とが殆ど全部反応して、均一で結晶性のよいニッケルモノシリサイドを主成分とするニッケルシリサイド膜が形成される。
【００５４】
また、ニッケル原子の総数とシリコン原子の総数との比（ＮＮｉ：ＮＳｉ）が１：１よりもニッケルの方が多くなるように調整された積層膜は、シリコン層中のシリコン原子と反応しない余剰ニッケル原子が存在するので、その余剰ニッケル原子が基板中に拡散して基板中のシリコンと反応することになる。しかし、基板中のシリコンと反応する余剰ニッケル原子は、積層したシリコン層１３と反応しなかったニッケル原子であり、その量はわずかであるので、均一で結晶性のよいニッケルモノシリサイドを主成分とするニッケルシリサイド膜が形成される。交互に積層するニッケル層１２とシリコン層１３の積層数と各厚さを変えることにより、形成されるニッケルシリサイド膜の厚さも変えることができる。なお、積層したシリコン層１３中のシリコン原子の数がニッケル層１２中のニッケル原子の数よりも多い場合には、余剰シリコン原子が未反応のまま残ったり、高抵抗のニッケルダイシリサイドができたりして、得られたニッケルシリサイド膜は不均一で結晶性が悪く、抵抗率も高いものとなってしまう。
【００５５】
また、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）をあまり多くしてしまうと、積層したシリコン層のシリコン原子と反応しない余分なニッケル原子が基板中に拡散してシリコンと反応することになるので、基板中のシリコンの消費量をできるだけ少なくするという本発明の目的のためには、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）をあまり多くしないことが望ましい。
【００５６】
積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）の好ましい範囲として、例えば、シリコン基板上に厚さ１０ｎｍのニッケルシリサイド膜を形成する場合を考える。ニッケルモノシリサイドを主成分とするニッケルシリサイド膜の消費ファクター、すなわち、形成されたニッケルシリサイド膜の膜厚ａとシリサイド反応で消費されるシリコンの膜厚ｂとの比（ｂ／ａ）は約０．８２である。よって、図１Ａ及び図１Ｂに示した従来方法では約８ｎｍの厚さのシリコン基板上部領域中のシリコンが消費されることになる。これに対して、図３Ａ及び図３Ｂに示した本実施態様の場合、積層したニッケル層中のニッケル原子とシリコン層中のシリコン原子が殆ど全て反応してニッケルモノシリサイドになる。このため、シリコン基板中のシリコンの消費量は、ニッケル原子の総数（ＮＮｉ）：シリコン原子の総数（ＮＳｉ）＝２：１の時に約４ｎｍの厚さのシリコン基板上部領域中のシリコンが消費され（図３Ｂの符号ｂを参照）、ニッケル原子の総数（ＮＮｉ）：シリコン原子の総数（ＮＳｉ）＝４：１の時に約６ｎｍの厚さのシリコン基板上部領域中のシリコンが消費され、ニッケル原子の総数（ＮＮｉ）：シリコン原子の総数（ＮＳｉ）＝５：１では約７ｎｍの厚さのシリコン基板上部領域中のシリコンが消費されることになる。したがって、図１Ａ及び図１Ｂに示した従来方法よりも少なくとも２５％以上の改善効果を期待するならば、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）は１よりも大きく、４以下であることが望ましい。
【００５７】
また、基板の最表面にシリコン・ゲルマニウム混晶層の領域や多結晶シリコン・ゲルマニウム層の領域が含まれる場合には、その基板上に積層したニッケル層中のニッケル原子の一部が、基板のシリコンと反応するような条件にしてニッケルモノシリサイドを形成することが好ましい。そうした条件としては、上述したようなシリコン基板上にニッケルシリサイド膜を形成する場合と同様に、消費ファクターを考慮し、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）を１乃至４程度の範囲にすることが望ましい。
【００５８】
ニッケル層中の一部のニッケル原子と基板中のシリコン原子とを反応させることにより、基板の単結晶シリコンの結晶性を、形成されるニッケルモノシリサイドの結晶性に反映させることができる。そのため、より結晶性のよいニッケルモノシリサイド膜を得ることができる。また、積層膜の下地がシリコン層やシリコン・ゲルマニウム層である場合には、その下地中のシリコン原子を消費することにより、接触抵抗の低減を図ることができる。こうした効果をもたらすためには、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）を１：１よりもニッケルの方が多くなるようにすることが望ましい。すなわち、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）は１よりも大きく、４以下であることが好ましい。
【００５９】
また、ＭＯＳトランジスタ等においては、集積化の向上に伴いますますソース・ドレイン層が浅くなることが要求されるが、このような場合には、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）は４以下であることが好ましい。また、消費ファクターを０．６１とする必要があれば、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）を３以下とすればよく、消費ファクターを０．４１とする必要があれば、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）を２以下とすればよい。また、将来のさらなる集積化を考えれば、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）を２以下とすることが最も好ましい。
【００６０】
また、こうした積層膜形成工程においては、シリコン層各層のシリコン原子の数（ＮＳｉ）に対するニッケル層各層のニッケル原子の数（ＮＮｉ）の比が、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）と等しくなるように積層させることが好ましい。ここでいう各層の原子数比を積層膜全体の原子数比と等しくするとは、例えば、積層した一のニッケル層に存在するニッケル原子の数（ＮＮｉ）と一のシリコン層に存在するシリコン原子の数（ＮＳｉ）との比が、多層に積層された積層膜全体に存在するニッケル原子の総数（ＮＮｉ）とシリコン原子の総数（ＮＳｉ）との比と等しくすることである。こうした構成にすることにより、後述するシリサイド反応におけるニッケルの拡散が積層膜の各部において均一に行われ、均質なニッケルモノシリサイドが生成し易くなる。その結果、抵抗値の低いニッケルモノシリサイドを安定して形成することができる。
【００６１】
本発明においては、積層膜中のニッケル原子の数とシリコン原子の数とが上述した関係を有することが重要でありその範囲内で成膜されるが、実際に成膜される各ニッケル層やシリコン層の厚さは、通常２〜１０ｎｍの範囲である。ニッケル原子をシリコン中にすばやく拡散させてシリサイド反応を起こり易くさせるためにはできるだけニッケル層を薄くすることが望ましいが、ニッケル層が薄過ぎるとニッケルダイシリサイドが形成され易くなること、また、積層回数が多いと積層工程に多くの時間がかかってしまうことなどの観点から、上記のような厚さの範囲に設定されることが望ましい。また、各層の積層回数は、最終的に得られるニッケルシリサイド膜の厚さを考慮して設定されるが、通常は１０〜３０ｎｍのニッケルシリサイド膜の厚さとなるように、前記の各層の厚さを考慮して積層回数が設定される。
【００６２】
次に、シリサイド反応工程について説明する。本発明のニッケルシリサイド膜の形成方法は、上述したように積層された積層膜を、ニッケルモノシリサイドが生成する第２の基板温度で熱処理することにより達成され、図３Ｂに示すように、ニッケルモノシリサイドを主として含むニッケルシリサイド膜１５が得られる。
【００６３】
熱処理方法としては、通常の炉によるアニールやラピッドサーマルアニール（ＲＴＡ）等の任意の方法を用いることができる。第２の基板温度は、ニッケルモノシリサイドが安定して生成する温度であれば任意の温度が選択される。第２の基板温度は、熱処理の方法によっても適宜修正されるが、その温度範囲としては通常３００℃〜７５０℃であることが好ましく、３５０℃〜５００℃であることがより好ましい。第２の基板温度が７５０℃を超えると、抵抗率の高いニッケルダイシリサイドを主成分とするニッケルシリサイド膜になってしまう。また第２の基板温度が３００℃未満では、十分にシリサイド反応を起せずに、ニッケルモノシリサイドを生成することができないことがある。
【００６４】
前記第２の基板温度での熱処理の前に予備的な低温での熱処理を行っても良い。この際予備的な低温での熱処理の温度は、第２の基板温度範囲よりも低いことが好ましい。いきなり高い温度で熱処理した場合、局部的に異常に高温になりニッケルシリサイド膜の組成や膜厚等のばらつきが生じる恐れがある。しかし、予備的な低温での熱処理を行いシリサイド反応を完全に起さずに積層膜を構成するニッケル層及びシリコン層の結晶性の変化を起させる。即ち、アモルファス状態からより結晶性の高い状態へとニッケル層及びシリコン層を変化させる。その後、第２の基板温度で熱処理を行うことで、温度上昇がより緩やかになり、その結果、組成や膜厚等のばらつきを生じることなくニッケルシリサイド膜を安定して形成することが可能となる。
【００６５】
熱処理時の雰囲気としては、真空雰囲気または任意のガス雰囲気例えば窒素等のガス雰囲気であればよいが、積層したニッケル層とシリコン層とが酸化しないように酸素をできるだけ含まない雰囲気であることが望ましい。また熱処理時間は、積層膜全体の厚さや熱処理の方法、熱処理温度により設定されるが、通常の炉による熱処理では５分〜６０分、ＲＴＡの場合には１０秒〜１２０秒である。
【００６６】
上記の熱処理を施すことにより、ニッケル層１２中のニッケル原子がシリコン層１３中に拡散してシリコン原子と反応してニッケルモノシリサイドが生成する。このとき、基板１１に一番近いニッケル層１２の一部のニッケル原子はシリコン基板１１へも拡散するが、そのシリコン基板１１が単結晶であるのに対して、ニッケル層１２に接する上部シリコン層１３はアモルファスシリコンであるので、ニッケル原子は上部のアモルファスシリコン中に優先的に拡散してニッケルモノシリサイドが形成される。
【００６７】
また、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）を１：１よりもニッケルの方が多くなるように積層膜を形成しておくことにより、シリコン層１３中のシリコン原子がすべてニッケルモノシリサイドとなってもニッケル原子が余ることになる。余ったニッケル原子は、シリコン基板１１へと拡散して基板中のシリコンと反応してニッケルモノシリサイドを形成する。
【００６８】
したがって、本実施形態では、図３Ｂに示すように、形成されたニッケルモノシリサイドを主成分として含むニッケルシリサイド膜の膜厚ａに対して、反応に消費されたシリコン基板１１の膜厚ｂを非常に小さくすることができる。こうして得られたニッケルシリサイド膜１５は、均一で結晶性の良いものとなった。
【００６９】
また、本実施形態において、ニッケル層とシリコン層の積層順序を逆にして、基板に一番近い層をシリコン層とし、その上に順次ニッケル層、シリコン層、…、と積層させることができる。このようにすると、ニッケル層のニッケル原子は、シリコン基板へ達する前に必ずアモルファスシリコン層を通ることになり、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）がちょうど１：１の場合でもニッケルモノシリサイドを安定して形成することができる。この場合には、シリコン基板のシリコン消費量をゼロとすることができるが、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）を１：１よりもニッケルの方が多くなるように積層膜を形成し、ニッケル原子の一部がシリコン基板のシリコンと反応するような条件でニッケルモノシリサイドからなるニッケルシリサイド膜を形成した方が、基板の単結晶シリコンの結晶性が、形成されたニッケルモノシリサイドの結晶性に反映されるため、より結晶性の良いニッケルシリサイド膜が得られる。
【００７０】
前述したように、本実施の形態によれば、ニッケル層とシリコン層とを積層させ積層膜を形成した後にシリサイド反応させたニッケルシリサイド膜を形成する。しかし、積層膜の形成に代えて、ニッケルとシリコンとを共析（ｃｏ−ｄｅｐｏｓｉｔｉｏｎ）させた後に上記シリサイド反応させてニッケルシリサイド膜を形成してもよい。その場合には、成膜時のニッケルとシリコンの組成比（ＮＮｉ／ＮＳｉ）を上記と同様の１以上となるよう析出を行う。こうして共析した膜には、上述した第２の基板温度での熱処理を施して、シリサイド反応させる。ニッケルとシリコンの共析方法は、反応性スパッタ法やＣＶＤ法等の各種の成膜方法を適用できる。
【００７１】
なお、ニッケルシリサイドが形成される基板面の結晶配向については既に述べたが、方位面として（１００）面または（１００）面の微傾斜面であることが好ましい。
【００７２】
また、本実施形態において、基板は通常のシリコン基板だけでなく、シリコンオンインシュレータ（ＳＯＩ）基板やシリコン・ゲルマニウムオンインシュレータ（ＳＧＯＩ）基板でも良い。この場合には、薄いＳＯＩ層やＳＧＯＩ層にＭＯＳトランジスタを形成する場合に、ニッケルモノシリサイドを主成分とするニッケルシリサイド膜が埋め込み酸化膜層まで達してＭＯＳトランジスタの特性が劣化するという現象を防ぐことができる。
【００７３】
＜第２実施形態＞
次に、本願の第２実施形態について説明する。図４Ａ及び図４Ｂは、本発明の第２実施の形態において、シリコン基板上にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を形成する方法に関する各工程における基板を示す部分縦断面図である。この第２実施形態は、本発明のニッケルシリサイド膜の形成方法において、基板として、シリコン基板３１の表面にシリコン・ゲルマニウム混晶層３４が形成されたものを適用した例である。
【００７４】
図４Ａに示すように、先ず、第１実施形態と同様の方法により、シリコン・ゲルマニウム混晶層３４の上にニッケル層３２とシリコン層３３を、シリサイド反応を起こさない第１の基板温度の下で交互に積層する。この第２の実施形態においても、ニッケル層３２とシリコン層３３とを堆積するときの第１の基板温度を、シリサイド反応を起こさない室温（通常２０℃程度）〜２００℃の範囲内の温度にする。その結果、シリコン層３３がアモルファスシリコンとなり、堆積時においては、ニッケルとシリコンおよび基板のシリコン・ゲルマニウム混晶の反応が起こらない。また、第１の実施形態と同様に、ニッケル層３２とシリコン層３３の膜厚は、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ／ＮＳｉ）が１：１もしくは１：１よりもニッケルの方が多くなるようにすることが好ましく、各ニッケル層３２の厚さと各シリコン層３３の厚さと積層数は、形成しようとするニッケルシリサイド膜３５の膜厚により調整することができる。
【００７５】
次に、ニッケルモノシリサイドを主に形成する第２の基板温度で熱処理することにより、図４Ｂに示すように、ニッケルモノシリサイドを主成分とするニッケルシリサイド膜３５を得ることができる。このとき、ニッケル層３２中の一部のニッケル原子はシリコン・ゲルマニウム混晶層３４へ拡散して反応するので、ニッケルモノシリサイドを主成分とするニッケルシリサイド膜３５とシリコン・ゲルマニウム混晶層３４との間に、抵抗値の高いニッケルジャーマノシリサイド（ＮｉＳｉ１−ｘＧｅｘ）層３６ができる。したがって、本実施の形態によれば、シリコン・ゲルマニウム混晶とニッケルとを反応させた場合よりも更に低い抵抗値の膜が得られるという効果もあり、ＭＯＳトランジスタにおいてシリコン・ゲルマニウム混晶をソース・ドレイン領域に用いたり、ゲート電極を多結晶シリコン・ゲルマニウムで形成したりする場合にも、トランジスタ特性を向上させることができる。
【００７６】
なお、熱処理をする第２の基板温度は、ニッケルモノシリサイドが良好に生成し、かつニッケルダイシリサイド反応が起きないように、３００℃〜７５０℃の温度範囲、好ましくは３５０℃〜５００℃の温度範囲で熱処理されることが好ましい。
【００７７】
従来のニッケルだけを堆積して熱処理する方法では、形成された膜はすべてニッケルジャーマノシリサイドとなり、またニッケルジャーマノシリサイド層とシリコン・ゲルマニウム混晶層の界面にゲルマニウムが析出して欠陥を作りやすい。しかし、本実施の形態では、ニッケル原子がアモルファスシリコン層へ拡散しやすい性質により、形成されるニッケルジャーマノシリサイド層を非常に薄くすることができる。例えば、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比率（ＮＮｉ：ＮＳｉ）＝２：１の条件で積層して１０ｎｍのニッケルシリサイド膜を形成する場合には、ニッケルジャーマノシリサイド層を４ｎｍ程度に薄くすることができる。ニッケルジャーマノシリサイドは、ゲルマニウム濃度が高くなるに従い、抵抗率も高くなるので、この実施形態で形成した膜は、従来のニッケルだけを堆積して熱処理する方法で形成した場合よりも、低い抵抗率を得ることができる。また熱処理の際に、ニッケルジャーマノシリサイド層中のゲルマニウム原子の拡散も起こるので、ニッケルジャーマノシリサイド層中のゲルマニウム濃度が低くなり、より低抵抗率になるという効果もある。
【００７８】
また、本実施形態において、ニッケル層とシリコン層の積層順序を逆にして、基板に一番近い層をシリコン層とすることもできることは、第１実施形態の場合と同様である。
【００７９】
なお、本実施形態では、シリコン基板の表面にシリコン・ゲルマニウム混晶層が形成されている場合に本発明のニッケルシリサイド膜の形成方法を適用する場合を示したが、本発明は、シリコン基板の表面に形成されている層が多結晶の場合でも適用可能である。なぜならば、ニッケル層と交互に積層するシリコン層は、アモルファス状態であり、ニッケル原子は多結晶中よりもアモルファス中の方が拡散しやすいからである。したがって、本発明によれば、基板の表面が、多結晶シリコンや多結晶シリコン・ゲルマニウムである場合にも、基板中のシリコンやシリコン・ゲルマニウムの消費を少なくして、十分な厚さを持ったニッケルモノシリサイド膜を形成することができる。
【００８０】
また、本第２の実施形態において、基板は通常のシリコン基板だけでなく、シリコンオンインシュレータ（ＳＯＩ）基板やシリコン・ゲルマニウムオンインシュレータ（ＳＧＯＩ）基板でも良い。この場合には、薄いＳＯＩ層やＳＧＯＩ層にＭＯＳトランジスタを形成する場合に、ニッケルモノシリサイドを主成分とするニッケルシリサイド膜が埋め込み酸化膜層まで達してＭＯＳトランジスタの特性が劣化するという現象を防ぐことができる。
【００８１】
また、前述の第一の実施の形態で説明したように、ニッケル層とシリコン層との積層膜の形成に代えて、ニッケルとシリコンとを共析（ｃｏ−ｄｅｐｏｓｉｔｉｏｎ）させた後に上記シリサイド反応させてニッケルシリサイド膜を形成してもよい。
【００８２】
更に、前述の第一の実施の形態で説明したように、前記第２の基板温度での熱処理の前に予備的な熱処理を第２の基板温度範囲よりも低い温度で行っても良い。
【００８３】
＜第３実施形態＞
次に、本願の第３実施形態について説明する。図５Ａ乃至図５Ｅは、本発明の第３実施の形態において、ニッケルシリサイド膜をＭＯＳトランジスタのソース・ドレインおよびゲート電極とのコンタクトに適用した際のニッケルシリサイド膜形成する方法に関する各工程を示す部分縦断面図である。図５Ａは、ニッケルシリサイド膜からなるコンタクトを形成する前のＭＯＳトランジスタの部分縦断面図である。シリコン基板４１上に素子分離領域４２、ゲート絶縁膜４３、ソース・ドレイン領域４４、ゲート電極４５、およびゲート側壁４６が形成されている。
【００８４】
まず、図５Ｂに示すように、全面にレジストを塗布した後にマスクを用いた露光とエッチングを行ない、素子分離領域とゲート側壁の上にのみレジスト４７を残す。次に、図５Ｃに示すように、第１実施形態および第２実施形態と同様に、ニッケル層４８とシリコン層４９を交互に堆積する。この時、通常のスパッタリング法や分子線エピタキシー法などの方法により、基板全面にニッケルとシリコンの積層構造が形成される。
次に、第１実施形態および第２実施形態と同様の熱処理を行なうことにより、図５Ｄに示すように、ニッケルシリサイド膜４１０が形成される。次に、レジストに対して選択性を持つエッチング液により、ゲート側壁および素子分離領域上に形成されたニッケルシリサイド膜を、レジストとともに除去し、図５Ｅに示すようなソース・ドレイン領域とゲート電極にニッケルシリサイドコンタクトを形成したＭＯＳトランジスタが得られる。
【００８５】
このようにして形成したＭＯＳトランジスタは、十分な厚さを持ったニッケルシリサイド膜のコンタクトが形成されているので、コンタクトの抵抗を低くすることができ、トランジスタの性能が向上する。また、ソース・ドレイン領域のシリコンがあまり消費されずにシリサイド膜が形成されているので、ソース・ドレイン領域のｐｎジャンクションとシリサイド膜の距離が十分離れており、ジャンクションリークによる劣化も少ない。
【００８６】
（半導体装置の製造方法）
次に、半導体装置の製造方法について説明する。
【００８７】
本発明の半導体装置の製造方法は、上述したニッケルシリサイド膜の形成方法を利用したものであって、表面に半導体領域および絶縁膜領域を有する基板上に、シリサイド反応を起こさない第１の基板温度で少なくとも各１層よりなるニッケル層とシリコン層を交互に積層する積層膜形成工程と、当該積層膜をニッケルモノシリサイドが生成する第２の基板温度で熱処理するシリサイド反応工程と、前記絶縁膜上に形成された膜をエッチングにより除去するエッチング工程とを含む半導体装置の製造方法である。そして、積層膜形成工程において、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１以上である。
【００８８】
本発明においては、前記の各工程が連続工程を構成していている一貫プロセスであってもよいし、それらが任意に独立した工程であってもよい。
【００８９】
本発明の製造方法において、積層膜形成工程とシリサイド反応工程とにより形成されるニッケルシリサイド膜の基本的な態様については、上述したニッケルシリサイド膜の形成方法の説明欄に記載したとおりであるが、本発明の特徴は、基板上の半導体領域上と絶縁体領域上とに亘り、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１以上になるようにニッケル層とシリコン層とを交互に堆積し、その後シリサイド反応させたときのニッケルシリサイド膜の組成が、半導体領域上と絶縁体領域上とで異なることにある。そして、絶縁体領域上に形成されたニッケルシリサイド膜はニッケルリッチとなってエッチングされやすく、その結果、絶縁体領域上のニッケルシリサイド膜のニッケルリッチ領域を容易に選択エッチングすることができる。
【００９０】
すなわち、基板の絶縁体領域が露出した部分に堆積されたニッケルとシリコンが反応してシリサイドとなるが、ニッケルは絶縁体領域中に拡散することができず、絶縁体領域中の成分原子とは反応しないので、絶縁体領域上では、堆積したニッケル原子とシリコン原子との数の比に応じた組成比を有するニッケルシリサイドが形成される。本発明では、ニッケル原子の数がシリコン原子の数よりも多くなるように堆積するので、絶縁体領域上ではニッケル過剰（ニッケルリッチ）のニッケルシリサイドが形成される。また、半導体領域であるシリコン領域上では堆積した一部のニッケル原子が基板中に拡散し、基板のシリコン原子とも反応するので、形成されたニッケルシリサイド膜は、基板の単結晶シリコンあるいは多結晶シリコンの結晶性を引き継いで結晶化し、グレインがある程度の大きさを持ち、特定の結晶方位に配向した膜となる。これに対して、絶縁体領域上では、絶縁体がアモルファス状態であるために、ニッケルシリサイド膜はグレインサイズが小さく、特定の結晶方位に配向しにくく、結晶性の悪い膜となる。
【００９１】
このようにニッケル原子が過剰で、結晶性も悪いニッケルシリサイド膜は、例えば、塩酸、過酸化水素水、水を適当な割合で混合したエッチング液によって容易に除去することができる。この時、シリコン上のニッケルシリサイド膜は、ニッケルモノシリサイド（ＮｉＳｉ）が主成分であり、結晶性も良いので、ほとんどエッチングされない。
【００９２】
したがって、本発明によれば、シリコン基板中のシリコン原子の消費量をできるだけ少なくして、なおかつ十分な厚さをもった低抵抗のニッケルシリサイド膜を形成することが可能となる。さらに、絶縁体領域上に形成されたニッケルシリサイド膜をウェットエッチングによって除去して単結晶または多結晶のシリコン上にのみニッケルシリサイド膜を形成することが可能である。本発明の方法をＭＯＳトランジスタの製造工程に適用すれば、素子分離領域やゲートサイドウォールのシリコン酸化膜あるいはシリコン窒化膜上のニッケルシリサイドをウェットエッチングによって除去して、ソース・ドレイン領域の単結晶シリコンおよびゲート電極の多結晶シリコンの部分にのみニッケルシリサイドを形成するサリサイドプロセスが可能となる。
【００９３】
エッチングされるニッケルシリサイド膜は、全領域のシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１．１１（Ｎｉ：Ｓｉ＝１：０．９未満）より大きいことが好ましく、１．２５（Ｎｉ：Ｓｉ＝１：０．８未満）より大きいことがより好ましく、１．４３（Ｎｉ：Ｓｉ＝１：０．７０未満）よりも大きいことが更に好ましい。この組成からなるニッケルシリサイド膜は、エッチング液により速やかにエッチングされる。これは、例えばＮＮｉ／ＮＳｉが１．００（Ｎｉ：Ｓｉ＝１：１）の組成のニッケルシリサイド膜がエッチングされないのとは大きく異なる。
【００９４】
なお、上記の組成は、ニッケルシリサイド膜全体の組成であっても、絶縁体領域に接する境界面の組成であってもよい。すなわち、少なくとも絶縁膜に接する境界面の組成が上記範囲であることが必要であり、ニッケルシリサイド膜は少なくともその境界面でエッチング液に浸食されてエッチングされる。ニッケルとシリコンの組成は、Ｘ線光電子分光（ＸＰＳ）等により分析した結果である。
【００９５】
また、シリサイド膜は、そのＸ線回折パターンがＮｉ２Ｓｉの回折ピークを有する場合においても好ましくエッチングされる。
【００９６】
図６は、半導体領域を構成するＳｉ上と絶縁体領域を構成するＳｉＯ２上のそれぞれに、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が２（Ｎｉ：Ｓｉ＝１：０．５）となる条件で積層し、その後４００℃でアニールしてシリサイド反応させた後のニッケルシリサイド膜のＸ線回折パターンを示す図である。Ｓｉ上にはニッケルモノシリサイド（ＮｉＳｉ）の回折ピークが表れているのに対し、ＳｉＯ２上にはＮｉ２Ｓｉの回折ピークが表れている。本発明者らは、このＸ線回折パターンを有するシリサイド膜をエッチングしたところ、Ｎｉ２Ｓｉの回折ピークをもつＳｉＯ２上のシリサイド膜が選択的にエッチングされたのを確認した。そのエッチング前後のＴＥＭ写真を図７と図８に示した。即ち図７は、ＳｉＯ２上にＮｉ２Ｓｉ膜が形成されたエッチング前の断面ＴＥＭ写真である。図８は、ＳｉＯ２上のＮｉ２Ｓｉ膜がエッチングされた後の断面ＴＥＭ写真である。図８において、ＳｉＯ２上に形成されたＮｉ２Ｓｉがエッチングにより消えているのが確認された。
【００９７】
なお、上述した第一の実施の形態で説明したように、ニッケルとシリコンとを共析（ｃｏ−ｄｅｐｏｓｉｔｉｏｎ）させた後に上記シリサイド反応させることでニッケルシリサイド膜を形成してもよい。その場合には、成膜時のニッケルとシリコンの組成比（ＮＮｉ／ＮＳｉ）を上記と同様の１以上となるよう析出を行う。こうして共析した膜には、上述した第２の基板温度での熱処理を施して、シリサイド反応させる。シリサイド反応後の膜については、（ｉ）半導体領域を構成するＳｉ上のニッケルシリサイド膜は、余ったニッケルがＳｉ中に拡散して消費されるので、エッチングされないニッケルモノシリサイド膜となっており、（ｉｉ）絶縁膜領域を構成するＳｉＯ２上のニッケルシリサイド膜は、余ったニッケルがＳｉＯ２中に拡散できないので、エッチングされやすいＮｉ２Ｓｉ膜となっている。その結果、上述したのと同様に、絶縁膜であるＳｉＯ２膜上のニッケルシリサイド膜のみを選択的にエッチングすることができる。ニッケルとシリコンの共析方法は、前述したように反応性スパッタ法やＣＶＤ法等の各種の成膜方法を適用できる。
【００９８】
更に、前述の第１の実施の形態で説明したように、前記第２の基板温度での熱処理の前に予備的な低温での熱処理を行っても良い。この際予備的な低温での熱処理の温度は、第２の基板温度範囲よりも低いことが好ましい。いきなり高い温度で熱処理した場合、局部的に異常に高温になりニッケルシリサイド膜の組成や膜厚等のばらつきが生じる恐れがある。しかし、予備的な低温での熱処理を行いシリサイド反応を完全に起さずに積層膜を構成するニッケル層及びシリコン層の結晶性の変化を起させる。即ち、アモルファス状態からより結晶性の高い状態へとニッケル層及びシリコン層を変化させる。また、シリコンとニッケルとの共析を行いシリコンとニッケルとを含む共析膜を形成した場合も、アモルファス状態からより結晶性の高い状態へと共析膜を変化させる。
【００９９】
本実施例の場合、積層膜或いは共析膜は、半導体領域上及び絶縁体領域上に亘り形成される。一般的には、半導体領域は絶縁体領域より結晶性がより高い。典型的には、絶縁体領域はアモルファス状態にあり、一方半導体領域は単結晶状態にある。積層膜或いは共析膜はアモルファス状態にあり、予備的な低温での熱処理を行うことで、積層膜或いは共析膜はアモルファス状態からより結晶性の高い状態への変化するが、この変化は絶縁体領域上に比べて半導体領域上でより顕著である。即ち、半導体領域は絶縁体領域より結晶性がより高いので、下地を構成するこれら領域の結晶性の相異が、積層膜或いは共析膜のアモルファス状態からより結晶性の高い状態への変化に影響を及ぼす。即ち、より結晶性の高い半導体領域上に位置する積層膜或いは共析膜の部分は、結晶性の高い下地の影響を受けることで結晶性の高い状態になるが、より結晶性の低い絶縁体領域上に位置する積層膜或いは共析膜の部分は、結晶性の低い下地の影響を受けることで結晶性の低い状態になる。例えば、単結晶状態の半導体領域上に位置する積層膜或いは共析膜の部分は、前記第２の基板温度範囲より低い温度で行う予備的な熱処理により、単結晶状態或いは単結晶状態に近い状態となる。一方、アモルファス状態の絶縁体領域上に位置する積層膜或いは共析膜の部分は、該予備的な熱処理によりアモルファス状態から殆ど変化しないか或いは少し変化するにとどまる。従って、前記予備的な熱処理を施した積層膜或いは共析膜は、その結晶性が半導体領域上でより高く絶縁体領域上でより低い。
【０１００】
その後、本実施の形態で既に説明したように、第２の基板温度で熱処理を行うことでシリサイド反応を起こしニッケルシリサイド膜を形成した後、先に説明したように絶縁体領域上のニッケルリッチ領域のみを選択的にエッチングにより除去することで半導体領域上のニッケルモノシリサイド領域のみからなるニッケルシリサイド膜が自己整合的に形成される。
【０１０１】
ここで、エッチング工程をシリサイド反応工程の前に行っても、ニッケルシリサイド膜を自己整合的に形成することが可能となる。前述したように、予備的な熱処理を施した積層膜或いは共析膜は、その結晶性が半導体領域上でより高く絶縁体領域上でより低い。この結晶性の違いはエッチングレートに影響を与える。即ち、結晶性が高い領域は結晶性が低い領域よりエッチングレートが低くなる。このことは、積層膜或いは共析膜の全領域をエッチング液に曝すことで、絶縁体領域上に位置し結晶性が低い領域のみが選択的に除去され、半導体領域上に位置し結晶性が高い領域は残ることで、自己整合的にエッチングすることが可能となる。その後、第２の基板温度で熱処理を行うことで半導体領域上に残存した積層膜或いは共析膜のシリサイド反応を起こし、ニッケルシリサイド膜を半導体領域上のみに自己整合的に形成することが可能である。
【０１０２】
前述したように、低温での予備的熱処理を行うことの更なる効果として、温度上昇がより緩やかになり、その結果、組成や膜厚等のばらつきを生じることなくニッケルシリサイド膜を安定して形成することが可能となる。
【０１０３】
＜第４実施形態＞
次に、本願の第４実施形態である半導体装置の製造方法について説明する。図９Ａ乃至９Ｄは、本発明の第４実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。図１０は、図９Ｂに示すＭＯＳトランジスタの部分拡大縦断面図である。この実施形態においても、ニッケルモノシリサイド膜は、ニッケルモノシリサイドを主成分とするニッケルシリサイド膜のことを意味する。
【０１０４】
先ず、図９Ａに示すように、シリコン基板７１上に、通常のＭＯＳトランジスタの製造プロセスによって、素子分離領域７２、ゲート絶縁膜７３、ゲート電極７４、ゲートサイドウォール７５、ソース・ドレイン領域７６を形成する。ここで、素子分離領域７２およびゲートサイドウォール（ゲート側壁）７５は、シリコン酸化膜またはシリコン窒化膜などの絶縁膜によって構成され、ゲート電極７４には多結晶シリコンが用いられている。また、ソース・ドレイン領域７６は、基板シリコン７１にボロンや砒素などのドーパント不純物をイオン注入し、活性化アニールを行うことによって形成される。
【０１０５】
次に、図９Ｂ及び図１０に示すように、この基板全面に、ニッケル層７８とシリコン層７９とを交互に積層した積層膜７７を形成する。図１０は、積層膜７７の拡大図であり、基板に近い方からニッケル層７８、シリコン層７９の順で、それぞれ３層ずつ積層している。ここで、ニッケル層７８とシリコン層７９は、それぞれ、ニッケル原子とシリコン原子を、スパッタリング法、分子線エピタキシー法等の任意の方法によって堆積することによって形成できるが、堆積する時の基板温度を２００℃以下にして、シリコン層７９がアモルファスシリコンとなり、堆積中にはニッケルとシリコンが反応しないようにする。
【０１０６】
ニッケル層７８とシリコン層７９の膜厚は、積層膜７７全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１より大きくなるようにする。言い換えれば、ＮＮｉ：ＮＳｉにおいては１：１よりもニッケルの方が多くなるようにする。ニッケル層とシリコン層との堆積形態については、ニッケルシリサイド膜の形成方法の説明欄に記載したのと同様であるが、全ニッケル層の厚さに対する全シリコン層の厚さの比が１．７９の時にちょうど積層膜７７全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１：１となるので、全ニッケル層の厚さに対する全シリコン層の厚さの比が１．７９より小さくなるようにすればよい。
【０１０７】
ニッケル層とシリコン層の積層順序については、その積層順序を逆にして、基板に一番近い層をシリコン層とすることもできる。また、一番上の層をシリコン層とすれば、積層後に基板を装置から取り出して熱処理を行なうまでの間に積層したニッケルが酸化するのを防ぐことができるという効果もある。
【０１０８】
次に、図９Ｃに示すように、ニッケルとシリコンを堆積した時の基板温度よりも高い第２の温度で熱処理することにより、ソース・ドレイン領域およびゲート電極のシリコンが露出した部分にニッケルモノシリサイド膜７１０が形成される。熱処理方法、熱処理温度および熱処理雰囲気等については、上述したニッケルシリサイド膜の形成方法の場合と同様であるので省略する。
【０１０９】
本実施形態では、堆積したニッケル原子とシリコン原子が反応してニッケルモノシリサイド膜が形成される。このとき、ソース・ドレイン領域およびゲート電極のシリコンが露出した部分においては、ニッケル原子がシリコン原子よりも多く、ニッケルモノシリサイドの形成に十分な量よりもニッケル原子が余分に存在しているので、過剰なニッケル原子の一部が露出したシリコン中に拡散してシリサイド反応を起こし、ニッケルモノシリサイドが形成される。一方、もし堆積したシリコン原子がニッケル原子よりも多い場合においては、余分のシリコン原子が未反応のまま残ったり、高抵抗のニッケルダイシリサイドができたりして、得られたニッケルシリサイド膜は不均一で結晶性が悪く、抵抗値も高いものとなってしまう。そこで、本発明では、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１より大きくなるように、言い換えれば、ニッケルとシリコンの原子数の比が１：１よりもニッケルの方が多くなるように、ニッケル層とシリコン層とを堆積するので、余分のニッケル原子は基板のシリコン中に拡散して反応し、均一で結晶性の良いニッケルモノシリサイドを主成分とするニッケルシリサイド膜が形成される。この時、基板のシリコンと反応するニッケルは堆積したシリコン原子と反応しなかったニッケル原子である。
【０１１０】
一方、図９Ｃに示すように、素子分離領域およびゲートサイドウォールの絶縁膜が露呈した部分に堆積されたニッケルとシリコンも反応してニッケルシリサイド膜７１１となるが、ニッケルは絶縁膜中の成分原子とは反応しないので、絶縁膜上では、堆積したニッケル原子とシリコン原子との比に応じた組成比のニッケルシリサイドが形成される。本発明では、上述したように、ニッケル原子数がシリコン原子数よりも多くなるように堆積するので、絶縁膜上ではニッケル過剰のニッケルシリサイドが形成される。また、シリコン上では堆積したニッケル原子の一部が基板中のシリコン原子とも反応するので、形成されたニッケルシリサイド膜は、基板の単結晶シリコンあるいは多結晶シリコンの結晶性を引き継いで結晶化し、グレインがある程度の大きさを持ち、特定の結晶方位に配向した膜となる。これに対して、絶縁膜上では、絶縁膜がアモルファスであるために、ニッケルシリサイド膜はグレインが小さく、特定の結晶方位に配向しにくく、結晶性の悪い膜となる。このようにニッケル原子が過剰で、結晶性も悪いニッケルシリサイド膜は、適当なエッチング液によって容易に除去することができる。この時、シリコン上のニッケルシリサイド膜は、ニッケルモノシリサイドが主成分であり、結晶性も良いので、ほとんどエッチングされない。
【０１１１】
したがって、熱処理後に適当なエッチング液、例えば、塩酸、過酸化水素水、水を１：１：６で混合した溶液に基板全体を浸すことによって絶縁膜上に形成された膜を除去して、図９Ｄに示すような、ソース・ドレイン領域とゲート電極部分にのみニッケルシリサイドが形成された構造を作ることができる。なお、エッチング液としては、ニッケルモノシリサイドがほとんどエッチングされず、ニッケル過剰のニッケルシリサイドがエッチングされるものならば何でも良い。このようなものとしては、上記のエッチング液の他に、例えば、硫酸、過酸化水素水、水の混合液、アンモニア水、過酸化水素水、水の混合液などがある。また、エッチング反応を早め、絶縁膜上のニッケルシリサイドをより完全に除去するために、これらのエッチング液の混合比を変える、エッチング液を加熱する、いくつかのエッチング液を組み合わせる、等の方法を使っても良い。
【０１１２】
このようにして図９Ｄの構造を得た後、通常のプロセスにしたがって、層間膜を形成し、配線を行うことによって、ＭＯＳトランジスタが得られる。このようにして得られたＭＯＳトランジスタは、コンタクト部分のニッケルシリサイド膜が、ソース・ドレイン領域のｐｎ接合から十分離れており、なおかつ十分な厚さを持っているので、シリサイド膜とソース・ドレインのｐｎ接合が接近することに起因するリーク電流の減少とシリサイド膜の低抵抗化によってトランジスタの特性が向上する。
【０１１３】
また、第４の実施形態において、基板は通常のシリコン基板８１だけでなく、シリコンオンインシュレータ（ＳＯＩ）基板やシリコン・ゲルマニウムオンインシュレータ（ＳＧＯＩ）基板でも良い。
【０１１４】
また、前述の第三の実施の形態で説明したように、ニッケル層とシリコン層との積層膜の形成に代えて、ニッケルとシリコンとを共析（ｃｏ−ｄｅｐｏｓｉｔｉｏｎ）させた後に上記シリサイド反応させてニッケルシリサイド膜を形成してもよい。
更に、前述の第１の実施の形態で説明したように、前記第２の基板温度での熱処理の前に予備的な低温での熱処理を行っても良い。また、前述の第４の実施の形態で説明したように、予備的な低温での熱処理により得られる半導体領域上及び絶縁体領域上での結晶性の相異を利用して自己整合的にエッチングしたのち、前記第２の基板温度で熱処理を行うことでシリサイド反応を引起こすことも可能である。
【０１１５】
＜第５実施形態＞
次に、本願の第５実施形態である半導体装置の製造方法について説明する。本願の第５実施形態は、上記の第４実施形態とは、ソース・ドレイン領域およびゲート電極がシリコン・ゲルマニウム混晶および多結晶シリコン・ゲルマニウムである点で異なる。図１１Ａ乃至１１Ｂは、本発明の第５実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。近年、ＭＯＳトランジスタのさらなる特性向上を目指して、ソース・ドレイン領域にシリコン・ゲルマニウム混晶を用いたり、ゲート電極に多結晶シリコン・ゲルマニウムを用いたりすることが提案されているが、本実施の形態は、このような場合にも適用できる。
【０１１６】
第５実施形態は、図１１Ａに示すように、ゲート電極８４が多結晶シリコン・ゲルマニウム混晶によって形成され、ソース・ドレイン領域８６が単結晶シリコン・ゲルマニウム混晶層によって形成されている。これは、例えば、通常のＭＯＳトランジスタの製造プロセスにおいて、ゲート電極を形成する工程で多結晶シリコンを成長させる代わりに多結晶シリコン・ゲルマニウムを成長させ、ゲート電極形成後にソース・ドレイン領域のシリコン層をいったんエッチングによって除去してからＣＶＤ等によってシリコン・ゲルマニウム混晶を選択エピタキシャル成長させることによって実現される。あるいは、ソース・ドレイン領域のエッチングを行わずにシリコン・ゲルマニウム混晶を選択エピタキシャル成長させ、せり上げ構造としてもよい。なお、図１１Ａにおいて、符号８１はシリコン基板、符号８２は素子分離領域、符号８３はゲート絶縁膜、符号８５はゲートサイドウォールである。
【０１１７】
図１１Ａのような構造に対して、先ず、第４実施形態と同様の方法によって、基板全体にニッケル層とシリコン層を、基板温度を第１の温度として、交互に積層する。上記第４実施形態においても、堆積する時の基板温度を２００℃以下にして、シリコン層がアモルファスシリコンとなり、堆積中にはニッケルとシリコンおよび基板のシリコン・ゲルマニウム混晶が反応しないようにする。この場合にも、第４実施形態と同様に、ニッケル層とシリコン層の膜厚は、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１：１よりもニッケルの方が多くなるようにするが、ニッケル層とシリコン層の厚さと層数は、形成したいニッケルモノシリサイドの膜厚によって変えることができる。
【０１１８】
次に、第１の温度よりも高い第２の温度で熱処理を行ない、引き続いて第４実施形態と同様のエッチング液を用いて絶縁膜上のニッケルシリサイドを除去することにより、図１１Ｂに示すように、ニッケルモノシリサイド膜８１０がソース・ドレイン領域８６およびゲート電極８４に形成された構造が得られる。このとき、ゲート電極８４およびソース・ドレイン領域８６では、一部のニッケル原子はシリコン・ゲルマニウム混晶層へ拡散して反応するので、ニッケルモノシリサイド膜８１０とシリコン・ゲルマニウム混晶層からなるゲート電極８４およびソース・ドレイン領域８６の間にニッケルジャーマノシリサイド（ＮｉＳｉ１−ｘＧｅｘ）層８１２ができる。本第４実施形態においても、熱処理をする第２の温度は、ニッケルモノシリサイドが良好に形成され、かつダイシリサイド反応が起きないように、７５０℃以下であることが望ましい。
【０１１９】
従来のニッケルだけを堆積して熱処理する方法では、形成された膜はすべてニッケルジャーマノシリサイドとなり、またニッケルジャーマノシリサイド層とシリコン・ゲルマニウム混晶層の界面にゲルマニウムが析出して欠陥を作りやすいが、本実施形態では、ニッケル原子の大部分が堆積したシリコン層と反応することによって、形成されるニッケルジャーマノシリサイド層８１２を非常に薄くすることができる。ニッケルジャーマノシリサイドは、ゲルマニウム濃度が高くなるに従い、抵抗値も高くなるので、本実施形態で形成した膜は、従来のニッケルだけを堆積して熱処理する方法で形成した場合よりも、低い抵抗値を得ることができる。また、熱処理の際に、ニッケルジャーマノシリサイド層中のゲルマニウム原子の拡散も起こるので、ニッケルジャーマノシリサイド層中のゲルマニウム濃度が低くなり、より低抵抗になるという効果もある。
【０１２０】
また、本実施形態において、ニッケル層とシリコン層の積層順序を逆にして、基板に一番近い層をシリコン層とすることもできることは、第４実施形態の場合と同様である。
【０１２１】
以上のように、本発明の半導体装置の製造方法によれば、ソース・ドレイン領域８６およびゲート電極８４がシリコン・ゲルマニウム混晶および多結晶シリコン・ゲルマニウムである場合にも、基板のシリコン・ゲルマニウムの消費を少なくして、十分な厚さを持ったニッケルモノシリサイド膜８１０を形成することができる。
【０１２２】
また、第５の実施形態において、基板は通常のシリコン基板８１だけでなく、シリコンオンインシュレータ（ＳＯＩ）基板やシリコン・ゲルマニウムオンインシュレータ（ＳＧＯＩ）基板でも良い。
【０１２３】
また、前述の第三の実施の形態で説明したように、ニッケル層とシリコン層との積層膜の形成に代えて、ニッケルとシリコンとを共析（ｃｏ−ｄｅｐｏｓｉｔｉｏｎ）させた後に上記シリサイド反応させてニッケルシリサイド膜を形成してもよい。
【０１２４】
更に、前述の第１の実施の形態で説明したように、前記第２の基板温度での熱処理の前に予備的な低温での熱処理を行っても良い。また、前述の第４の実施の形態で説明したように、予備的な低温での熱処理により得られる半導体領域上及び絶縁体領域上での結晶性の相異を利用して自己整合的にエッチングしたのち、前記第２の基板温度で熱処理を行うことでシリサイド反応を引起こすことも可能である。
【０１２５】
＜第６実施形態＞
次に、本願の第６実施形態である半導体装置の製造方法について説明する。次に、第６実施形態として、ＳＯＩ基板上のＭＯＳトランジスタに本発明を適用した場合を示す。図１２は、本発明の第６の実施の形態において、上記第４および第５の実施形態と同様の方法によってニッケルモノシリサイド膜を形成したＳＯＩ基板上のＭＯＳトランジスタを示す部分縦断面図である。図１２において、ＭＯＳトランジスタは、シリコン基板９１、素子分離領域９２、ゲート絶縁膜９３、多結晶シリコンよりなるゲート電極９４、ゲートサイドウォール９５を含む。
【０１２６】
第６実施形態では、ソース・ドレイン領域９６は、埋め込み酸化膜層９１３の上のＳＯＩ層に形成されている。薄膜ＳＯＩでは、ＳＯＩ層の厚さが１０ｎｍ程度になるが、本発明を適用すれば、ＳＯＩ層のシリコンの消費量を少なくして厚いニッケルモノシリサイド膜９１０を形成できる。例えば、積層膜全体に存在するシリコン原子の総数（ＮＳｉ）に対するニッケル原子の総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１．５（ＮＮｉ：ＮＳｉ＝１：０．６６）の条件で膜厚２０ｎｍのニッケルモノシリサイド膜９１０を形成すると、ＳＯＩ層のシリコンの消費される厚さを約５ｎｍとすることができ、ニッケルモノシリサイド膜９１０と埋め込み酸化膜層９１３との距離を十分とることができる。従来のニッケルのみを堆積してアニールする方法では、ＳＯＩ層のシリコンの消費される厚さを５ｎｍとするには、ニッケルモノシリサイド膜の厚さは約６ｎｍとなってしまい、本発明によって膜厚２０ｎｍのニッケルモノシリサイド膜９１０を形成した場合よりも、シート抵抗値が３倍以上になってしまう。したがって、ＳＯＩ基板上のＭＯＳトランジスタにおいて、ニッケルモノシリサイド膜９１０が埋め込み酸化膜層９１３まで達してＭＯＳトランジスタの特性が劣化するという現象を防ぐとともに、従来法を用いた場合よりもトランジスタ特性を向上させることができる。
【０１２７】
また、前述の第三の実施の形態で説明したように、ニッケル層とシリコン層との積層膜の形成に代えて、ニッケルとシリコンとを共析（ｃｏ−ｄｅｐｏｓｉｔｉｏｎ）させた後に上記シリサイド反応させてニッケルシリサイド膜を形成してもよい。
【０１２８】
更に、前述の第１の実施の形態で説明したように、前記第２の基板温度での熱処理の前に予備的な低温での熱処理を行っても良い。また、前述の第４の実施の形態で説明したように、予備的な低温での熱処理により得られる半導体領域上及び絶縁体領域上での結晶性の相異を利用して自己整合的にエッチングしたのち、前記第２の基板温度で熱処理を行うことでシリサイド反応を引起こすことも可能である。
【０１２９】
＜第７実施形態＞
次に、本願の第７実施形態である半導体装置の製造方法について説明する。本発明を、歪のかかったシリコンまたは歪のかかったシリコン・ゲルマニウム混晶をチャネルとするＭＯＳトランジスタに適用することも可能である。図１３は、本発明の第７の実施の形態において、上記第４乃至第６の実施形態と同様の方法により、歪のかかったシリコン層に形成されたＭＯＳトランジスタを示す部分縦断面図である。
【０１３０】
図１３では、シリコン基板１０１上にシリコン・ゲルマニウム層１１５が形成され、シリコン・ゲルマニウム層１１５上に形成されたシリコン層に歪シリコンチャネル層１１４とソース・ドレイン領域１０６が形成されている。
【０１３１】
ここで、シリコン・ゲルマニウム層１１５のシリコン・ゲルマニウムは歪が緩和しており、この上に形成された歪シリコンチャネル層１１４とソース・ドレイン領域１０６を含むシリコン層は、歪緩和のシリコン・ゲルマニウム層１１５にエピタキシャル成長しているために歪がかかっている。歪シリコンチャネルを持つＭＯＳトランジスタでは、シリコン層に歪をかけるために歪シリコンチャネル層１１４は非常に薄くしなければならない。歪シリコンチャネル層１１４とソース・ドレイン領域１０６を含むシリコン層の厚さは１０ｎｍ程度である。したがって、本発明を適用すれば、上記第６実施形態で示したのと同じようにニッケルモノシリサイド膜１１０がシリコン・ゲルマニウム層１１５に達するのを防ぐことができるとともに、歪シリコン層のシリコン消費量が少ないことから、シリサイド化の際にソース・ドレイン領域１０６および歪チャネル領域１１４の歪が緩和してしまうことを防ぐことができる。
【０１３２】
ニッケルモノシリサイド膜１１０がシリコン・ゲルマニウム層１１５に達してしまうと、シリコン・ゲルマニウム層１１５を通して電流がリークしてしまう。また、歪チャネル領域の歪が緩和してしまうと、歪チャネルを用いたことによるＭＯＳトランジスタの性能向上がはかれなくなってしまう。したがって、本発明を歪チャネルＭＯＳトランジスタに適用することによって、トランジスタの特性劣化を防ぎ、歪チャネルＭＯＳトランジスタの本来の特性を十分に引き出すことができる。なお、図１３において、符号１０２は素子分離領域、符号１０３はゲート絶縁膜、符号１０４は多結晶シリコンよりなるゲート電極、符号１０５はゲートサイドウォールである。
【０１３３】
また、前述の第三の実施の形態で説明したように、ニッケル層とシリコン層との積層膜の形成に代えて、ニッケルとシリコンとを共析（ｃｏ−ｄｅｐｏｓｉｔｉｏｎ）させた後に上記シリサイド反応させてニッケルシリサイド膜を形成してもよい。
【０１３４】
更に、前述の第１の実施の形態で説明したように、前記第２の基板温度での熱処理の前に予備的な低温での熱処理を行っても良い。また、前述の第４の実施の形態で説明したように、予備的な低温での熱処理により得られる半導体領域上及び絶縁体領域上での結晶性の相異を利用して自己整合的にエッチングしたのち、前記第２の基板温度で熱処理を行うことでシリサイド反応を引起こすことも可能である。
【０１３５】
＜第８実施形態＞
次に、本願の第８実施形態である半導体装置の製造方法について説明する。メタルゲートのＭＯＳＦＥＴに本発明をに適用することも可能である。図１４Ａ乃至図１４Ｄは、本発明の第８実施形態に係るシリコン基板上のＭＯＳトランジスタのソース・ドレイン領域とメタルゲート電極にニッケルモノシリサイドを主成分とするニッケルシリサイド膜を自己整合的に形成する方法の一例に係る各工程を示す部分縦断面図である。
【０１３６】
先ず、図１４Ａに示すように、素子分離領域２０２が形成されたシリコン基板２０１上に、ゲート絶縁膜２０３及びゲート電極（金属）２０４を積層してから、シリコン酸化膜またはシリコン窒化膜からなるキャップ層２０５を積層する。その後、リソグラフィーとドライエッチングによってゲート構造を形成する。ここで、キャップ層２０５については、シリコン酸化膜またはシリコン窒化膜のように、後から積層するニッケルおよびシリコンと反応せずに尚且つニッケルモノシリサイドをエッチングする際のエッチング液でエッチングされない膜ならば良い。
【０１３７】
次に、全体にシリコン酸化膜を形成し、ドライエッチングによって、図１４Ｂに示すようなゲート側壁（ゲートサイドウォール）２０６を形成する。ゲート電極２０４上には、図１４Ａで形成したキャップ層２０５を残す。
【０１３８】
次に、図１４Ｃに示すようなニッケルとシリコンの積層膜２０８を、上述した各実施形態と同様の方法で形成する。その後、図１４Ｄに示すように、アニール後にエッチングを行なうことにより、ソース・ドレイン領域２０７にのみニッケルモノシリサイド（ＮｉＳｉ）層２０９が形成される。この後、ゲート電極２０４上のキャップ層２０５は、ゲート電極２０４にコンタクトを形成する際にエッチングによって除去される。
【０１３９】
また、前述の第三の実施の形態で説明したように、ニッケル層とシリコン層との積層膜の形成に代えて、ニッケルとシリコンとを共析（ｃｏ−ｄｅｐｏｓｉｔｉｏｎ）させた後に上記シリサイド反応させてニッケルシリサイド膜を形成してもよい。
【０１４０】
更に、前述の第１の実施の形態で説明したように、前記第２の基板温度での熱処理の前に予備的な低温での熱処理を行っても良い。また、前述の第４の実施の形態で説明したように、予備的な低温での熱処理により得られる半導体領域上及び絶縁体領域上での結晶性の相異を利用して自己整合的にエッチングしたのち、前記第２の基板温度で熱処理を行うことでシリサイド反応を引起こすことも可能である。
【実施例】
【０１４１】
以下、実施例により本発明を更に具体的に説明する。
【０１４２】
製膜装置として分子線エピタキシー（ＭＢＥ）装置を用い、シリコンの（１００）単結晶基板上に、第１の基板温度５０℃で、先ずニッケル層を形成した後、シリコン層、ニッケル層の順に交互にそれぞれ５層積層した。その後、同じＭＢＥ装置を用いた真空雰囲気内で、第２の基板温度４００℃で３０分間の熱処理を行なってシリサイド反応を行った。下記の表１は、ニッケル層の厚さとシリコン層の厚さを変化させたときのそれぞれの膜厚と、熱処理後に得られたニッケルシリサイド膜のシート抵抗値とを示している。なお、上述したように、ＮｉとＳｉの原子量と比重から計算すると、全Ｓｉ厚／全Ｎｉ厚が１．７９のときにちょうどＮｉ原子数とＳｉ原子数が１：１となる。
【０１４３】
【表１】

【０１４４】
表１に示したように、試料ＡではＮｉ層の厚さが２ｎｍでＳｉ層の厚さが５ｎｍであるので、Ｓｉ厚／Ｎｉ厚＝２．５となり、原子数で比較するとＳｉ原子のほうがＮｉ原子よりも過剰になっている。この場合には、良好なニッケルモノシリサイドを有するニッケルシリサイド膜ができておらず、シート抵抗値が高いニッケルダイシリサイドを有するニッケルシリサイド膜が形成された。
【０１４５】
これに対して、試料Ｂでは、Ｎｉ層の厚さが２ｎｍでＳｉ層の厚さが２．５ｎｍであるので、Ｓｉ厚／Ｎｉ厚＝１．２５となり、原子数で比較するとＮｉ原子の方がＳｉ原子よりも過剰になっている。また、試料Ｃにおいても、Ｎｉ層の厚さが２ｎｍでＳｉ層の厚さが２ｎｍであるので、Ｓｉ厚／Ｎｉ厚＝１となり、原子数で比較するとＮｉ原子の方がＳｉ原子よりも過剰になっている。これらの場合には、抵抗値の低い良好なニッケルモノシリサイドが生成されるので、低いシート抵抗値が得られた。また、試料Ｂおよび試料Ｃのニッケルシリサイド膜を測定し、その膜厚と表１のシート抵抗値とから抵抗率を計算した結果、約１４〜１７μΩｃｍとなった。この抵抗率の結果からも、良好なニッケルモノシリサイドからなるニッケルシリサイド膜が形成されていることが確認された。さらに、Ｘ線回折測定や透過電子顕微鏡観察による評価結果からも、試料Ｂと試料Ｃは良好なニッケルモノシリサイド膜が形成されていることが確認された。
【０１４６】
本実施例において、例えば試料Ｃでは、ニッケルモノシリサイドからなるニッケルシリサイド膜の厚さは透過電子顕微鏡での観察結果から約１８ｎｍであった。このとき、消費ファクター：０．８２を用いて計算すると、試料Ｃでは、約１５ｎｍの膜厚に相当するシリコン原子が消費されたことになる。試料Ｃにおいて、堆積したシリコン層の厚さはトータルで１０ｎｍであり、このシリコン原子がすべて反応してニッケルモノシリサイドになると想定されるので、シリサイド反応に消費されたシリコン原子のうち、シリコン基板のシリコンに由来するものは、５ｎｍの厚さに相当する。したがって、本実施例では、従来よりも基板シリコンの消費量を少なくして、ニッケルモノシリサイドからなる十分な厚さのニッケルシリサイド膜を形成できることが確認できた。
【０１４７】
こうした結果は、今後の最先端のＣＭＯＳにおけるより一層の薄膜化に対応することを可能にさせる。すなわち、最先端のＣＭＯＳでは、コンタクト形成領域のソース・ドレインの深さが２０ｎｍ程度となることが予測されている。しかしながら、従来のニッケルとシリコン基板のみとを反応させる方法では、トランジスタ特性を劣化させないために、シリサイド反応の際に消費されるシリコン基板の厚さをソース・ドレインの深さの半分以下すなわち１０ｎｍ以下にしなければならず、そのため、ニッケルモノシリサイドの厚さもニッケルモノシリサイドの消費ファクターが約０．８２であることから１２ｎｍ以下となってしまう。従って、ジャンクションリーク特性を低下させないで低抵抗化できるための十分に厚いニッケルモノシリサイドからなるニッケルシリサイド膜を生成することが困難であった。しかしながら、この実施例における試料Ｃおよび試料Ｂにおいては、上述したように、ニッケルモノシリサイドからなる十分な厚さのニッケルシリサイド膜を形成できるので、最先端のＣＭＯＳにも十分に対応でき、その効果が期待できる。
【０１４８】
以上説明したように、本発明のニッケルシリサイド膜の形成方法および半導体装置の製造方法によれば、基板のシリコン原子の消費量が少なく、なおかつ十分な厚さを持った低抵抗のニッケルシリサイド膜の形成方法を提供することができ、これによりＭＯＳトランジスタの高性能化が図れる。また、本発明を基板表面がシリコン・ゲルマニウム混晶層および多結晶シリコン・ゲルマニウム層である場合に適用すれば、基板のシリコン原子およびゲルマニウム原子の消費量が少ないだけでなく、従来のニッケルだけを堆積して反応させる場合よりも低抵抗の膜を得ることができる。また、本発明をＳＯＩ基板およびＳＧＯＩ基板に適用することにより、ニッケルシリサイド膜が埋め込み酸化膜層まで達してＭＯＳトランジスタの特性が劣化するという現象を防ぐことができる。
【０１４９】
また、本発明を、表面の半導体層が歪のかかったシリコンまたは歪のかかったシリコン・ゲルマニウム層により構成される歪チャネルＭＯＳトランジスタに適用することによって、ニッケルモノシリサイド膜がシリコン・ゲルマニウム層に達してしまうのを防ぐとともに、ニッケルモノシリサイド膜を形成する際のチャネル部分の歪の緩和を抑制することができる。これによって、歪チャネルＭＯＳトランジスタの性能劣化を防ぎ、歪チャネルＭＯＳトランジスタの本来の特性を十分に引き出すことができる。
【０１５０】
本発明の半導体装置の製造方法によれば、積層膜をシリサイド反応させた後にエッチングすることにより、絶縁膜領域上のニッケルシリサイド膜だけを選択的にエッチングすることができるので、ニッケルモノシリサイド膜を有する半導体装置の製造の効率化を図ることができる。
【０１５１】
本発明のニッケルシリサイド膜のエッチング方法によれば、ニッケルリッチなニッケルシリサイド膜だけを選択的にエッチングすることができるので、効率的なエッチングプロセスを実現することができる。
【産業上の利用可能性】
【０１５２】
本発明は、低抵抗率のニッケルモノシリサイドを厚く形成する方法、その方法を利用した半導体装置の製造方法、およびニッケルシリサイド膜のうちニッケルリッチなシリサイド膜を選択エッチングする方法に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。
【０１５３】
幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。

Claims

基板上にシリサイド反応を起こさない第１の基板温度でシリコンとニッケルとを含む層構造体を形成する工程と、ニッケルモノシリサイド反応を起す第２の基板温度で前記層構造体を熱処理することでニッケルモノシリサイドを生成するシリサイド反応工程とを含み、
前記層構造体形成工程において、前記層構造体全体に存在するシリコン原子総数（ＮＳｉ）に対するニッケル原子総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１以上であるニッケルシリサイド膜の形成方法において、
前記層構造体形成工程において形成される前記層構造体はアモルファス状態であるニッケルシリサイド膜の形成方法。
前記層構造体形成工程は、ニッケルとシリコンとを共析させる工程からなる請求項１に記載のニッケルシリサイド膜の形成方法。
前記層構造体形成工程は、少なくとも１層のニッケル層と少なくとも１層のシリコン層とを交互に積層する工程からなる請求項１に記載のニッケルシリサイド膜の形成方法。
前記層構造体に含まれる各シリコン層のシリコン原子数に対する前記層構造体に含まれる各ニッケル層のニッケル原子数の比が、前記層構造体全体に存在するシリコン原子総数に対するニッケル原子総数の前記比と等しくなるように積層させる請求項３に記載のニッケルシリサイド膜の形成方法。
前記層構造体全体に存在するシリコン原子総数（ＮＳｉ）に対するニッケル原子総数（ＮＮｉ）の前記比（ＮＮｉ／ＮＳｉ）が１よりも大きく、４以下である請求項１に記載のニッケルシリサイド膜の形成方法。
前記ニッケルモノシリサイドが、前記ニッケルシリサイド膜中に５０％以上存在している請求項１に記載のニッケルシリサイド膜の形成方法。
前記基板の最表面に、単結晶シリコン、多結晶シリコン、歪みのかかったシリコン、単結晶シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウムおよび歪みのかかったシリコン・ゲルマニウムよりなる群から選択される少なくとも１つの半導体の領域が含まれる請求項１に記載のニッケルシリサイド膜の形成方法。
前記基板が、シリコン基板、ＳＯＩ基板およびＳＧＯＩ基板のいずれか１つである請求項１に記載のニッケルシリサイド膜の形成方法。
前記層構造体形成工程において積層される前記シリコン層及び前記ニッケル層の各厚さは、２ｎｍ−１０ｎｍの範囲である請求項３に記載のニッケルシリサイド膜の形成方法。
前記基板の主面の面方位は（１１１）面以外の面である請求項１に記載のニッケルシリサイド膜の形成方法。
前記層構造体形成工程の後であって且つ前記シリサイド反応工程の前に、前記第２の基板温度より低い温度で予備的な熱処理を行う工程を更に含む請求項１に記載のニッケルシリサイド膜の形成方法。
基板上の少なくとも１つの半導体領域上および少なくとも１つの絶縁体領域上に亘り形成され且つ前記半導体領域上と前記絶縁体領域上とで組成が異なるニッケルシリサイド膜のうち、前記絶縁体領域上に位置するニッケルリッチ領域をエッチングし、
前記ニッケルリッチ領域は、シリコン原子の数（ＮＳｉ）に対するニッケル原子の数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１．１１より大きいエッチング方法において、
前記積層膜形成工程において積層される前記シリコン層はアモルファス状態であるエッチング方法。
前記半導体領域上に位置するニッケルシリサイド膜の領域はニッケルモノシリサイドからなり、前記絶縁体領域上に位置するニッケルシリサイド膜の領域はニッケルリッチなニッケルシリサイドからなる請求項１２に記載のエッチング方法。
前記半導体領域が、単結晶シリコン、多結晶シリコン、歪みのかかったシリコン、単結晶シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウムおよび歪みのかかったシリコン・ゲルマニウムよりなる群から選択される少なくとも１つの半導体を含む請求項１２に記載のエッチング方法。
前記絶縁体領域が、酸化シリコンおよび窒化シリコンのうち少なくともいずれか１つを含む請求項１２に記載のエッチング方法。
前記ニッケルシリサイド膜は、シリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のシリコン層とを交互に積層することで積層膜を形成する工程と、ニッケルモノシリサイド反応を起す第２の基板温度で前記積層膜を熱処理するシリサイド反応工程とで形成する請求項１２に記載のエッチング方法。
前記積層膜形成工程において積層される前記シリコン層及び前記ニッケル層の各厚さは、２ｎｍ−１０ｎｍの範囲である請求項１６に記載のエッチング方法。
前記ニッケルシリサイド膜は、ニッケルとシリコンとを共析させる工程と、ニッケルモノシリサイド反応を起す第２の基板温度で熱処理するシリサイド反応工程とで形成する請求項１２に記載のエッチング方法。
前記基板が、シリコン基板、ＳＯＩ基板およびＳＧＯＩ基板のうちいずれか１つである請求項１２に記載のエッチング方法。
前記基板の主面の面方位は（１１１）面以外の面である請求項１２に記載のエッチング方法。
基板上の少なくとも１つの半導体領域上および少なくとも１つの絶縁体領域上に亘り形成され且つ前記半導体領域上と前記絶縁体領域上とで組成が異なるニッケルシリサイド膜のうち、前記絶縁体領域上に位置するニッケルリッチ領域をエッチングし、
前記ニッケルリッチ領域は、そのＸ線回折パターンがＮｉ２Ｓｉの回折ピークを有するエッチング方法において、
前記ニッケルシリサイド膜は、シリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のシリコン層とを交互に積層することで積層膜を形成する工程と、ニッケルモノシリサイド反応を起す第２の基板温度で前記積層膜を熱処理するシリサイド反応工程とで形成し、
前記積層膜形成工程において積層される前記シリコン層はアモルファス状態であるエッチング方法。
前記半導体領域上に位置するニッケルシリサイド膜の領域はニッケルモノシリサイドからなり、前記絶縁体領域上に位置するニッケルシリサイド膜の領域はニッケルリッチなニッケルシリサイドからなる請求項２１に記載のエッチング方法。
前記半導体領域が、単結晶シリコン、多結晶シリコン、歪みのかかったシリコン、単結晶シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウムおよび歪みのかかったシリコン・ゲルマニウムよりなる群から選択される少なくとも１つの半導体を含む請求項２１に記載のエッチング方法。
前記絶縁体領域が、酸化シリコンおよび窒化シリコンのうち少なくともいずれか１つを含む請求項２１に記載のエッチング方法。
前記積層膜形成工程において積層される前記シリコン層及び前記ニッケル層の各厚さは、２ｎｍ−１０ｎｍの範囲である請求項２１に記載のエッチング方法。
前記ニッケルシリサイド膜は、ニッケルとシリコンを共析させる工程と、ニッケルモノシリサイド反応を起す第２の基板温度で熱処理するシリサイド反応工程とで形成する請求項２１に記載のエッチング方法。
前記基板が、シリコン基板、ＳＯＩ基板およびＳＧＯＩ基板のうちいずれか１つである請求項２１に記載のエッチング方法。
前記基板の主面の面方位は（１１１）面以外の面である請求項２１に記載のエッチング方法。
基板上の少なくとも１つの半導体領域上および少なくとも１つの絶縁体領域上に亘り、シリサイド反応を起こさない第１の基板温度でシリコンとニッケルとを含む層構造体を形成する工程と、ニッケルモノシリサイド反応を起す第２の基板温度で前記層構造体を熱処理することで、ニッケルモノシリサイドを含み且つ前記半導体領域上と前記絶縁体領域上とで組成が異なるニッケルシリサイド膜を形成するシリサイド反応工程とを含み、
前記層構造体形成工程において、前記層構造体全体に存在するシリコン原子総数（ＮＳｉ）に対するニッケル原子総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１以上である半導体装置の製造方法において、
前記層構造体形成工程において形成される前記層構造体はアモルファス状態である半導体装置の製造方法。
前記シリサイド反応工程後における半導体領域上のニッケルシリサイドがニッケルモノシリサイドであり、前記シリサイド反応工程後における絶縁体領域上のニッケルシリサイドがニッケルリッチのニッケルシリサイドである請求項２９に記載の半導体装置の製造方法。
前記ニッケルシリサイド膜の前記絶縁体領域上に位置する前記ニッケルリッチ領域のみをエッチングにより除去するエッチング工程を更に含むことでニッケルシリサイド膜を前記半導体領域上のみに自己整合的に形成する請求項２９に記載の半導体装置の製造方法。
前記層構造体形成工程は、ニッケルとシリコンとを共析させる工程からなる請求項２９に記載の半導体装置の製造方法。
前記層構造体形成工程は、少なくとも１層のニッケル層と少なくとも１層のシリコン層とを交互に積層する工程からなる請求項２９に記載の半導体装置の製造方法。
前記半導体領域が、単結晶シリコン、多結晶シリコン、歪みのかかったシリコン、単結晶シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウムおよび歪みのかかったシリコン・ゲルマニウムよりなる群から選択される少なくとも１つの半導体を含む請求項２９に記載の半導体装置の製造方法。
前記絶縁体領域が、酸化シリコンおよび窒化シリコンの少なくともいずれか１つを含む請求項２９に記載の半導体装置の製造方法。
前記基板が、シリコン基板、ＳＯＩ基板およびＳＧＯＩ基板のいずれか１つである請求項２９に記載の半導体装置の製造方法。
前記層構造体形成工程において積層される前記シリコン層及び前記ニッケル層の各厚さは、２ｎｍ−１０ｎｍの範囲である請求項３３に記載の半導体装置の製造方法。
前記基板の主面の面方位は（１１１）面以外の面である請求項２９に記載の半導体装置の製造方法。
前記層構造体形成工程の後であって且つ前記シリサイド反応工程の前に、前記第２の基板温度より低い温度で予備的な熱処理を行う工程を更に含む請求項２９に記載の半導体装置の製造方法。
前記予備的な熱処理の後であって且つ前記シリサイド反応工程の前に、前記層構造体であって前記絶縁体領域上に位置する結晶性がより低くアモルファス状態により近い領域のみをエッチングにより除去するエッチング工程を更に含むことで、前記層構造体であって前記半導体領域上に残存した領域のみを前記シリサイド反応工程で熱処理することで前記半導体領域上にのみニッケルシリサイド膜を自己整合的に形成する請求項３９に記載の半導体装置の製造方法。
基板上の少なくとも１つの半導体領域上および少なくとも１つの絶縁体領域上に亘り、シリコンとニッケルとを含む層構造体を形成する工程と、シリサイド反応を起す第２の基板温度で前記層構造体を熱処理することで、前記絶縁体領域上でニッケルリッチな組成を有すると共に前記半導体領域上でニッケルモノシリサイドの組成を有するニッケルシリサイド膜を形成するシリサイド反応工程とを含み、
前記ニッケルシリサイド膜のうち前記絶縁体領域上に位置するニッケルリッチ領域は、シリコン原子の数（ＮＳｉ）に対するニッケル原子の数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１．１１より大きいニッケルシリサイド膜の形成方法において、
前記層構造体形成工程は、シリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のシリコン層とを交互に積層することで積層膜を形成する工程からなり、
前記層構造体形成工程において積層される前記シリコン層はアモルファス状態であるニッケルシリサイド膜の形成方法。
前記半導体領域上に位置するニッケルシリサイド膜の領域はニッケルモノシリサイドからなり、前記絶縁体領域上に位置するニッケルシリサイド膜の領域はニッケルリッチなニッケルシリサイドからなる請求項４１に記載のニッケルシリサイド膜の形成方法。
前記層構造体形成工程は、ニッケルとシリコンを共析させる工程からなる請求項４１に記載のニッケルシリサイド膜の形成方法。
前記層構造体形成工程の後であって且つ前記シリサイド反応工程の前に、前記第２の基板温度より低い温度で予備的な熱処理を行う工程を更に含む請求項４１に記載のニッケルシリサイド膜の形成方法。
基板上の少なくとも１つの半導体領域上および少なくとも１つの絶縁体領域上に亘り、シリコンとニッケルとを含む層構造体を形成する工程と、シリサイド反応を起す第２の基板温度で前記層構造体を熱処理することで、前記絶縁体領域上でニッケルリッチな組成を有すると共に前記半導体領域上でニッケルモノシリサイドの組成を有するニッケルシリサイド膜を形成するシリサイド反応工程とを含み、
前記ニッケルシリサイド膜のうち前記絶縁体領域上に位置するニッケルリッチ領域は、そのＸ線回折パターンがＮｉ２Ｓｉの回折ピークを有するニッケルシリサイド膜の形成方法において、
前記層構造体は、シリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のシリコン層とを交互に積層することで積層膜を形成する工程からなり、
前記積層膜形成工程において積層される前記シリコン層はアモルファス状態であるニッケルシリサイド膜の形成方法。
前記半導体領域上に位置するニッケルシリサイド膜の領域はニッケルモノシリサイドからなり、前記絶縁体領域上に位置するニッケルシリサイド膜の領域はニッケルリッチなニッケルシリサイドからなる請求項４５に記載のニッケルシリサイド膜の形成方法。
前記層構造体は、ニッケルとシリコンを共析させる工程からなる請求項４５に記載のニッケルシリサイド膜の形成方法。
前記層構造体形成工程の後であって且つ前記シリサイド反応工程の前に、前記第２の基板温度より低い温度で予備的な熱処理を行う工程を更に含む請求項４５に記載のニッケルシリサイド膜の形成方法。
基板上にシリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のシリコン層とを交互に積層することで積層膜を形成する工程と、ニッケルモノシリサイド反応を起す第２の基板温度で前記積層膜を熱処理することでニッケルモノシリサイドを生成するシリサイド反応工程とを含み、
前記積層膜形成工程において、前記積層膜中に含まれる前記ニッケル層全ての総厚に対する前記積層膜中に含まれる前記シリコン層全ての総厚の比が１．７９以下であるニッケルシリサイド膜の形成方法において、
前記積層膜形成工程において積層される前記シリコン層はアモルファス状態であるニッケルシリサイド膜の形成方法。
基板上の少なくとも１つの半導体領域上および少なくとも１つの絶縁体領域上に亘り、シリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のシリコン層とを交互に積層することで積層膜を形成する工程と、ニッケルモノシリサイド反応を起す第２の基板温度で前記積層膜を熱処理することで、ニッケルモノシリサイドを含み且つ前記半導体領域上と前記絶縁体領域上とで組成が異なるニッケルシリサイド膜を形成するシリサイド反応工程とを含み、
前記積層膜形成工程において、前記積層膜中に含まれる前記ニッケル層全ての総厚に対する前記積層膜中に含まれる前記シリコン層全ての総厚の比が１．７９以下である半導体装置の製造方法において、
前記積層膜形成工程において積層される前記シリコン層はアモルファス状態である半導体装置の製造方法。
前記ニッケルシリサイド膜の前記絶縁体領域上に位置するニッケルリッチ領域のみをエッチングにより除去するエッチング工程を更に含むことでニッケルシリサイド膜を前記半導体領域上のみに自己整合的に形成する請求項５０に記載の半導体装置の製造方法。
基板上の少なくとも１つの半導体領域上および少なくとも１つの絶縁体領域上に亘り、シリサイド反応を起こさない第１の基板温度でシリコンとニッケルとを含む層構造体を形成する工程と、ニッケルシリサイド反応を起こす第２の基板温度より低い温度で予備的な熱処理を行うことで前記絶縁体領域上に位置する結晶性がより低くアモルファス状態により近い領域と前記半導体領域上に位置する結晶性がより高い領域とを形成する工程と、前記絶縁体領域上に位置する結晶性がより低くアモルファス状態により近い領域のみをエッチングにより除去するエッチング工程と、ニッケルモノシリサイド反応を起す第２の基板温度で前記半導体領域上に残存した結晶性がより高い領域を熱処理することで、前記半導体領域上にのみニッケルシリサイド膜を自己整合的に形成するシリサイド反応工程とを含む半導体装置の製造方法であって、
前記層構造体形成工程において、前記層構造体全体に存在するシリコン原子総数（ＮＳｉ）に対するニッケル原子総数（ＮＮｉ）の比（ＮＮｉ／ＮＳｉ）が１以上である半導体装置の製造方法。
前記層構造体形成工程は、シリサイド反応を起こさない第１の基板温度で少なくとも１層のニッケル層と少なくとも１層のシリコン層とを交互に積層することで積層膜を形成する工程からなる請求項５２に記載の半導体装置の製造方法。
前記層構造体形成工程は、ニッケルとシリコンを共析させる工程からなる請求項５２に記載の半導体装置の製造方法。