JP2007048926A - Ｗ系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体 - Google Patents

Ｗ系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体 Download PDF

Info

Publication number
JP2007048926A
JP2007048926A JP2005231547A JP2005231547A JP2007048926A JP 2007048926 A JP2007048926 A JP 2007048926A JP 2005231547 A JP2005231547 A JP 2005231547A JP 2005231547 A JP2005231547 A JP 2005231547A JP 2007048926 A JP2007048926 A JP 2007048926A
Authority
JP
Japan
Prior art keywords
gas
film
forming
processing chamber
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005231547A
Other languages
English (en)
Inventor
Hideaki Yamazaki
英亮 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005231547A priority Critical patent/JP2007048926A/ja
Priority to US11/997,798 priority patent/US20100227459A1/en
Priority to PCT/JP2006/315735 priority patent/WO2007018235A1/ja
Priority to CNA2006800292319A priority patent/CN101238550A/zh
Priority to KR1020087002703A priority patent/KR100930434B1/ko
Priority to TW095129227A priority patent/TW200746310A/zh
Publication of JP2007048926A publication Critical patent/JP2007048926A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ｐ，ｎの両方の仕事関数を達成可能なＷ系薄膜の成膜方法、およびそれを用いたゲート電極の形成方法を提供すること。
【解決手段】処理室内に基板を配置し、前記処理室にＷ（ＣＯ）６ガスを導入してＷを堆積する工程と、前記処理室にＳｉ含有ガスを導入してＷを珪化またはＳｉを堆積する工程とを交互に繰り返してＷＳｉ膜を成膜し、その際に、Ｗ（ＣＯ）６ガスの供給とＳｉ含有ガスの供給との間に前記処理室をパージする工程を介在させる。
【選択図】図２

Description

本発明は、Ｗ系膜の成膜方法、それを用いたゲート電極の形成方法および半導体装置の製造方法、ならびにコンピュータ読取可能な記憶媒体に関する。
従来から、ＭＯＳ型半導体においては、ゲート電極としてポリシリコン（Ｐｏｌｙ−Ｓｉ）が用いられ、ゲート絶縁膜としてＳｉＯ２やＳｉＯＮが用いられてきた。しかし、近年のＬＳＩの高集積化にともない、ゲート絶縁膜の薄膜化が進みその厚さが２ｎｍ以下となっており、量子トンネル効果によって絶縁膜を透過するダイレクトトンネルリーク電流が増大する問題が顕在化してきた。そこで、ゲート絶縁膜としてＳｉ酸化膜よりも比誘電率の高いいわゆるｈｉｇｈ−ｋ材料を用いることにより、膜厚を厚くしてゲートリーク電流を低減することが試みられている。
ところが、代表的なｈｉｇｈ−ｋ材料であるＨｆ系材料によりゲート絶縁膜では、Ｐｏｌｙ−Ｓｉゲート電極と組み合わせた場合、境界面において相互作用があり、フラットバンド電圧がシフトする現象であるフェルミレベルピニング効果が生じる。
また、ゲート絶縁膜の薄膜化にともない、Ｐｏｌｙ−Ｓｉと下地ゲート酸化膜との界面に形成される空乏層が無視できなくなり、ゲート電極動作時の電気特性の劣化が生じるといった問題がある。
そこで、このようなｈｉｇｈ−ｋ材料におけるフェルミレベルピニング対策およびゲート空乏化対策としてメタルゲート電極の導入が試みられている。
メタルゲート電極は、１回成膜すればその後のイオンインプランテーションによりｐ，ｎの２種類の電極を形成可能なＰｏｌｙ−Ｓｉとは異なり、ｐ，ｎの仕事関数に応じたメタルを成膜することができる装置を必要とし、個別の２個以上のチャンバーを用意せざるを得ず、不経済であるという問題がある。
また、メタルゲート電極としては、ＷＳｉ膜やＷＮ膜等のＷ系膜が検討されており、その製造方法として、デバイスの微細化に十分対応可能なＣＶＤが用いられている。Ｗ系膜のＣＶＤのＷソースとしては、従来、ＷＦ６が用いられていたが、ゲート電極への適用を考慮した場合、ＷＦ６中に含まれるＦがゲート酸化膜の膜質に影響を与えデバイスの故障を生じるおそれがある。そこで、ＷソースとしてＦを含まないタングステンカルボニル（Ｗ（ＣＯ）６）ガスが検討されている（例えば特許文献１等）。
しかしながら、ＷソースとしてＷ（ＣＯ）６を用いてＷＳｉ膜やＷＮ膜等を成膜する場合には、これが分解して生じた酸素が膜中に取り込まれ、アニール中にその酸素がｈｉｇｈ−ｋ膜に移動することにより、ｈｉｇｈ−ｋ膜のＳｉＯ２容量換算膜厚（ＥＯＴ）が厚くなってしまうという問題点がある。また、Ｗ（ＣＯ）６に加えてＳｉ含有ガスやＮ含有ガスを用い、通常のＣＶＤ方によりＷＳｉ膜やＷＮ膜を成膜すると、表面のラフネスが悪化し、これに起因してゲートリーク電流が増加してしまうという問題がある。
特開２００４−２３１９９５号公報
本発明はかかる事情に鑑みてなされたものであって、ｐ，ｎの両方の仕事関数を達成可能なＷ系膜の成膜方法、およびそれを用いたゲート電極の形成方法、さらにはそのようなゲート電極の形成方法を用いた半導体装置の製造方法を提供することを目的とする。
また、膜中の組成比および分布を制御するとともに膜中酸素濃度が少なく、膜表面が平滑なＷ系膜の成膜方法、およびそれを用いたゲート電極の形成方法、さらにはそのようなゲート電極の形成方法を用いた半導体装置の製造方法を提供することを目的とする。
上記Ｗ系膜の成膜方法を実行するためのコンピュータ読取可能な記憶媒体を提供することを目的とする。
上記の課題を解決するために、本発明の第１の観点では、処理室内に基板を配置し、前記処理室にＷ（ＣＯ）６ガスを導入してＷを堆積する工程と、前記処理室内にＳｉ含有ガスを導入してＷを珪化またはＳｉを堆積する工程とを交互に繰り返してＷＳｉ膜を成膜し、その際に、Ｗ（ＣＯ）６ガスの供給とＳｉ含有ガスの供給との間に前記処理室をパージする工程を介在させることを特徴とするＷ系膜の成膜方法を提供する。
上記第１の観点において、Ｗ（ＣＯ）６ガスを導入してＷを堆積する工程、前記処理室をパージする工程、Ｓｉ含有ガスを導入してＷを珪化またはＳｉを堆積する工程、前記処理室をパージする工程をこの順で２回以上繰り返すようにすることができる。また、前記Ｓｉ含有ガスとしては、ＳｉＨ４、Ｓｉ２Ｈ６、ＴＤＭＡＳ，ＢＴＢＡＳから選択されたものを用いることができ、特にＳｉＨ４が好適である。さらに、前記処理室をパージする工程では、Ａｒガス、Ｈｅガス、Ｎ２ガス、Ｈ２ガスから選択されたパージガスを用いることができ、特にＡｒガスが好適である。さらにまた、Ｓｉ含有ガスの流量およびＷ（ＣＯ）６ガスの供給時間とＳｉ含有ガスの供給時間との比率を制御してＷＳｉ膜のＳｉ／Ｗ組成比を変化させることができる。さらにまた、前記処理室にＷ（ＣＯ）６ガスを導入してＷを堆積する工程は、Ｗ（ＣＯ）６ガスが分解する温度以上で行うことが好ましい。
本発明の第２の観点では、シリコン基板上に形成されたゲート絶縁膜の上に、上記第１の観点の成膜方法でＷＳｉ膜を成膜してゲート電極とすることを特徴とするゲート電極の形成方法を提供する。
上記第２の観点において、Ｓｉ含有ガスの流量およびＷ（ＣＯ）６ガスの供給時間とＳｉ含有ガスの供給時間との比率を制御してＷＳｉ膜のＳｉ／Ｗ組成比を変化させることにより仕事関数をｎ領域からｐ領域まで変化させることができる。
本発明の第３の観点では、半導体基板の上に、ゲート絶縁膜を形成する工程と、上記第２の観点の方法でＷＳｉ膜のゲート電極を形成する工程と、前記半導体基板の主面に不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法を提供する。
本発明の第４の観点では、前記処理室にＷ（ＣＯ）６ガスを導入してＷを堆積する工程と、前記処理室にＮ含有ガスを導入してＷを窒化する工程とを交互に繰り返してＷＮ膜を成膜し、その際に、Ｗ（ＣＯ）６ガスの供給とＮ含有ガスの供給との間に前記処理室をパージする工程を介在させることを特徴とするＷ系膜の成膜方法を提供する。
上記第４の観点において、Ｗ（ＣＯ）６ガスを導入してＷを堆積する工程、前記処理室をパージする工程、Ｎ含有ガスを導入してＷを窒化する工程、前記処理室をパージする工程をこの順で２回以上繰り返すようにすることができる。Ｎ含有ガスとしてはＮＨ３ガスを好適に用いることができる。また、前記処理室をパージする工程では、Ａｒガス、Ｈｅガス、Ｎ２ガス、Ｈ２ガスから選択されたパージガスを用いることができ、特にＡｒガスが好適である。さらに、Ｗ（ＣＯ）６ガスを導入してＷを堆積する工程の１回当たりのＷ膜の膜厚は５ｎｍ以下であることが好ましい。さらにまた、前記処理室にＷ（ＣＯ）６ガスを導入してＷを堆積する工程は、Ｗ（ＣＯ）６ガスが分解する温度以上で行うことが好ましい。
本発明の第５の観点では、シリコン基板上に形成されたゲート絶縁膜の上に、上記第４の観点の成膜方法でＷＮ膜を成膜してゲート電極とすることを特徴とするゲート電極の形成方法を提供する。
本発明の第６の観点では、半導体基板の上に、ゲート絶縁膜を形成する工程と、上記第５の観点の方法でＷＮ膜のゲート電極を形成する工程と、前記半導体基板の主面に不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法を提供する。
本発明の第７の観点では、コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、上記第１の観点および第４の観点のいずれかの成膜方法が実施されるようにコンピュータに成膜装置を制御させることを特徴とするコンピュータ読取可能な記憶媒体を提供する。
本発明によれば、処理室内にＷ（ＣＯ）６ガスを導入してＷを体積する工程と、処理室内にＳｉ含有ガスを導入してＷを珪化またはＳｉを堆積する工程とを交互に繰り返してＷＳｉ膜を成膜するに際し、Ｗ（ＣＯ）６ガスの供給とＳｉ含有ガスの供給との間に前記処理室をパージする工程を介在させるので、形成されるＷＳｉ膜のＳｉ／Ｗ組成比を広い範囲で変化させることができる。このため、ｎ領域からｐ領域までの仕事関数を有するＷＳｉ膜を形成することが可能であり、これをゲート電極に適用することにより、１チャンバーでｎＭＯＳのゲート電極とｐＭＯＳのゲート電極を造り分けることができる。また、パージ工程を介在させることにより、成膜中の膜への酸素取り込みが阻止され、酸素含有量の少ないＷＳｉ膜を得ることができる。さらに、Ｗ（ＣＯ）６ガスとＳｉ含有ガスが同時に処理室に存在しないため、両者の気相反応による基板表面での異常成長が抑制され、極めて平滑な表面を有するＷＳｉ膜を得ることができる。このため、ゲート電極に適用した場合に、ゲート絶縁膜側に酸素が拡散してＳｉＯ２容量換算膜厚（ＥＯＴ）が厚くなるといったことが防止される。さらにまた、ゲート電極のラフネスに起因するゲートリーク電流も抑制することができる。
また、処理室にＷ（ＣＯ）６ガスを導入してＷを堆積する工程と、前記処理室にＮ含有ガスを導入してＷを窒化する工程とを交互に繰り返してＷＮ膜を成膜する際に、Ｗ（ＣＯ）６ガスの供給とＮ含有ガスの供給との間に前記処理室をパージする工程を介在させてＷＮ膜を成膜するので、膜厚方向のＮ濃度が均一化されるとともに、成膜中の膜への酸素取り込みが阻止され、酸素含有量の少ないＷＮ膜を得ることができる。このため、ゲート電極に適用した場合に、ゲート絶縁膜側に酸素が拡散してＳｉＯ２容量換算膜厚（ＥＯＴ）が厚くなるといったことが防止される。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
まず、第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る方法を実施するためのＷＳｉ膜の成膜装置を模式的に示す断面図である。
この成膜装置１００は、気密に構成された略円筒状のチャンバー２１を有している。チャンバー２１の底壁２１ｂの中央部には円形の開口部４２が形成されており、底壁２１ｂにはこの開口部４２と連通し、下方に向けて突出する排気室４３が設けられている。チャンバー２１内には半導体基板であるウエハＷを水平に支持するためのＡｌＮ等のセラミックスからなるサセプタ２２が設けられている。このサセプタ２２は、排気室４３の底部中央から上方に延びる円筒状の支持部材２３により支持されている。サセプタ２２の外縁部にはウエハＷをガイドするためのガイドリング２４が設けられている。また、サセプタ２２には抵抗加熱型のヒーター２５が埋め込まれており、このヒーター２５はヒーター電源２６から給電されることによりサセプタ２２を加熱して、その熱でウエハＷを加熱する。この熱により、後述のように、チャンバー２１内に導入されたＷ（ＣＯ）６ガスが熱分解される。ヒーター電源２６にはコントローラー（図示せず）が接続されており、これにより図示しない温度センサーの信号に応じてヒーター２５の出力が制御される。また、チャンバー２１の壁にもヒーター（図示せず）が埋め込まれており、チャンバー２１の壁を４０〜８０℃程度に加熱するようになっている。
サセプタ２２には、ウエハＷを支持して昇降させるための３本（２本のみ図示）のウエハ支持ピン４６がサセプタ２２の表面に対して突没可能に設けられ、これらウエハ支持ピン４６は支持板４７に固定されている。そして、ウエハ支持ピン４６は、エアシリンダ等の駆動機構４８により支持板４７を介して昇降される。
チャンバー２１の天壁２１ａには、シャワーヘッド３０が設けられ、このシャワーヘッド３０の下部には、サセプタ２２に向けてガスを吐出するための多数のガス吐出孔３０ｂが形成されたシャワープレート３０ａが配置されている。シャワーヘッド３０の上壁にはシャワーヘッド３０内にガスを導入するガス導入口３０ｃが設けられており、このガス導入口３０ｃにＷカルボニルガスであるＷ（ＣＯ）６ガスを供給する配管３２とＳｉ含有ガス、例えばＳｉＨ４ガスを供給する配管８１とが接続されている。また、シャワーヘッド３０の内部には拡散室３０ｄが形成されている。シャワープレート３０ａには、シャワーヘッド３０内でのＷ（ＣＯ）６ガスの分解を防止するために、例えば同心円状の冷媒流路３０ｅが設けられており、冷媒供給源３０ｆからこの冷媒流路３０ｅに冷却水等の冷媒が供給され、２０〜１００℃に制御することができるようになっている。
配管３２の他端は、固体状のタングステンカルボニルＷ（ＣＯ）６Ｓが収容されたＷ原料容器３３に挿入されている。Ｗ原料容器３３の周囲には加熱手段としてヒーター３３ａが設けられている。Ｗ原料容器３３には、キャリアガス配管３４が挿入され、キャリアガス供給源３５から配管３４を介してキャリアガスとして例えばＡｒガスをＷ原料容器３３に吹き込むことにより、Ｗ原料容器３３内の固体状のＷ（ＣＯ）６Ｓがヒーター３３ａにより加熱されて昇華し、Ｗ（ＣＯ）６ガスとなり、キャリアガスにキャリアされて配管３２を介してチャンバー２１内の拡散室３０ｄへ供給される。なお、配管３４にはマスフローコントローラ３６とその前後のバルブ３７ａ，３７ｂが設けられている。また、配管３２には例えばＷ（ＣＯ）６ガスの量に基づいてその流量を把握するための流量計６５とバルブ３７ｃが設けられている。配管３２，３４の周囲にはヒーター（図示せず）が設けられており、Ｗ（ＣＯ）６ガスの固化しない温度、例えば２０〜１００℃、好ましくは２５〜６０℃に制御される。
また、配管３２の途中にはパージガス配管３８が接続され、このパージガス配管３８の他端はパージガス供給源３９に接続されている。パージガス供給源３９は、パージガスとして、例えばＡｒガス、Ｈｅガス、Ｎ２ガス等の不活性ガスやＨ２ガス等を供給するようになっている。このパージガスにより配管３２の残留成膜ガスの排気やチャンバー２１内のパージを行う。なお、パージガス配管３８にはマスフローコントローラ４０およびその前後のバルブ４１ａ，４１ｂが設けられている。
一方、配管８１の他端は、Ｓｉ含有ガス、例えばＳｉＨ４ガスを供給するＳｉ含有ガス供給源８２に接続されている。配管８１にはマスフローコントローラ８８およびその前後のバルブ９１が設けられている。
また、配管８１の途中には、パージガス配管９７が接続され、このパージガス配管９７の他端はパージガス供給源９６に接続されている。パージガス供給源９６は、パージガスとして、例えばＡｒガス、Ｈｅガス、Ｎ２ガス等の不活性ガスやＨ２ガス等を供給する。このパージガスにより配管８１の残留成膜ガスの排気やチャンバー２１内のパージを行う。なお、パージガス配管９７には、マスフローコントローラ９８およびその前後のバルブ９９が設けられている。
各マスフローコントローラ、各バルブ、および流量計６５はコントローラ６０によって制御され、これによりキャリアガス、Ｗ（ＣＯ）６ガス、ＳｉＨ４ガス、およびパージガスの供給・停止およびこれらのガスの流量を所定の流量に制御するようになっている。チャンバー２１内のガス拡散室３０ｄへ供給されるＷ（ＣＯ）６ガスの流量は、流量計６５の値に基づいてキャリアガスの流量をマスフローコントローラ３６により制御することにより制御される。
上記排気室４３の側面には排気管４４が接続されており、この排気管４４には高速真空ポンプを含む排気装置４５が接続されている。そしてこの排気装置４５を作動させることによりチャンバー２１内のガスが、排気室４３の空間４３ａ内へ均一に排出され、排気管４４を介して所定の真空度まで高速に減圧することが可能となっている。
チャンバー２１の側壁には、成膜装置１００に隣接する搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口４９と、この搬入出口４９を開閉するゲートバルブ５０とが設けられている。
成膜装置１００の各構成部は、プロセスコントローラ１１０に接続されて制御される構成となっている。また、バルブ等の制御はプロセスコントローラ１１０からコントローラ６０を介して行われるようになっている。プロセスコントローラ１１０には、工程管理者が成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１１１が接続されている。
また、プロセスコントローラ１１０には、成膜装置１００で実行される各種処理をプロセスコントローラ１１０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部１１２が接続されている。レシピはハードディスクや半導体メモリに記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性の記憶媒体に収容された状態で記憶部１１２の所定位置にセットするようになっていてもよい。さらに、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース１１１からの指示等にて任意のレシピを記憶部１１２から呼び出してプロセスコントローラ１１０に実行させることで、プロセスコントローラ１１０の制御下で、成膜装置１００での所望の処理が行われる。
次に、このような成膜装置を用いた本実施形態の成膜方法について説明する。
まず、ゲートバルブ５０を開にして搬入出口４９から、ゲート絶縁膜が形成されたウエハＷをチャンバー２１内に搬入し、サセプタ２２上に載置する。サセプタ２２はあらかじめヒーター２５により加熱されており、その熱によりウエハＷを加熱し、排気装置４５の真空ポンプによりチャンバー２１内を排気して、チャンバー２１内の圧力を６．７Ｐａ以下に真空排気する。この際のウエハＷの加熱温度は、１００〜６００℃であることが望ましい。
次いで、図２に示すような交互的なガスフローにより成膜を行う。具体的には、以下の第１〜第４工程を所定の回数繰り返す。
すなわち、まず、バルブ３７ａ，３７ｂを開にして固体状のＷ（ＣＯ）６原料Ｓが収容されたＷ原料容器３３にキャリアガス供給源３５からキャリアガス、例えばＡｒガスを吹き込み、Ｗ（ＣＯ）６原料Ｓをヒーター３３ａにより加熱して昇華させ、次いでバルブ３７ｃを開にして、生成したＷ（ＣＯ）６ガスをキャリアガスによりキャリアさせる。そして、Ｗ（ＣＯ）６ガスを配管３２およびシャワーヘッド３０を介してチャンバー２１内へ導入し、ウエハＷ上にＷ（ＣＯ）６ガスを供給して極薄いＷ膜を形成する（第１工程）。この際に、パージガス供給源３９から希釈ガスとしてパージガス、例えばＡｒガスも同時に供給する。この成膜の際には、Ｗ（ＣＯ）６ガスが分解してＷのみがウエハ上に堆積され、分解生成物のＣＯガスは排気される。なお、キャリアガスおよびパージガスはＡｒガスに限らず他のガスを用いてもよく、Ｎ２ガス、Ｈ２ガス、Ｈｅガス等が用いられる。
この第１工程においては、キャリアガスの流量は、Ａｒガスを用いる場合には、１０〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）が好ましく、希釈ガスの流量は、Ａｒガスの場合、１０〜１５００ｍＬ／ｍｉｎ（ｓｃｃｍ）が好ましい。具体例を挙げれば、キャリアＡｒ／希釈Ａｒ＝６０／３４０ｍＬ／ｍｉｎ（ｓｃｃｍ）である。また、この工程の時間は１〜６０ｓｅｃが好ましく、具体例としては５ｓｅｃを挙げることができる。
引き続き、バルブ３７ａ〜３７ｃを閉じてＷ（ＣＯ）６ガスを停止し、パージガスのみ供給し、分解して生成したＣＯガスをチャンバー２１外に排出する（第２工程）。ＣＯがチャンバーに残留しているとＣＯが膜中に取り込まれ、膜中酸素が多くなるが、このようにパージガスによりチャンバー２１内をパージすることによりＣＯが膜中に取り込まれ難くなる。このとき、高速排気により速やかにＣＯガスを排出することが好ましい。第２工程におけるパージガスの流量は、Ａｒガスを用いる場合、１０〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）が好ましく、具体例を挙げれば４００ｍＬ／ｍｉｎである。また、この第２工程の時間は１〜６０ｓｅｃが好ましく、具体例としては１０ｓｅｃを挙げることができる。
次いで、バルブ４１ａ、４１ｂを閉じてパージガス供給源３９からのパージガスを停止し、バルブ９１および９９を開いてＳｉ含有ガス供給源８２およびパージガス供給源９６から、それぞれ、Ｓｉ含有ガス、例えばＳｉＨ４ガスと、希釈ガスとしてパージガス、例えばＡｒガスを配管８１およびシャワーヘッド３０を介してチャンバー２１内に導入する。これにより、先に形成された極薄いＷ膜を珪化するか、またはＷ膜の上に極薄いＳｉ膜を堆積する（第３工程）。Ｓｉ含有ガスとしては、酸素を含有せず、分解してＳｉになるものであればよく、ＳｉＨ４の他にはＳｉ２Ｈ６を挙げることができる。また、有機系のガスでもよく、以下の（１）に示すＴＤＭＡＳや（２）に示すＢＴＢＡＳを用いることができる。
Figure 2007048926
この第３工程においては、Ｓｉ含有ガスの流量は、ＳｉＨ４ガスの場合、１０〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）が好ましい。また、希釈ガスの流量は、Ａｒガスの場合、１０〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）が好ましい。この工程におけるＳｉ含有ガスの流量および／またはこの工程と第１工程との時間比を適宜調整することにより、最終的に形成されるＷＳｉ膜中のＳｉ比率を調整することができる。この第３工程の時間は１〜６０ｓｅｃが好ましく、具体例としては５ｓｅｃを挙げることができる。
引き続き、バルブ９１を閉じてＳｉ含有ガスの供給を停止し、パージガスのみ供給し、チャンバー２１内をパージする（第４工程）。第４工程におけるパージガスの流量は、Ａｒガスを用いる場合、１０〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）が好ましく、具体例としては４００ｍＬ／ｍｉｎ（ｓｃｃｍ）を挙げることができる。また、この第４工程の時間は１〜６０ｓｅｃが好ましく、具体例としては１０ｓｅｃを挙げることができる。
以上の第１〜第４工程を所定回数繰り返すことにより、所望の厚さおよび所望の組成のＷＳｉ膜を得ることができる。
第１〜第４工程におけるウエハＷの温度は、２５０〜６００℃が好ましい。チャンバー２１内の圧力は５〜１３３０Ｐａであることが望ましい。Ｓｉを導入する観点から、チャンバー２１内の圧力をこのように高く設定することが好ましい。チャンバー２１内の圧力は例えば１３３Ｐａである。ウエハ温度やチャンバー内圧力は工程毎に変化させてもよい。
ＷＳｉ膜からなるゲート電極を製造する際に、ＷソースとＳｉソースとを同時に供給する場合には、ＷＳｉ膜中にＳｉを多量に導入することは困難であるが、本実施形態のように交互的なガス導入を行うことにより、Ｓｉ含有ガスの流量および／または第３工程と第１工程との時間比を変化させることにより、膜のＳｉ／Ｗ組成比をＲＢＳ測定値で１．３〜４．６の間で大きく変化させることができる。このため、仕事関数をｎの領域からｐの領域まで変化させることができ、ｎＭＯＳのゲート電極としてもｐＭＯＳのゲート電極としても用いることができる。具体的には、ｎＭＯＳの場合のゲート電極の仕事関数はほぼ４．４ｅＶ以下であるが、このような仕事関数はＳｉ／Ｗ組成比が３〜５の範囲で達成することができる。また、ｐＭＯＳの場合のゲート電極の仕事関数はほぼ４．８ｅＶ以上であるが、このような仕事関数はＳｉ／Ｗ組成比が０．１〜２．５の範囲で達成することができる。
図３は、ＳｉＨ４ガスの流量と膜のＳｉ／Ｗ組成比との関係を示す図である。なお、通常組成比はＲＢＳで測定されるが、このＳｉ／Ｗ組成比はＸＰＳで測定されたＳｉ／Ｗ組成比を基に、ＳｉとＷのスパッタレートを考慮してＳｉ／Ｗ組成比に換算したものである。この図に示すように、ＳｉＨ４ガスの流量が増加するにともない、Ｓｉ／Ｗ組成比が上昇することが確認された。上昇の度合いは、Ｗ（ＣＯ）６流量が低い条件１のほうがＷ（ＣＯ）６流量が高い条件２よりも顕著である。また、パージの有無は、Ｓｉ／Ｗ組成比に影響を与えないことも確認された。さらに、この図から、ＳｉＨ４ガスの流量を４０〜４４０ｍＬ／ｍｉｎ（ｓｃｃｍ）の間で変化させることによりＳｉ／Ｗ組成比を１．３〜４．５の範囲とすることができることが確認された。
このように、膜中のＳｉ濃度を変化させるだけで仕事関数をｎ領域からｐ領域まで変化させることができるので、一つのチャンバーによりｐ，ｎの仕事関数を有するメタルゲート電極を形成することができる。
また、チャンバー２１内の圧力が比較的高いため、第２工程のパージを行わない場合には、Ｓｉ／Ｗ組成比が２．５以下になるとＣＯが十分に排出されずに膜中の酸素が数十％（原子％）台に増加するが、第２工程によりＣＯを速やかに排出することができるので膜中の酸素を低減することができ、１０％以下のレベルにすることができる。このことを図４に示す。図４は膜中のＳｉ／Ｗ組成比と膜中の酸素濃度との関係を示すものである。図中、四角は第２工程のパージ有りの場合であり、ＸＰＳで測定された酸素量である。また、三角は第２工程のパージ無しの場合であり、ＲＢＳで測定された酸素量である。酸素量の測定方法により、測定値に若干の違いが生ずるが、ＸＰＳでの測定地はＲＢＳでの測定地より高くなる傾向があることが判明している。この図を見ると明らかなように、Ｓｉ／Ｗ組成比が増大、すなわちＳｉリッチな組成になるほど、膜中酸素が低減し、Ｓｉ／Ｗ＞３では酸素量は５％以下程度となる。逆にＳｉ／Ｗ組成比＜３においては、相対的に膜中酸素量が高くなるが、パージ無しの場合に比べて、パージ有りとすることにより、酸素量が半減以下になることが確認された。
以上のような交互的な成膜は、ＡＬＤ（Atomic Layer Deposition）と類似しているが、以下の点で異なっている。すなわち、ＡＬＤは、原料ガスを基板上に化学的または物理的に吸着するのみであり、吸着したガス分子層と次のガスとを反応させて１〜数原子層成長させ、これを繰り返して任意の膜厚を実現するものであるのに対し、本実施形態では、原料ガスを基板上で分解させ成膜し、その後ＳｉＨ４等のＳｉ含有ガスで表面を珪化して極薄の珪化物を形成し、これを繰り返して任意の膜厚とするものである。原料ガスがＷ（ＣＯ）６の場合は、Ｗ（ＣＯ）６単体で分解／成膜する温度以上である必要があり、この温度はＷ（ＣＯ）６のみでの成膜実験により、３００℃と確認された。
次に、このように形成されるＷＳｉ膜をゲート電極として適用したＭＯＳ型半導体の製造方法について図５を参照して簡単に説明する。まず、図５（ａ）に示すように、半導体基板であるＳｉ基板１上に、ゲート絶縁膜２を形成する。次いで、図５（ｂ）に示すように、ゲート絶縁膜２上に、上述のような交互成膜によりＷＳｉ膜３ａを成膜する。その後、熱処理を経て、ＷＳｉ膜３ａをエッチングしてゲート電極３を形成し、さらにイオン注入等により不純物拡散領域４を形成することによって、図５（ｃ）に示すようなＭＯＳ型半導体装置が製造される。なお、ゲート絶縁膜２およびゲート電極３の厚さは、例えば、それぞれ０．８〜５ｎｍ、５〜１００ｎｍである。
次に、本実施形態のＷＳｉ膜を用いたゲート電極を製造する際の具体例について説明する。
＜実施例１＞
図１の装置において、サセプタ２２を予め６７２℃に設定して加熱しておき、搬送装置によりサセプタ２２上に３００ｍｍウエハを載置した。この状態で、上述のようにキャリアガスとしてのＡｒガスと、希釈ガスとしてのＡｒガスを、キャリアＡｒ／希釈Ａｒ＝６０／３４０ｍＬ／ｍｉｎ（ｓｃｃｍ）の割合で供給してＷ（ＣＯ）６をチャンバー２１内に５ｓｅｃ間導入し、ウエハ上に極薄いＷ膜を形成した（第１工程）。
引き続き、パージガスとしてＡｒガスを４００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でチャンバー２１内へ１０ｓｅｃ間導入し、チャンバー２１内をパージした（第２工程）。
次に、ＳｉＨ４ガスと希釈ガスとしてのＡｒガスを、ＳｉＨ４／希釈Ａｒ＝１００／３００ｍＬ／ｍｉｎ（ｓｃｃｍ）の割合で供給してＳｉＨ４ガスをチャンバー２１内に５ｓｅｃ間導入して第１工程で形成したＷ膜の上に極薄いＳｉ膜を形成した（第３工程）。
引き続き、パージガスとしてＡｒガスを４００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でチャンバー２１内へ１０ｓｅｃ間導入し、チャンバー２１内をパージした（第４工程）。
チャンバー２１内の圧力を１３３Ｐａに保持しつつ、第１〜第４工程を２１回繰り返し、ＷＳｉ膜を得た。このＷＳｉ膜について、４端針法によりシート抵抗を測定し、ＸＲＦにより膜厚を測定し、これらから比抵抗を算出した。その結果、シート抵抗は９９７Ω／ｓｑ、膜厚は４６．９ｎｍ、比抵抗は４６７７μΩ・ｃｍとなった。ＲＢＳにより膜の組成比を測定した結果、Ｓｉ／Ｗ組成比＝４であった。この膜をゲート電極として、それぞれ２，５，９ｎｍの厚さのＳｉＯ２膜上に形成し、仕事関数を測定した。測定された仕事関数は４．２ｅＶとなり、ｎＭＯＳのゲート電極として適用可能であることが確認された。
＜実施例２＞
図１の装置において、サセプタ２２を予め６７２℃に設定して加熱しておき、搬送装置によりサセプタ２２上に３００ｍｍウエハを載置した。この状態で、上述のようにキャリアガスとしてのＡｒガスと、希釈ガスとしてのＡｒガスを、キャリアＡｒ／希釈Ａｒ＝６０／３４０ｍＬ／ｍｉｎ（ｓｃｃｍ）の割合で供給してＷ（ＣＯ）６をチャンバー２１内に１０ｓｅｃ間導入し、ウエハ上に極薄いＷ膜を形成した（第１工程）。
引き続き、パージガスとしてＡｒガスを４００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でチャンバー２１内へ１０ｓｅｃ間導入し、チャンバー２１内をパージした（第２工程）。
次に、ＳｉＨ４ガスと希釈ガスとしてのＡｒガスを、ＳｉＨ４／希釈Ａｒ＝１００／３００ｍＬ／ｍｉｎ（ｓｃｃｍ）の割合で供給してＳｉＨ４ガスをチャンバー２１内に１ｓｅｃ間導入して第１工程で形成したＷ膜の上に極薄いＳｉ膜を形成した（第３工程）。
引き続き、パージガスとしてＡｒガスを４００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でチャンバー２１内へ１０ｓｅｃ間導入し、チャンバー２１内をパージした（第４工程）。
チャンバー２１内の圧力を１３３Ｐａに保持しつつ、第１〜第４工程を２１回繰り返し、ＷＳｉ膜を得た。このＷＳｉ膜について、４端針法によりシート抵抗を測定し、ＸＲＦにより膜厚を測定し、これらから比抵抗を算出した。その結果、シート抵抗は１４７Ω／ｓｑ、膜厚は１４９．９ｎｍ、比抵抗は２２０４μΩ・ｃｍとなった。ＲＢＳにより膜の組成比を測定した結果、Ｓｉ／Ｗ組成比＝１．４７であった。この膜をゲート電極として、それぞれ２，５，９ｎｍの厚さのＳｉＯ２膜上に形成し、仕事関数を測定した。測定された仕事関数は４．９ｅＶとなり、ｐＭＯＳのゲート電極として適用可能であることが確認された。
次に、本実施形態に従ってＷ（ＣＯ）６ガスとＳｉＨ４ガスをパージを介在させて交互に供給して成膜した場合と、Ｗ（ＣＯ）６ガスとＳｉＨ４ガスを同時に供給して通常のＣＶＤで成膜した場合とについて、膜の表面状態と特性を把握した。まず、表面状態について図６に示すが、交互的なガス導入を行って成膜した場合には図６の（ａ）に示すように良好な表面状態であるのに対し、通常のＣＶＤで成膜した場合には図６の（ｂ）に示すように、表面状態が悪いことが確認された。表面状態の指標であるＨａｚｅについても、交互的なガス導入を行って成膜した場合には１．２１ｐｐｍと極めて良好な値であったのに対して、通常のＣＶＤで成膜した場合には、１０６．０ｐｐｍであり表面状態が著しく悪いことが確認された。中央の比抵抗に関しては、交互的なガス導入を行って成膜した場合には５９５μΩ・ｃｍであるのに対し、通常のＣＶＤで成膜した場合には８５４５２μΩ・ｃｍとなり２桁もの差があることが確認された。
次に、第２の実施形態について説明する。図７は、本発明の第２の実施形態に係る方法を実施するためのＷＮ膜の成膜装置を模式的に示す断面図である。この実施形態は、第１の実施形態におけるＳｉ含有ガスの代わりにＮ含有ガスであるＮＨ３ガスを用いてＷＮ膜からなるゲート電極を形成するものである。図７の装置は、図１の装置のＳｉ含有ガス（ＳｉＨ４）供給源８２の代わりに、ＮＨ３ガスを供給するＮＨ３ガス供給源８４を設けた以外は、図１の装置と同じであり、図１と同じものには同じ符号を付して説明を簡略化する。
ＮＨ３ガス供給源８４には配管８３が接続されており、この配管８３はシャワーヘッド３０内にＮ含有ガスを供給する。配管８３にはマスフローコントローラ８９およびその前後のバルブ９２が設けられている。
次に、このような成膜装置を用いた本実施形態の成膜方法について説明する。まず、ゲートバルブ５０を開にして搬入出口４９から、ゲート絶縁膜が形成されたウエハＷをチャンバー２１内に搬入し、サセプタ２２上に載置する。サセプタ２２はあらかじめヒーター２５により加熱されており、その熱によりウエハＷを加熱し、排気装置４５の真空ポンプによりチャンバー２１内を排気して、チャンバー２１内の圧力を６．７Ｐａ以下に真空排気する。この際のウエハＷの加熱温度は、１００〜６００℃であることが望ましい。
次いで、図８に示すような交互的なガスフローにより成膜を行う。具体的には、以下の第５〜第８工程を所定の回数繰り返す。
すなわち、まず、バルブ３７ａ，３７ｂを開にして固体状のＷ（ＣＯ）６原料Ｓが収容されたＷ原料容器３３にキャリアガス供給源３５からキャリアガス、例えばＡｒガスを吹き込み、Ｗ（ＣＯ）６原料Ｓをヒーター３３ａにより加熱して昇華させ、次いでバルブ３７ｃを開にして、生成したＷ（ＣＯ）６ガスをキャリアガスによりキャリアさせる。そして、Ｗ（ＣＯ）６ガスを配管３２およびシャワーヘッド３０を介してチャンバー２１内へ導入し、ウエハＷ上にＷ（ＣＯ）６ガスを供給して極薄いＷ膜を形成する（第５工程）。この際に、パージガス供給源３９から希釈ガスとしてパージガス、例えばＡｒガスも同時に供給する。この成膜の際には、Ｗ（ＣＯ）６ガスが分解してＷのみがウエハ上に堆積され、分解生成物のＣＯガスは排気される。なお、キャリアガスおよびパージガスはＡｒガスに限らず他のガスを用いてもよく、Ｎ２ガス、Ｈ２ガス、Ｈｅガス等が用いられる。
この第５工程においては、キャリアガスの流量は、Ａｒガスを用いる場合には、１０〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）が好ましく、希釈ガスの流量は、Ａｒガスの場合、１０〜１５００ｍＬ／ｍｉｎ（ｓｃｃｍ）が好ましい。具体例を挙げれば、キャリアＡｒ／希釈Ａｒ＝６０／３００ｍＬ／ｍｉｎ（ｓｃｃｍ）である。また、この工程の時間は１〜６０ｓｅｃが好ましく、具体例としては５ｓｅｃを挙げることができる。
引き続き、バルブ３７ａ〜３７ｃを閉じてＷ（ＣＯ）６ガスを停止し、パージガスのみ供給し、分解して生成したＣＯガスをチャンバー２１外に排出する（第６工程）。このとき、高速排気により速やかにＣＯガスを排出することが好ましい。第６工程におけるパージガスの流量は、Ａｒガスを用いる場合、１０〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）が好ましく、具体例を挙げれば３６０ｍＬ／ｍｉｎ（ｓｃｃｍ）である。また、この第６工程の時間は１〜６０ｓｅｃが好ましく、具体例としては１０ｓｅｃを挙げることができる。
次いで、バルブ４１ａ、４１ｂを閉じてパージガス供給源３９からのパージガスを停止し、バルブ９２および９９を開いてＮＨ３ガス供給源８４およびパージガス供給源９６から、それぞれ、ＮＨ３ガスと、希釈ガスとしてパージガス、例えばＡｒガスを配管８３およびシャワーヘッド３０を介してチャンバー２１内に導入する。これにより、先に形成した極薄いＷ膜を窒化する（第７工程）。この第７工程においては、ＮＨ３ガスの流量は、１０〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）が好ましく、希釈ガスの流量は、Ａｒガスの場合、１０〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）が好ましい。具体例としては、ＮＨ３／希釈Ａｒ＝３１０／５０ｍＬ／ｍｉｎ（ｓｃｃｍ）を挙げることができる。この第７工程の時間は１〜６０ｓｅｃが好ましく、具体例としては５ｓｅｃを挙げることができる。
引き続き、バルブ９２を閉じてＮＨ３ガスの供給を停止し、パージガスのみ供給し、チャンバー２１内をパージする（第８工程）。第８工程におけるパージガスの流量は、Ａｒガスを用いる場合、１０〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）が好ましく、具体例としては３６０ｍＬ／ｍｉｎ（ｓｃｃｍ）を挙げることができる。また、この第８工程の時間は１〜６０ｓｅｃが好ましく、具体例としては１０ｓｅｃを挙げることができる。
以上の第５〜第８工程を所定回数繰り返すことにより、所望の厚さおよび所望の組成のＷＮ膜を得ることができる。第５〜第８工程におけるウエハＷの温度は、２５０〜６００℃が好ましい。チャンバー２１内の圧力は５〜６６７Ｐａであることが望ましい。ウエハ温度やチャンバー内圧力は工程毎に変化させてもよい。
本発明者らの検討結果によれば、Ｗ（ＣＯ）６ガスおよびＮＨ３ガスを用いてＷＮ膜を成膜する際に、これらを同時に供給することにより膜中酸素量が上昇することが判明した。そこで、膜中酸素量を抑制することができる方法を検討した結果、上記のように、Ｗ（ＣＯ）６ガスおよびＮＨ３ガスをパージ工程を介在させて交互に供給することにより、膜中酸素量を抑えてゲート電極に適したＷＮ膜を成膜することができることを見出した。また、Ｗ（ＣＯ）６ガスおよびＮＨ３ガスを同時に供給する場合には、表層しか窒化されないが、本実施形態のような交互成膜にして１回のＷ膜の厚さを５ｎｍ以下にすることにより、全体を窒化することが可能となる。このことを図９に基づいて説明する。図９は横軸に表面からの深さ（ｎｍ）をとり、縦軸に元素の原子％をとって、ＮがＷ膜の表面からどのくらいの深さまで存在するかの結果を示すものであり、実線はＳｉ基板上にＷを１０ｎｍ成膜後、ＮＨ３窒化を６０ｓｅｃ行ったもの、破線はＳｉ基板上に極薄いＷ膜堆積＋ＮＨ３窒化を１３回繰り返してトータル１０ｎｍの膜厚の膜を形成したもの（１回あたり０．７６ｎｍ相当）を示す。この図に示すように、Ｗ膜を形成してから窒化する場合、窒素は表面から５ｎｍ程度しか入らないが、Ｗ（ＣＯ）６ガスおよびＮＨ３ガスを交互に繰り返し導入することにより、膜全体にＮを導入することが可能である。
このようにして得られたＷＮ膜は、仕事関数が４．６〜５．１ｅＶのメタルゲート電極に適用することが可能である。
この実施形態においても、第１の実施形態と同様、原料ガスを基板上で分解させ成膜し、その後ＮＨ３等で表面を窒化して極薄の窒化物を形成し、これを繰り返して任意の膜厚とするものであり、ＡＬＤとは異なっており、原料ガスであるＷ（ＣＯ）６単体で分解／成膜する温度以上の３００℃以上である必要がある。
次に、このように形成されるＷＮ膜をゲート電極として適用したＭＯＳ型半導体の製造方法について図１０を参照して簡単に説明する。まず、図１０（ａ）に示すように、半導体基板であるＳｉ基板１上に、ゲート絶縁膜２を形成する。次いで、図１０（ｂ）に示すように、ゲート絶縁膜２上に、上述のような交互成膜によりＷＮ膜３ｂを成膜する。その後、熱処理を経て、ＷＮ膜３ｂをエッチングしてゲート電極３′を形成し、さらにイオン注入等により不純物拡散領域４を形成することによって、図１０（ｃ）に示すようなＭＯＳ型半導体装置が製造される。なお、ゲート絶縁膜２およびゲート電極３′の厚さは、例えば、それぞれ０．８〜５ｎｍ、５〜１００ｎｍである。
次に、本実施形態のＷＮ膜を用いたゲート電極を製造する際の具体例について説明する。
＜実施例３＞
図７の装置において、サセプタ２２を予め６７２℃に設定して加熱しておき、搬送装置によりサセプタ２２上に３００ｍｍウエハを載置した。この状態で、上述のようにキャリアガスとしてのＡｒガスと、希釈ガスとしてのＡｒガスを、キャリアＡｒ／希釈Ａｒ＝６０／３００ｍＬ／ｍｉｎの割合で供給してＷ（ＣＯ）６をチャンバー２１内に５ｓｅｃ間導入し、ウエハ上に極薄いＷ膜を形成した（第５工程）。
引き続き、パージガスとしてＡｒガスを３６０ｍＬ／ｍｉｎの流量でチャンバー２１内へ１０ｓｅｃ間導入し、チャンバー２１内をパージした（第６工程）。
次に、ＮＨ３ガスと希釈ガスとしてのＡｒガスを、ＮＨ３／希釈Ａｒ＝３１０／５０ｍＬ／ｍｉｎの割合で供給してＮＨ３ガスをチャンバー２１内に５ｓｅｃ間導入して第５工程で形成したＷ膜を窒化することによりＷＮ膜を形成した（第７工程）。
引き続き、パージガスとしてＡｒガスを３６０ｍＬ／ｍｉｎの流量でチャンバー２１内へ１０ｓｅｃ間導入し、チャンバー２１内をパージした（第８工程）。
チャンバー２１内の圧力を２０Ｐａに保持しつつ、第５〜第８工程を１３回繰り返し、ＷＮ膜を得た。このＷＮ膜について、４端針法によりシート抵抗を測定し、ＸＲＦにより膜厚を測定し、これらから比抵抗を算出した。その結果、シート抵抗は３１０Ω／ｓｑ、膜厚は９ｎｍ、比抵抗は２７８μΩ・ｃｍとなった。ＲＢＳにより膜の組成比を測定した結果、Ｎ／Ｗ組成比＝０．５であり、酸素濃度は３．３原子％であった。この膜をゲート電極として用い、仕事関数を測定した。この際にＷＮ膜はそれぞれの最表面に３ｎｍのＨｆＳｉＯを積層した２，５，９ｎｍの厚さのＳｉＯ２膜上に形成した。測定された仕事関数は４．７ｅＶとなり、ゲート電極として適用可能であることが確認された。
＜実施例４＞
図７の装置において、サセプタ２２を予め６７２℃に設定して加熱しておき、搬送装置によりサセプタ２２上に３００ｍｍウエハを載置した。この状態で、上述のようにキャリアガスとしてのＡｒガスと、希釈ガスとしてのＡｒガスを、キャリアＡｒ／希釈Ａｒ＝６０／３００ｍＬ／ｍｉｎの割合で供給してＷ（ＣＯ）６をチャンバー２１内に５ｓｅｃ間導入し、ウエハ上に極薄いＷ膜を形成した（第５工程）。
引き続き、パージガスとしてＡｒガスを３６０ｍＬ／ｍｉｎの流量でチャンバー２１内へ１０ｓｅｃ間導入し、チャンバー２１内をパージした（第６工程）。
次に、ＮＨ３ガスと希釈ガスとしてのＡｒガスを、ＮＨ３／希釈Ａｒ＝３１０／５０ｍＬ／ｍｉｎの割合で供給してＮＨ３ガスをチャンバー２１内に１０ｓｅｃ間導入して第１工程で形成したＷ膜を窒化することによりＷＮ膜を形成した（第７工程）。
引き続き、パージガスとしてＡｒガスを３６０ｍＬ／ｍｉｎの流量でチャンバー２１内へ１０ｓｅｃ間導入し、チャンバー２１内をパージした（第８工程）。
チャンバー２１内の圧力を１３３Ｐａに保持しつつ、第５〜第８工程を１１回繰り返し、ＷＮ膜を得た。このＷＮ膜について、４端針法によりシート抵抗を測定し、ＸＲＦにより膜厚を測定し、これらから比抵抗を算出した。その結果、シート抵抗は１９９０Ω／ｓｑ、膜厚は１２ｎｍ、比抵抗は２３９０μΩ・ｃｍとなった。ＲＢＳにより膜の組成比を測定した結果、Ｎ／Ｗ組成比＝０．５であり、酸素濃度は７．４原子％であった。この膜をゲート電極として用い、仕事関数を測定した。この際に、ＷＮ膜は、それぞれ最表面に３ｎｍのＨｆＳｉＯを積層した２，５，９ｎｍの厚さのＳｉＯ２膜上に形成した。測定された仕事関数は４．９ｅＶとなり、ゲート電極として適用可能であることが確認された。
＜比較例１＞
図７の装置において、サセプタ２２を予め６７２℃に設定して加熱しておき、搬送装置によりサセプタ２２上に３００ｍｍウエハを載置した。この状態で、チャンバー内の圧力を２０Ｐａに保持しつつ、キャリアガスとしてのＡｒガスと、希釈ガスとしてのＡｒガスと、ＮＨ３ガスとを、キャリアＡｒ／希釈Ａｒ／ＮＨ３＝９０／１５０／１００ｍＬ／ｍｉｎの流量で３２ｓｅｃ間同時に流し、ＷＮ膜を得た。このＷＮ膜について、４端針法によりシート抵抗を測定し、ＸＲＦにより膜厚を測定し、これらから比抵抗を算出した。その結果、シート抵抗は２８２Ω／ｓｑ、膜厚は１０．６ｎｍ、比抵抗は２９９μΩ・ｃｍとなった。このＷＮ膜の酸素量は２１％と非常に高い値を示した。
＜比較例２＞
図７の装置において、サセプタ２２を予め６７２℃に設定して加熱しておき、搬送装置によりサセプタ２２上に３００ｍｍウエハを載置した。この状態で、チャンバー内の圧力を２０Ｐａに保持しつつ、キャリアガスとしてのＡｒガスと、希釈ガスとしてのＡｒガスとを、キャリアＡｒ／希釈Ａｒ＝６０／３００ｍＬ／ｍｉｎの流量で６５ｓｅｃ間流し、Ｗ膜を成膜した後、ＮＨ３ガスと、希釈ガスとしてのＡｒガスとを、ＮＨ３／希釈Ａｒ＝３１０／５０ｍＬ／ｍｉｎの流量で１０ｓｅｃ間流して窒化した。この膜について、４端針法によりシート抵抗を測定し、ＸＲＦにより膜厚を測定し、これらから比抵抗を算出した。その結果、シート抵抗は７９．５Ω／ｓｑ、膜厚は９．６ｎｍ、比抵抗は７６μΩ・ｃｍとなった。この膜をＸＰＳで測定したところ、表面にしかＮが存在しないことが確認された。
なお、本発明は上記実施形態に限定されず種々限定可能である。
例えば、上記実施形態では、Ｗ（ＣＯ）６の供給後およびＳｉ含有ガスの供給後の両方でパージ工程を行ったが、パージ工程はＷ（ＣＯ）６の供給後のみであってもよい。また、ＷＮ膜の成膜に用いるＮ含有ガスとしてＮＨ３の例を示したが、Ｎ含有ガスはこれに限定されるものではなく、ヒドラジン［ＮＨ２ＮＨ２］、モノメチルヒドラジン［（ＣＨ３）ＨＮＮＨ２］等の他のＮ含有ガスを用いることもできる。さらに、ＷＳｉ膜およびＷＮ膜をそれぞれ製造する方法について示したが、これらが複合化したＷ系膜であってもよい。さらにまた、上記実施形態では、本発明に係るＷ系膜をＭＯＳ型半導体のゲート電極に適用したが、他の用途に使用することもできる。
本発明の第１の実施形態に係る方法を実施するためのＷＳｉ膜の成膜装置を模式的に示す断面図。 本発明の第１の実施形態に係る方法のシーケンスを説明するためのタイミングチャート。 本発明の第１の実施形態におけるＳｉＨ４流量とＷＳｉ膜のＳｉ／Ｗ組成比（ＲＢＳ Ｓｉ／Ｗ換算値）との関係を示す図。 本発明の第１の実施形態におけるＷＳｉ膜のＳｉ／Ｗ組成比と膜中の酸素濃度との関係を示す図。 本発明の第１の実施形態の方法を用いて形成したゲート電極を有するＭＯＳ型半導体装置の製造方法を説明するための図。 本発明の第１の実施形態の方法を適用して成膜されたＷＳｉ膜と、通常のＣＶＤで成膜されたＷＳｉ膜とで表面状態を比較した結果を示す電子顕微鏡写真。 本発明の第２の実施形態に係る方法を実施するためのＷＮ膜の成膜装置を模式的に示す断面図。 本発明の第２の実施形態に係る方法のシーケンスを説明するためのタイミングチャート。 ＮＨ３窒化方法による膜中Ｎ濃度分布の違いを示す図。 本発明の第２の実施形態の方法を用いて形成したゲート電極を有するＭＯＳ型半導体装置の製造方法を説明するための図。
符号の説明
１；Ｓｉ基板
２；ゲート絶縁膜
３，３′；ゲート電極
３ａ；ＷＳｉ膜
３ｂ；ＷＮ膜
４；不純物拡散領域
２１；チャンバー
２２；サセプタ
２５；ヒーター
３０；シャワーヘッド
３２，８１，８３；配管
３３；Ｗ原料容器
３５；キャリアガス供給源
４５；排気装置
８２；Ｓｉ含有ガス（ＳｉＨ４ガス）供給源
８４；ＮＨ３ガス供給源
Ｓ；Ｗ（ＣＯ）６原料
Ｗ；半導体ウエハ

Claims (18)

  1. 処理室内に基板を配置し、前記処理室にＷ（ＣＯ）６ガスを導入してＷを堆積する工程と、前記処理室にＳｉ含有ガスを導入してＷを珪化またはＳｉを堆積する工程とを交互に繰り返してＷＳｉ膜を成膜し、その際に、Ｗ（ＣＯ）６ガスの供給とＳｉ含有ガスの供給との間に前記処理室をパージする工程を介在させることを特徴とするＷ系膜の成膜方法。
  2. Ｗ（ＣＯ）６ガスを導入してＷを堆積する工程、前記処理室をパージする工程、Ｓｉ含有ガスを導入してＷを珪化またはＳｉを堆積する工程、前記処理室をパージする工程をこの順で２回以上繰り返すことを特徴とする請求項１に記載のＷ系膜の成膜方法。
  3. 前記Ｓｉ含有ガスは、ＳｉＨ４、Ｓｉ２Ｈ６、ＴＤＭＡＳ，ＢＴＢＡＳから選択されたものであることを特徴とする請求項１または請求項２に記載のＷ系膜の成膜方法。
  4. 前記処理室をパージする工程は、Ａｒガス、Ｈｅガス、Ｎ２ガス、Ｈ２ガスから選択されたパージガスを用いることを特徴とする請求項１から請求項３のいずれか１項に記載のＷ系膜の成膜方法。
  5. Ｓｉ含有ガスの流量およびＷ（ＣＯ）６ガスの供給時間とＳｉ含有ガスの供給時間との比率を制御してＷＳｉ膜のＳｉ／Ｗ組成比を変化させることを特徴とする請求項１から請求項４のいずれか１項に記載のＷ系膜の成膜方法。
  6. 前記処理室にＷ（ＣＯ）６ガスを導入してＷを堆積する工程は、Ｗ（ＣＯ）６ガスが分解する温度以上で行うことを特徴とする請求項１から請求項５のいずれか１項に記載のＷ系膜の成膜方法。
  7. シリコン基板上に形成されたゲート絶縁膜の上に、請求項１から請求項６のいずれかの成膜方法でＷＳｉ膜を成膜してゲート電極とすることを特徴とするゲート電極の形成方法。
  8. Ｓｉ含有ガスの流量およびＷ（ＣＯ）６ガスの供給時間とＳｉ含有ガスの供給時間との比率を制御してＷＳｉ膜のＳｉ／Ｗ組成比を変化させることにより仕事関数をｎ領域からｐ領域まで変化させることを特徴とする請求項７に記載のゲート電極の形成方法。
  9. 半導体基板の上に、ゲート絶縁膜を形成する工程と、請求項７または請求項８の方法でＷＳｉ膜のゲート電極を形成する工程と、前記半導体基板の主面に不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法。
  10. 処理室内に基板を配置し、前記処理室にＷ（ＣＯ）６ガスを導入してＷを堆積する工程と、前記処理室にＮ含有ガスを導入してＷを窒化する工程とを交互に繰り返してＷＮ膜を成膜し、その際に、Ｗ（ＣＯ）６ガスの供給とＮ含有ガスの供給との間に前記処理室をパージする工程を介在させることを特徴とするＷ系膜の成膜方法。
  11. Ｗ（ＣＯ）６ガスを導入してＷを堆積する工程、前記処理室をパージする工程、Ｎ含有ガスを導入してＷを窒化する工程、前記処理室をパージする工程をこの順で２回以上繰り返すことを特徴とする請求項１０に記載のＷ系膜の成膜方法。
  12. 前記Ｎ含有ガスはＮＨ３ガスであることを特徴とする請求項１０または請求項１１に記載のＷ系膜の成膜方法。
  13. 前記処理室をパージする工程は、Ａｒガス、Ｈｅガス、Ｎ２ガス、Ｈ２ガスから選択されたパージガスを用いることを特徴とする請求項１０から請求項１２のいずれか１項に記載のＷ系膜の成膜方法。
  14. Ｗ（ＣＯ）６ガスを導入してＷを堆積する工程の１回当たりのＷ膜の膜厚は５ｎｍ以下であることを特徴とする請求項１０から請求項１３のいずれか１項に記載のＷ系膜の成膜方法。
  15. 前記処理室にＷ（ＣＯ）６ガスを導入してＷを堆積する工程は、Ｗ（ＣＯ）６ガスが分解する温度以上で行うことを特徴とする請求項１０から請求項１４のいずれか１項に記載のＷ系膜の成膜方法。
  16. シリコン基板上に形成されたゲート絶縁膜の上に、請求項１０から請求項１５のいずれかの成膜方法でＷＮ膜を成膜してゲート電極とすることを特徴とするゲート電極の形成方法。
  17. 半導体基板の上に、ゲート絶縁膜を形成する工程と、請求項１６の方法でＷＮ膜のゲート電極を形成する工程と、前記半導体基板の主面に不純物拡散領域を形成する工程とを有することを特徴とする半導体装置の製造方法。
  18. コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、請求項１から請求項５および請求項１０から請求項１５のいずれかの成膜方法が実施されるようにコンピュータに成膜装置を制御させることを特徴とするコンピュータ読取可能な記憶媒体。
JP2005231547A 2005-08-10 2005-08-10 Ｗ系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体 Pending JP2007048926A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005231547A JP2007048926A (ja) 2005-08-10 2005-08-10 Ｗ系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体
US11/997,798 US20100227459A1 (en) 2005-08-10 2006-08-09 Method for forming w-based film, method for forming gate electrode, and method for manufacturing semiconductor device
PCT/JP2006/315735 WO2007018235A1 (ja) 2005-08-10 2006-08-09 Ｗ系膜の成膜方法、ゲート電極の形成方法、および半導体装置の製造方法
CNA2006800292319A CN101238550A (zh) 2005-08-10 2006-08-09 形成w类膜、形成栅极电极以及制造半导体装置的方法
KR1020087002703A KR100930434B1 (ko) 2005-08-10 2006-08-09 Ｗ계 막의 성막 방법, 게이트 전극의 형성 방법, 및 반도체장치의 제조 방법
TW095129227A TW200746310A (en) 2005-08-10 2006-08-09 W based film forming method, gate electrode forming method, semiconductor device manufacturing method, and computer-readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005231547A JP2007048926A (ja) 2005-08-10 2005-08-10 Ｗ系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体

Publications (1)

Publication Number Publication Date
JP2007048926A true JP2007048926A (ja) 2007-02-22

Family

ID=37727418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005231547A Pending JP2007048926A (ja) 2005-08-10 2005-08-10 Ｗ系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体

Country Status (6)

Country Link
US (1) US20100227459A1 (ja)
JP (1) JP2007048926A (ja)
KR (1) KR100930434B1 (ja)
CN (1) CN101238550A (ja)
TW (1) TW200746310A (ja)
WO (1) WO2007018235A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409988B2 (en) 2010-05-25 2013-04-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
US9312123B2 (en) 2008-11-26 2016-04-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
WO2019093206A1 (ja) * 2017-11-09 2019-05-16 国立研究開発法人産業技術総合研究所 半導体装置及びその製造方法
JP2021072405A (ja) * 2019-11-01 2021-05-06 東京エレクトロン株式会社 ガス供給システム、基板処理装置及びガス供給システムの制御方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5409413B2 (ja) * 2010-01-26 2014-02-05 日本パイオニクス株式会社 Ｉｉｉ族窒化物半導体の気相成長装置
JP5925476B2 (ja) * 2011-12-09 2016-05-25 株式会社アルバック タングステン化合物膜の形成方法
JP2015122481A (ja) * 2013-11-22 2015-07-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002060944A (ja) * 2000-04-20 2002-02-28 Internatl Business Mach Corp <Ibm> 前駆原料混合物、膜付着方法、及び構造の形成
JP2003258121A (ja) * 2001-12-27 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
JP2004156104A (ja) * 2002-11-06 2004-06-03 Tokyo Electron Ltd 成膜方法
WO2004070804A1 (ja) * 2003-02-07 2004-08-19 Nec Corporation ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法
JP2004231995A (ja) * 2003-01-28 2004-08-19 Tokyo Electron Ltd Ｗ系膜の成膜方法およびｗ系膜
US20050069641A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Method for depositing metal layers using sequential flow deposition
JP2005217176A (ja) * 2004-01-29 2005-08-11 Tokyo Electron Ltd 半導体装置および積層膜の形成方法
WO2005085495A1 (ja) * 2004-03-03 2005-09-15 Tokyo Electron Limited 成膜方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652183A (en) * 1994-01-18 1997-07-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device containing excessive silicon in metal silicide film
US5958508A (en) * 1997-03-31 1999-09-28 Motorlola, Inc. Process for forming a semiconductor device
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
JP4178776B2 (ja) * 2001-09-03 2008-11-12 東京エレクトロン株式会社 成膜方法
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US20030194825A1 (en) * 2002-04-10 2003-10-16 Kam Law Deposition of gate metallization for active matrix liquid crystal display (AMLCD) applications
JP2004091850A (ja) * 2002-08-30 2004-03-25 Tokyo Electron Ltd 処理装置及び処理方法
JP4197607B2 (ja) * 2002-11-06 2008-12-17 株式会社東芝 絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002060944A (ja) * 2000-04-20 2002-02-28 Internatl Business Mach Corp <Ibm> 前駆原料混合物、膜付着方法、及び構造の形成
JP2003258121A (ja) * 2001-12-27 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
JP2004156104A (ja) * 2002-11-06 2004-06-03 Tokyo Electron Ltd 成膜方法
JP2004231995A (ja) * 2003-01-28 2004-08-19 Tokyo Electron Ltd Ｗ系膜の成膜方法およびｗ系膜
WO2004070804A1 (ja) * 2003-02-07 2004-08-19 Nec Corporation ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法
US20050069641A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Method for depositing metal layers using sequential flow deposition
JP2005217176A (ja) * 2004-01-29 2005-08-11 Tokyo Electron Ltd 半導体装置および積層膜の形成方法
WO2005085495A1 (ja) * 2004-03-03 2005-09-15 Tokyo Electron Limited 成膜方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443720B2 (en) 2008-11-26 2016-09-13 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device for forming film including at least two different elements
US9384967B2 (en) 2008-11-26 2016-07-05 Hitachi Kokusai Electric Inc. Method of manufacturing a semiconductor device by forming a film on a substrate
US9318316B2 (en) 2008-11-26 2016-04-19 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus for forming thin film containing at least two different elements
US9330904B2 (en) 2008-11-26 2016-05-03 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
US9384971B2 (en) 2008-11-26 2016-07-05 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device by forming a film on a substrate
US9384970B2 (en) 2008-11-26 2016-07-05 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device by forming a film on a substrate
US9384968B2 (en) 2008-11-26 2016-07-05 Hitachi Kokusai Electric Inc. Method of manufacturing a semiconductor device by forming a film on a substrate
US9384972B2 (en) 2008-11-26 2016-07-05 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device by forming a film on a substrate
US9384969B2 (en) 2008-11-26 2016-07-05 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device by forming a film on a substrate
US10026607B2 (en) 2008-11-26 2018-07-17 Hitachi Kokusai Electric, Inc. Substrate processing apparatus for forming film including at least two different elements
US9385013B2 (en) 2008-11-26 2016-07-05 Hitachi Kokusai Electric Inc. Method and apparatus of manufacturing a semiconductor device by forming a film on a substrate
US9312123B2 (en) 2008-11-26 2016-04-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
US9478417B2 (en) 2008-11-26 2016-10-25 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device for forming film including at least two different elements
US9443719B2 (en) 2008-11-26 2016-09-13 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device for forming film including at least two different elements
US9384966B2 (en) 2008-11-26 2016-07-05 Hitachi Kokusai Electric Inc. Method of manufacturing a semiconductor device by forming a film on a substrate
US9487861B2 (en) 2008-11-26 2016-11-08 Hitachi Kokusai Electric Inc. Substrate processing apparatus capable of forming films including at least two different elements
US8409988B2 (en) 2010-05-25 2013-04-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
US11393930B2 (en) 2015-07-14 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
US12046683B2 (en) 2015-07-14 2024-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2019093206A1 (ja) * 2017-11-09 2019-05-16 国立研究開発法人産業技術総合研究所 半導体装置及びその製造方法
JPWO2019093206A1 (ja) * 2017-11-09 2020-12-17 国立研究開発法人産業技術総合研究所 半導体装置及びその製造方法
JP2021072405A (ja) * 2019-11-01 2021-05-06 東京エレクトロン株式会社 ガス供給システム、基板処理装置及びガス供給システムの制御方法
JP7373968B2 (ja) 2019-11-01 2023-11-06 東京エレクトロン株式会社 ガス供給システム

Also Published As

Publication number Publication date
TW200746310A (en) 2007-12-16
US20100227459A1 (en) 2010-09-09
WO2007018235A1 (ja) 2007-02-15
CN101238550A (zh) 2008-08-06
KR20080025198A (ko) 2008-03-19
KR100930434B1 (ko) 2009-12-08

Similar Documents

Publication Publication Date Title
US10388530B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US8110491B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
WO2015080058A1 (ja) タングステン膜の成膜方法
KR100930434B1 (ko) Ｗ계 막의 성막 방법, 게이트 전극의 형성 방법, 및 반도체장치의 제조 방법
US8728935B2 (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
US9502233B2 (en) Method for manufacturing semiconductor device, method for processing substrate, substrate processing device and recording medium
US7674710B2 (en) Method of integrating metal-containing films into semiconductor devices
TWI806881B (zh) 金屬閘極之低厚度相依功函數nMOS整合
JP2007067119A (ja) 半導体製造装置
JP2007039806A (ja) 成膜方法、成膜装置及び記憶媒体
US7582571B2 (en) Substrate processing method and recording medium
JP6548622B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
US10927453B2 (en) TiN-based film and TiN-based film forming method
JP6391355B2 (ja) タングステン膜の成膜方法
US7960278B2 (en) Method of film deposition
JP5801916B2 (ja) 半導体装置の製造方法、基板処理方法、および基板処理装置
JP2005217176A (ja) 半導体装置および積層膜の形成方法
KR101011867B1 (ko) ＴａＳｉＮ막의 성막 방법
JP2011166160A (ja) 積層膜の形成方法
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP4718272B2 (ja) レニウム系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体
WO2014112572A1 (ja) 半導体装置の製造方法および基板処理装置
JP2008028382A (ja) ＴａＳｉＮ膜の成膜方法
JP2014158019A (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731