JP2015122481A - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP2015122481A
JP2015122481A JP2014216582A JP2014216582A JP2015122481A JP 2015122481 A JP2015122481 A JP 2015122481A JP 2014216582 A JP2014216582 A JP 2014216582A JP 2014216582 A JP2014216582 A JP 2014216582A JP 2015122481 A JP2015122481 A JP 2015122481A
Authority
JP
Japan
Prior art keywords
processing chamber
gas
substrate
processing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014216582A
Other languages
English (en)
Inventor
森谷　敦
Atsushi Moriya
敦 森谷
健佑 芳賀
Kensuke Haga
健佑 芳賀
和宏 湯浅
Kazuhiro Yuasa
和宏 湯浅
嘉一郎 南
Yoshiichiro Minami
嘉一郎 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2014216582A priority Critical patent/JP2015122481A/ja
Priority to KR1020140150163A priority patent/KR20150059597A/ko
Priority to TW103140196A priority patent/TW201526078A/zh
Priority to US14/549,805 priority patent/US20150147873A1/en
Publication of JP2015122481A publication Critical patent/JP2015122481A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 駆動速度の高速化及び消費電力の低減を図ることが可能な半導体装置の製造技術を提供する。【解決手段】少なくとも表面の一部にＧｅ含有膜を有する基板を処理室内に搬入する工程と、前記基板を搬入した前記処理室内を第１の処理温度に加熱する工程と、前記第１の処理温度に加熱された前記処理室内へ少なくともＳｉ含有ガスを供給し、前記基板の表面の一部に露出した前記Ｇｅ含有膜の表面をＳｉ終端させる工程と、を有する半導体装置の製造方法。【選択図】 図６

Description

本発明は、半導体装置の製造工程に用いられる、半導体装置の製造方法、基板処理装置およびプログラムに関するものである。
近年、半導体装置の微細化に加え、駆動速度の高速化及び消費電力の低減が求められている。
しかし、半導体装置が微細化することによって、トランジスタ素子のゲート長が短くなり、これが原因となってリーク電流が増大し、消費電力の低減が妨げられてしまうという課題や、逆に、リーク電流を抑制しようとすると、トランジスタの電流駆動速度が低下してしまうという課題が新たに生じていた。
このような課題に対するアプローチの一つとして、歪みシリコン（Ｓｉ）技術が期待されている。この技術は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のチャネル領域に圧縮応力または引張応力のどちらかを加えることでＳｉの結晶格子を歪ませ、エネルギーバンド構造を変化させることで格子振動によるキャリヤ散乱の減少や有効質量の低減により正孔（ホール）と電子の移動度が向上するものである。
ＭＯＳＦＥＴのチャネル領域に圧縮応力または引張応力を印加するため、ソース／ドレイン領域にＳｉをエピタキシャル成長させるいわゆるエンベデッド（埋め込み）構造のトランジスタが提案されている。
一方で、このような微細化以外の半導体装置の性能向上手段として、ｐｌａｎｅｒ型の２次元構造からＦｉｎ型の３次元構造への転換や、電子・ホール（正孔）の移動度がＳｉより優れているシリコンゲルマニウム（ＳｉＧｅ）やゲルマニウム（Ｇｅ）等の材料をチャネル部に用いることが検討されている。
本発明の目的は、チャネル部に高濃度のＧｅ原子を含有したＳｉＧｅ膜又はＧｅ膜を用いた半導体装置の製造方法、基板処理方法、基板処理装置を提供することにある。
少なくとも表面の一部にＧｅ含有膜を有する基板を処理室内に搬入する工程と、
前記基板を搬入した前記処理室内を第１の処理温度に加熱する工程と、
前記第１の処理温度に加熱された前記処理室内へ少なくともＳｉ含有ガスを供給し、前記基板の表面の一部に露出した前記Ｇｅ含有膜の表面をＳｉ終端させる工程と、
を有する半導体装置の製造方法が提供される。
本発明によれば、駆動速度の高速化及び消費電力の低減を図ることが可能な半導体装置の製造技術を提供することができる。
本発明の一実施形態に係る基板処理装置の構成を示す概要図である。 本発明の一実施形態に係る基板処理装置の処理炉の構成を示す縦断面図である。 本発明の一実施形態に係る基板処理装置のガス供給系の構成を示す図である。 （Ａ）Ｓｉ基板上にＦｉｎ型構造としてＳＴＩ部とチャネル部を形成した際の図である。（Ｂ）ＳＴＩ部をエッチングすることでチャネル部の一部を露出させた際の図である。（Ｃ）露出したチャネル部にキャップ層を形成した際の図である。（Ｄ）キャップ層上にゲート絶縁膜とゲート膜を形成した際の図である。 （Ａ）Ｓｉ基板上にＳＴＩ部とチャネル部を形成した際の図である。（Ｂ）チャネル部上にキャップ層を形成した際の図である。（Ｃ）ソースドレイン部及びゲート部を形成した半導体装置の概略図である。 （Ａ）本発明の一実施形態に係る基板処理装置の基板処理フローを示す図である。（Ｂ）本発明の一実施形態に係る基板処理装置の基板処理フローの成膜工程を示す図である。 本発明の一実施形態に係る基板処理装置の成膜フローによって処理した基板の界面について分析した図である。 （Ａ）本発明の第２実施形態に係る基板処理装置の基板処理フローを示す図である。（Ｂ）本発明の第２実施形態に係る基板処理装置の基板処理フローの成膜工程を示す図である。 本発明の第２実施形態に係る基板処理装置の成膜フローによって処理した基板の界面について分析した図である。 （Ａ）本発明の第３実施形態に係る基板処理装置の基板処理フローを示す図である。（Ｂ）本発明の第３実施形態に係る基板処理装置の基板処理フローの成膜工程を示す図である。 本発明の第３実施形態に係る基板処理装置の成膜フローによって処理した基板の界面について分析した図である
＜本発明の一実施形態＞
以下に本発明の一実施形態を図面に基づいて説明する。
（１）基板処理装置の構成
図１は、本実施形態で好適に用いられる基板処理装置１０の構成を示す概要図である。
基板処理装置１０はいわゆるホットウォール式縦型減圧装置である。図１に示すように、ウエハカセット１２により搬入されたウエハ（基板）ａは、移載機１４によりウエハカセット１２からボート１６へ移載される。ボート１６への移載は、待機室で行われ、待機室にボート１６がある際には、炉口ゲートバルブ２９により、処理室は気密に保持される。ボート１６に処理対象となるウエハａの移載が完了すると、炉口ゲートバルブ２９を移動し、炉口部を開放することにより、ボート１６は処理炉１８内へ挿入され、処理炉１８内は真空排気系２０により減圧される。そして加熱装置であるヒータ２２により処理炉１８内を所望の温度に加熱し、温度が安定したところでガス供給部２１から原料ガスとエッチングガスを交互に供給し、ウエハａ上にＳｉ又はＳｉＧｅ等を選択エピタキシャル成長させる。なお、２３は制御系（制御装置）であり、炉口ゲートバルブ２９の駆動に伴うボート１６の処理炉１８内への挿入及び回転、真空排気系２０での排気、ガス供給部２１からのガスの供給及びヒータ２２による加熱などを制御する。
Ｓｉ又はＳｉＧｅの選択エピタキシャル成長の原料ガスとしては、ＳｉＨ４やＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２等のＳｉ含有ガスが用いられ、ＳｉＧｅの場合にはさらにＧｅＨ４やＧｅＣｌ４等のＧｅ含有ガスが加えられる。原料ガスが導入されるとＳｉまたはＳｉＧｅ若しくはＧｅ上では直ちに成長が開始されるのに対してＳｉＯ２やＳｉＮなどの絶縁膜上では潜伏期間と呼ばれる成長の遅れが生じる。この潜伏期間の間、ＳｉまたはＳｉＧｅ若しくはＧｅ上のみにＳｉまたはＳｉＧｅを成長させるのが選択成長である。この選択成長中にはＳｉＯ２やＳｉＮの絶縁膜上にＳｉ核の形成（不連続なＳｉ膜の形成）が発生しており、選択性が損なわれることになる。そこで、原料ガスの供給後に、エッチングガスを供給してＳｉＯ２やＳｉＮ等の絶縁膜上に形成されたＳｉ核（Ｓｉ膜）の除去を行う。これを繰り返すことで選択エピタキシャル成長を行う。
次に、本発明の一実施形態にかかる基板処理装置１０に用いる処理炉１８のボート１６の挿入後の構成の詳細を、図面に基づいて説明する。
図２は本発明の一実施形態に係るボート１６挿入後の処理炉１８の概略構成図であり、縦断面図として示される。図２に示すように、処理炉１８には、処理室２４を形成する、例えばアウターチューブより構成される反応管２６と、反応管２６の下部に配置され、排気口２７から排気するガス排気管２８と処理室２４内に原料ガス等を供給する第１のガス供給管３０とエッチングガス等を供給する第２のガス供給管３２と、が設けられ、反応管２６とＯリング３３ａを介して接続されたマニホールド３４と、マニホールド３４の下端部を閉塞し、処理室２４をＯリング３３ｂ及び３３ｃを介して密閉するシールキャップ３６と、ウエハ（基板）ａを多段に保持（支持）する基板保持部（基板支持部）としてのボート１６と、ボート１６を所定の回転数で回転させる回転機構３８と、反応管２６の外側に、図示しないヒータ素線と断熱部材とから構成されるウエハａを加熱するヒータ（加熱装置）２２と、を備えている。
反応管２６は、例えば石英（ＳｉＯ２）又は炭化シリコン（ＳｉＣ）などの耐熱性材料からなり、上端が閉塞し、下端が開口した円筒形状に形成されている。マニホールド３４は、例えばステンレス等からなり、上端及び下端が開口した円筒形状に形成されており、上端がＯリング３３ａを介して反応管２６を支持している。シールキャップ３６は、例えばステンレス等からなり、リング状部３５と円盤状部３７より形成され、マニホールド３４の下端部をＯリング３３ｂ及び３３ｃを介して閉塞している。また、ボート１６は、例えば石英や炭化シリコン等の耐熱性材料からなり、複数枚のウエハａを水平姿勢で且つ中心を揃えた状態で整列させて多段に保持するように構成されている。ボート１６の回転機構３８は、回転軸３９がシールキャップ３６を貫通してボート１６に接続されており、ボート１６を回転させることでウエハａを回転させるように構成されている。
また、ヒータ２２は、上部ヒータ２２ａ、中央上部ヒータ２２ｂ、中央ヒータ２２ｃ、中央下部ヒータ２２ｄ及び下部ヒータ２２ｅの５つの領域に分割されており、それらは、それぞれ円筒形状を有している。
そして、処理炉１８内においては、高さの異なる第１のガス供給口４０ａ、４０ｂ、４０ｃを有する３本の第１のガス供給ノズル４２ａ、４２ｂ、４２ｃが配設されており、第１のガス供給系３０を構成している。また、第１のガス供給ノズル４２ａ、４２ｂ、４２ｃとは別に、高さの異なる第２のガス供給口４３ａ、４３ｂ、４３ｃを有する３本の第２のガス供給ノズル４４ａ、４４ｂ、４４ｃが配設され、第２のガス供給系３２を構成している。第１のガス供給系及び第２のガス供給系は、ガス供給部２１に接続されている。
この処理炉１８の構成において、原料ガス（例えばＳｉＨ４ガス）は、第１のガス供給系３０の第１のガス供給ノズル４２ａ、４２ｂ、４２ｃよりボート１６の上部、中央部、下部の３箇所に供給され、エッチングガス（例えばＣｌ２ガス）は、第２のガス供給系３２の第２のガス供給ノズル４４ａ、４４ｂ、４４ｃよりボート１６の上部、中央部、下部の３箇所に供給される。また、第１のガス供給系３０から原料ガスが供給されている間、第２のガス供給系３２には、パージガス（例えばＨ２ガス）が供給され、第２のガス供給系３２からエッチングガスが供給されている間は、第１のガス供給系３０からパージガスが供給されることにより、他方のガスがノズル内に逆流することを抑制している。また、処理室２４内の雰囲気は、排気系としてのガス排気管２８から排気される。ガス排気管２８は、排気手段（例えば真空ポンプ５９）が接続される。ガス排気管２８は、処理室２４の下方に設けられており、図２に示すように、ガス供給ノズル４２、４４から噴出したガスは、上部から下部に向けて流れる。このようにガスの流れを上部から下部に向けることにより、比較的温度が低く副生成物が発生しやすい処理室２４の下部を通過したガスが基板ａと接触しない構成とすることができ、膜質の向上が期待できる。
更に、基板処理装置１０は、制御系（制御装置）６０を有しており、ガス供給部２１、ヒータ２２、ボート１６の回転機構３８、真空ポンプ５９に電気的に接続され、夫々の動作を制御している。
次に第１のガス供給系３０、第２のガス供給系３２、及び、ガス供給手段４５について、図３を用いて説明する。なお、図３は、説明を簡単にするために、本実施形態にかかる基板処理装置のガス供給に必要な部分を抜き出して記載している。
第１のガス供給系３０を構成する第１のガス供給ノズル４２ａ、４２ｂ、４２ｃの夫々は、ガス流量制御手段としての第１のマスフローコントローラ（以下、「ＭＦＣ」とよぶ）５３ａ、５３ｂ、５３ｃ、及び、第１のバルブ６３ａ、６３ｂ、６３ｃを介して、原料ガス供給源であるＳｉＨ４供給源に接続される。また、第１のガス供給ノズル４２ａ、４２ｂ、４２ｃの夫々は、ガス流量制御手段としての第２のＭＦＣ５４ａ、５４ｂ、５４ｃ、及び、第２のバルブ６４ａ、６４ｂ、６４ｃを介して、エッチングガス供給源であるＣｌ２供給源に接続される。更には、第１のガス供給ノズル４２ａ、４２ｂ、４２ｃの夫々は、第４のＭＦＣ５６、及び、第４のバルブ６６を介して、パージガス供給源であるＨ２供給源に接続される。
第２のガス供給系３２を構成する第２のガス供給ノズル４４ａ、４４ｂ、４４ｃの夫々は、ガス流量制御手段としての第３のＭＦＣ５５ａ、５５ｂ、５５ｃ、及び、第３のバルブ６５ａ、６５ｂ、６５ｃを介して、エッチングガス供給源であるＣｌ２供給源に接続される。また、第２のガス供給ノズル４４ａ、４４ｂ、４４ｃの夫々は、第５のＭＦＣ５７、及び、第５のバルブ６７を介して、パージガス供給源であるＨ２供給源に接続される。
ここで、本実施形態では、原料ガスを処理室２４内に供給する第１のガス供給管３０及び第１のガス供給ノズル４２ａ、４２ｂ、４２ｃと、エッチングガスを処理室２４内に供給する第２のガス供給管３２及び第２のガス供給ノズル４４ａ、４４ｂ、４４ｃと、を分離している。したがって、原料ガス及びエッチングガスが別のノズルから供給されるため、原料ガス及びエッチングガスの供給量を独立して調節することできる。
また、同じノズルから原料ガスとエッチングガスを供給した場合、原料ガスの自己分解によりノズル内に膜がつき、そこにエッチングガスを流すと、パーティクルやエッチングガスの消費が生じていた。それに対し、本実施形態では、原料ガスとエッチングガスをそれぞれ別のノズルから供給しているため、ノズルからのパーティクル発生を回避することができる。またエッチングガスを供給する第２のガス供給ノズル４４ａ、４４ｂ、４４ｃの内壁に膜が付着しないため、第２のガス供給ノズル４４ａ、４４ｂ、４４ｃ内でエッチングガスが消費されることがなく、より良好なエッチング特性を得ることができ、ウエハａに対して第１のガス供給ノズル４２ａ、４２ｂ、４２ｃ及び第２のガス供給ノズル４４ａ、４４ｂ、４４ｃの内壁状態によらずに安定したエッチングレートを確保することができる。
更には、第１ガス供給ノズル４２ａ、４２ｂ、４２ｃからもエッチングガスが供給できる構成としている。上述の通り、選択成長工程においては、原料ガスとエッチングガスとを夫々独立した供給するほうが望ましく、その点から言えば原料ガスを供給する第１ガス供給ノズル４２ａ、４２ｂ、４２ｃにエッチングガスを供給する必要はない。しかしながら、第１ガス供給ノズル４２ａ、４２ｂ、４２ｃは、選択成長工程において、原料ガスが供給されるもののエッチングガスが供給されないことになるため、Ｓｉ膜の堆積が進行し、ノズルの閉塞が生じる可能性がある。従って、本実施形態のように、原料ガスを供給する第１ガス供給ノズルに対してもエッチングガスを供給できる構成とすることにより、第１ガス供給ノズルの内壁に堆積したＳｉ膜の除去を可能になる。
さらに、原料ガス及びエッチングガスの夫々に対して、高さの異なる複数本のノズルを設けているため、処理炉１８の上部と下部の間におけるガスの途中供給によって調整することができ、反応ガスの消費によって排気側（処理炉１８内下部）ほど成長速度が低下することを抑制できる。特に、本実施形態では、第１のガス供給ノズル４２ａ、４２ｂ、４２ｃの夫々に対して、第１のＭＦＣ５３ａ、５３ｂ、５３ｃ、及び、第１のバルブ６３ａ、６３ｂ、６３ｃを設けている。また、第２のガス供給ノズル４４ａ、４４ｂ、４４ｃの夫々に対して、第３のＭＦＣ５５ａ、５５ｂ、５５ｃ、及び、第３のバルブ６５ａ、６５ｂ、６５ｃを設けている。このように夫々のガス供給ノズルに対しバルブやＭＦＣを設けることにより、各ガス供給口から供給されるガスの流量を調整することが可能となり、ウエハａの高さ位置の相違による膜厚のばらつきを更に小さくすることが可能となる。
さらに、本実施形態では、パージガス供給源に対応して設けられる第４のＭＦＣ５６、第４バルブ６６は、高さの異なる３本の第１ガス供給ノズル４２ａ、４２ｂ、４２ｃで共通化されている。同様にパージガス供給源に対応して設けられる第５のＭＦＣ５７、第５のバルブ６７は、高さの異なる３本の第２ガス供給ノズル４４ａ、４４ｂ、４４ｃで共通化されている。パージガスは、成膜に直接寄与するガスではないため、高さ位置で流量等を変更する必要はなく、共通化することにより部品点数の増加を抑制することができる。なお、パージガスについても、部品点数の増加は生じることになるが、夫々高さの異なるノズルに対して、独立してＭＦＣやバルブを設けても良いことは言うまでもない。
（２）基板処理工程
次に本実施形態にかかる基板処理の一例を図を用いて説明する。
図４は、Ｆｉｎ−ＦＥＴのチャネル部にＳｉＧｅ（シリコンゲルマニウム）やＧｅ（ゲルマニウム）を用いた場合のデバイス構造と作成方法を簡略的に示したものである。また、図５はＰｌａｎｅｒ型ＭＩＳ−ＦＥＴのチャネル部にＳｉＧｅ（シリコンゲルマニウム）やＧｅ（ゲルマニウム）を用いた場合のデバイス構造と作成方法を簡略的に示したものである。
チャネル部にＳｉＧｅやＧｅを用いた場合、ＳｉＧｅやＧｅのチャネル部表面にはＳｉ（シリコン）薄膜をキャップ層として成膜する必要がある。このキャップ層には、ＳｉＧｅ、Ｇｅ表面に形成されてしまうＧｅ酸化膜によって、ゲート絶縁膜としてＳｉＧｅ、Ｇｅ膜上に積層されるＨｉｇｈ−ｋ膜との間に界面準位（欠陥）が生じてしまうことを防ぐ目的がある。
ここで、例えばウエハの材料としてＳｉ基板を用いた場合、ＳｉとＳｉＧｅやＧｅとは格子定数差が大きくウエハ上に形成したＳｉＧｅやＧｅ膜の表面粗さ（ラフネス）が大きくなってしまうため、ＣＭＰなどによる平坦化の為の加工を行う必要がある。また、Ｆｉｎ−ＦＥＴのような３次元構造の半導体装置の場合には、チャネル部をＦｉｎ形状に加工する必要がある。このような平坦化処理や形状加工処理は成膜装置とは異なる装置によって行われるため、ＳｉＧｅやＧｅを成膜したウエハは大気中に露出されることとなり、このときにＳｉＧｅやＧｅ膜表面に自然酸化膜が形成されてしまう。また装置間のウエハ搬送時に、ウエハを大気に露出することを防止するためにＦＯＵＰやＰｏｄなどの密閉式の基板収納容器を用いて行った場合であっても、成膜装置の処理室内に酸素原子（Ｏ原子）が僅かにでも存在していると、成膜処理過程における昇温等の処理手順（プロセス）中にＳｉＧｅ膜やＧｅ膜表面に自然酸化膜が形成されてしまうことになる。
ＳｉＧｅやＧｅ膜表面に自然酸化膜が形成されると、キャップ層としてのＳｉ薄膜との界面において、電子、ホールの移動度が小さくなってしまい、膜が有する所望の特性が得られなくなってしまうためチャネル部とキャップ層との界面は酸素等の不純物を除去した清浄な界面とする必要がある。
（チャネル部形成）
次にチャネル部にＳｉＧｅ膜またはＧｅ膜を形成する処理について図６（Ａ）および図６（Ｂ）を用いて説明する。
まず、洗浄装置によってウエハを洗浄し（Ｓ６０１）、自然酸化膜を除去した後のウエハを図示しない工場内搬送装置によって所定の基板処理装置に搬送する。所定の基板処理装置に搬送されたウエハを基板保持具としてのボート１６に搬送し（Ｓ６０２）、ボートロードする（Ｓ６０３）。
その後、真空ポンプ５９を制御することで炉内を減圧し（Ｓ６０４）、処理室内圧力が所定の圧力になったタイミングで処理室２４内を処理温度（例えば５００℃）まで昇温させる（Ｓ６０５）。処理温度まで昇温後、温度が安定したタイミング（Ｓ６０６）で第２のガス供給系３２よりエッチングガスを供給し、前処理としてウエハのエッチングを行うことで、ウエハ表面の不純物を除去する（Ｓ６０７）。ウエハ表面の不純物を除去したところで原料ガスを供給し、成膜処理（Ｓ６０８）を行う。
図６（Ｂ）に示す通り、成膜処理は、Ｓｉ含有ガスおよびＧｅ含有ガスなどの原料ガス供給を行う工程（Ｓ６１４）と、Ｈ２ガスを供給して処理室２４内の原料ガスを排気するパージ工程（Ｓ６１５）、Ｃｌ含有ガスなどのエッチングガス供給工程（Ｓ６１６）、Ｈ２ガスを供給して処理室２４内のエッチングガスを排気するパージ工程（Ｓ６１７）の順番で処理するように構成されており、原料ガス供給、原料ガスパージ、エッチングガス供給、エッチングガスパージを１サイクルとし、所定の膜厚又は所定のサイクル数に達するまでこのサイクルを繰り返すこととなる。
上述した成膜処理工程によって、チャネル部にＳｉＧｅ膜またはＧｅ膜を形成する。
所定の膜厚を形成後、図示しない不活性ガス供給源（例えばＮ２）から不活性ガスを供給し、処理室２４内からＨ２ガスを排気するパージ工程を行う（Ｓ６０９）。不活性ガスによるパージ後、処理室２４内の圧力を大気圧に復帰させ（Ｓ６１０）、ボート１６を処理室２４から搬出させ（Ｓ６１１）、ウエハを冷却する（Ｓ６１２）。ウエハが冷却されると成膜されたＳｉＧｅ膜またはＧｅ膜の平坦化、またはＦｉｎ型への形状加工のためにウエハを所定装置へ搬送する（Ｓ６１３）。
上述のチャネル部形成処理を具体的に記載すると、ウエハを洗浄装置に搬送し、洗浄装置によって例えば１％ＤＨＦにて６０秒洗浄されてウエハ表面に形成された不純物や自然酸化膜を除去される。
洗浄装置によって不純物や自然酸化膜を除去されたウエハは、図示しない工場内搬送装置によってボート１６に載置されて処理室２４内にロードされる。その後、真空ポンプ５９によって処理炉２４内を減圧後、ヒータ２２によって処理室２４内の雰囲気を約５００℃まで昇温する。処理室２４内が約５００℃まで昇温されると、前処理、すなわちプリクリーニングとしてＣｌ２ガスを供給し、ウエハ表面を例えば約５０Åエッチングする。
プリクリーニングによってウエハ表面の不純物を除去後、成膜処理として処理室２４内を約５００℃に維持し、原料ガスとしてのＳｉＨ４ガス及びＧｅＨ４ガス、エッチングガスとしてのＣｌ２ガス、パージガスとしてのＨ２ガスを順番に供給する工程を繰り返すことによって、例えばＧｅ濃度を３２％含有したＳｉＧｅ膜が、約３５０ｎｍの膜厚になるまでエピタキシャル成長され、チャネル部として形成されることとなる。
チャネル部に所望の膜が形成されると、処理室２４内をＮ２ガスによってパージし、ボート１６をアンロードする。
ここで、ＳｉＧｅ成膜時に原料ガスとして用いられるガス種としては、Ｓｉ含有ガスとして、ＳｉＨ４、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４などのＳｉ原子を含有するガスが一般的であり、Ｇｅ含有ガスとして、ＧｅＨ４、ＧｅＣｌ４などがあげられる。また、エッチングガスとしてはＣｌ含有ガスである、塩化水素（ＨＣｌ）ガスや塩素（Ｃｌ２）ガスに限らず、フッ素（Ｆ２）ガス、フッ化水素（ＨＦ）ガスや三フッ化塩素（ＣｌＦ３）ガスなどのハロゲン含有ガスを用いても良い。
（平坦化・形状加工）
チャネル部形成工程によってＳｉＧｅ膜またはＧｅ膜が形成されたウエハをＣＭＰ装置などの所定の装置に搬送し、ＳｉＧｅ膜またはＧｅ膜表面の平坦化または形状加工を行う。
ウエハ表面のＳｉＧｅ膜またはＧｅ膜の平坦化または形状加工処理後、図示しない工場内搬送装置によって洗浄装置に搬送されて、ウエハ表面上の不純物や自然酸化膜等を除去し、ウエハ表面を水素原子（Ｈ原子）で終端させる。その後キャップ層形成のため、図示しない工場内搬送装置によって基板処理装置へウエハを搬送する。
（キャップ層形成）
上記平坦化または形状加工されたウエハに対し、キャップ層を形成する。
キャップ層形成におけるウエハ処理シーケンスは、チャネル部形成工程で説明した図６に示した処理シーケンスとほぼ同一であり、チャネル部形成工程と異なる点は、成膜工程時に処理室２４に供給する原料ガス種、エッチングガス種、処理室内温度や処理室内圧力などの処理パラメータである。
以下に、キャップ層形成のためのウエハ処理工程について説明する。
ウエハカセット１２に収納されたウエハａを基板保持手段としてのボート１６に移載機１４等を用いて移載する（ウエハ搬送工程）。なお、ウエハａは、その表面にＳｉＧｅ膜またはＧｅ膜が露出した面と絶縁膜（ＳｉＮ若しくはＳｉＯ２）で覆われている面を有する。次に、未処理のウエハａを保持したボート１６は、炉口ゲートバルブ２９を移動させ、炉口部を開放し、昇降モータ（図示省略）を駆動することにより、処理室２４内に挿入される（ボートロード工程）。次に制御装置６０からの命令により排気バルブ６２を開けて、処理室２４内の雰囲気を排気し、処理室２４内を減圧する（減圧工程）。そして、制御装置６０によりヒータ２２を制御し、処理室２４内の温度、ひいてはウエハａの温度が所望の温度になるように処理室２４の温度を上昇させ（昇温工程）、温度が安定するまで維持する（温度安定工程）。
この昇温工程および温度安定工程の際に、ウエハ表面ではウエハ洗浄工程によって終端されていたＨ原子が脱離し、例えば反応管の内壁に残留していた水分や不純物などが昇温されるなどの理由によって処理室２４内に酸素原子が存在することとなる。この酸素原子が脱離した水素原子の代わりにウエハ表面のＧｅ原子と結合されることで、Ｇｅ酸化膜ＧｅＯｘが形成されることになる。
次に、処理室２４内の温度が安定すると、第２のガス供給系３２よりエッチングガスを供給し、前処理としてウエハａのエッチングを行い、ウエハ表面上に形成された酸化膜や不純物を除去する。その後、ウエハａに対して選択エピタキシャル成長処理を行う。まず、制御装置６０からの命令により回転機構３８が駆動され、ボート１６を所定の回転数で回転させる。そして制御装置６０からの命令で、第１のＭＦＣ５３ａ、５３ｂ、５３ｃが調節された後、第１のバルブ６３ａ、６３ｂ、６３ｃを開き、第１のガス供給ノズル４２ａ、４２ｂ、４２ｃを介して、第１のガス供給口４０ａ、４０ｂ、４０ｃから原料ガス（Ｓｉ含有ガス）の処理室２４への供給を開始し、所定の時間、ウエハａの表面であるＳｉＧｅ膜またはＧｅ膜が露出した面と絶縁膜で覆われている面へのＳｉ膜の堆積を行う（原料ガス供給工程）。原料ガスが処理室２４へ供給されている間、制御装置６０からの命令で、第５のＭＦＣ５７、及び、第５のバルブ６７が制御され、パージガスが第２のガス供給管４４ａ、４４ｂ、４４ｃに供給され、原料ガスの第２のガス供給管への進入を抑制する。また、堆積工程においては、第１のガス供給ノズル４２ａ、４２ｂ、４２ｃの内壁、及び、反応管２６の内壁もウエハａと同様に原料ガスに曝されるためＳｉ膜が堆積する。
次に、制御装置６０からの命令で、第１のＭＦＣ５３ａ、５３ｂ、５３ｃ、及び、第１バルブ６３ａ、６３ｂ、６３ｃが制御され、原料ガスの処理室２４への供給が停止される。また、第４のＭＦＣ５６、及び、第４のバルブ６６が制御され、第１のガス供給ノズル４２ａ、４２ｂ、４２ｃを介して第１のガス供給口４０ａ、４０ｂ、４０ｃからパージガスの供給を開始する。このとき第２のガス供給口４３ａ、４３ｂ、４３ｃからも同様にパージガスが供給されており、処理室２４内に残留している原料ガス（Ｓｉ含有ガス）を除去する（第１パージ工程）。
次に、制御装置６０からの命令で、第５のＭＦＣ５７、及び、第５のバルブ６７を制御し、第２のガス供給ノズル４４ａ、４４ｂ、４４ｃへのパージガスの供給を停止する。その後、第３のＭＦＣ５５ａ、５５ｂ、５５ｃ、及び、第３のバルブ６５ａ、６５ｂ、６５ｃを制御し、第２のガス供給ノズル４４ａ、４４ｂ、４４ｃを介して第２のガス供給口４３ａ、４３ｂ、４３ｃから処理室２４にエッチングガスを供給する。これにより絶縁膜面に形成されたＳｉ膜の除去を行う（エッチング工程）。処理室２４内にエッチングガスを供給している間、制御装置６０からの命令で、第４のＭＦＣ５６、及び、第４のバルブ６６が制御され、パージガスが第１のガス供給ノズル４２ａ、４２ｂ、４２ｃに供給され、エッチングガスの第１のガス供給ノズルへの進入を抑制する。また、反応管２６の内壁等、エッチングガスに曝されている部分については、堆積工程で形成されたＳｉ膜も同時にエッチングされる。その一方、第１のガス供給管には、エッチングガスが進入しないため、第１のガス供給管に堆積したＳｉ膜は、エッチングされない。
次に、制御装置６０からの命令で、第３のＭＦＣ５５ａ、５５ｂ、５５ｃ、及び、第３バルブ６５ａ、６５ｂ、６５ｃが制御され、エッチングガスの処理室２４への供給が停止される。また、第５のＭＦＣ５７、及び、第５のバルブ６７が制御され、第２のガス供給ノズル４４ａ、４４ｂ、４４ｃを介して第２のガス供給口４３ａ、４３ｂ、４３ｃからパージガスの供給を開始する。このとき第１のガス供給口４０ａ、４０ｂ、４０ｃからも同様にパージガスが供給されており、処理室２４内に残留しているエッチングガス（ハロゲン含有ガス）を除去する（第２パージ工程）。
以上の原料ガス供給（膜堆積）工程、第１パージ工程、エッチング工程、第２パージ工程を、繰り返し処理を行い、ウエハａのＳｉＧｅ膜またはＧｅ膜が露出した面のみに所定の膜厚のＳｉ膜を選択的に成長させる（成膜工程）。その後、処理室２４内に不活性ガス（たとえば、窒素（Ｎ２）ガス）を供給し、処理室２４内の雰囲気を不活性ガスに置換し（Ｎ２パージ工程）、処理室２４内を大気圧に戻し（大気圧化工程）、処理済のウエハａを保持したボート１６を、昇降モータ（図示省略）を駆動することにより、処理室２４内から搬出した後、炉口ゲートバルブ２９により炉口部を閉じる（ボートアンロード工程）。その後、処理済のウエハａを待機室（図示省略）にて冷却する（ウエハ冷却工程）。所定の温度まで冷却されたウエハａは、移載機１４等を用いてウエハカセット１２に収納され（ウエハ搬送工程）、ウエハａの処理を終了する。
上述したチャネル部形成処理で説明した具体例を用いてキャップ層形成処理の具体例を説明すると、平坦化・形状加工されたウエハは、洗浄装置に搬送され、洗浄装置によって例えば１％ＤＨＦにて６０秒洗浄されてウエハ表面に形成された不純物や自然酸化膜が除去されて、水素原子終端される。
洗浄処理されたウエハは、図示しない工場内搬送装置によってボート１６に載置されて処理室２４内にロードされる。その後、真空ポンプ５９によって処理炉２４内を減圧後、ヒータ２２によって処理室２４内の雰囲気を約４００℃まで昇温する。このとき、ウエハ表面では、終端されていた水素原子が脱離し、例えば反応管２６の内壁に残留していた水分や不純物などが昇温されることによって処理室２４内に酸素原子が存在することとなる。この酸素原子が脱離した水素原子の代わりにウエハ表面のＧｅ原子と結合され、Ｇｅ酸化膜ＧｅＯｘが形成されることとなる。
昇温工程によって処理室２４内が約４００℃まで昇温されると、プリクリーニングとして処理室２４内にＣｌ２ガスを供給し、チャネル部として成膜された膜厚３５０ｎｍのＳｉＧｅ膜の表面を約５０Åエッチングする。
プリクリーニングによってウエハ表面の不純物、または、Ｇｅ酸化膜、若しくはその両方を除去後、成膜処理として処理室２４内を約５２０℃に昇温し、原料ガスとしてのＳｉＨ４ガス、エッチングガスとしてのＣｌ２ガス、パージガスとしてのＨ２ガスを順番に供給する工程を繰り返すことによって、例えばＳｉ膜が、約５０ｎｍの膜厚になるまでエピタキシャル成長され、キャップ層として形成されることとなる。
チャネル部にキャップ層として所望の膜が形成されると、処理室２４内をＮ２ガスによってパージし、ボート１６をアンロードする。
ここで、チャネル部に設けられたＳｉＧｅ膜およびＧｅ膜はＳｉ膜に比べエッチングレートが高く、キャップ層となるＳｉ膜形成時の処理温度と同じ処理温度でプリクリーニングを行うとＳｉＧｅ膜またはＧｅ膜のエッチング量を制御することが困難となってしまうため、プリクリーニング時の処理温度は、キャップ層の成膜温度よりも低くする必要があり、本実施形態におけるプリクリーニングの処理温度は、好適には４００℃〜５００℃の温度帯で処理されることが望ましい。
また、Ｓｉ成膜時に原料ガスとして用いられるガス種としては、Ｓｉ含有ガスとして、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４などのＳｉ原子を含有するガスなどがあげられる。また、エッチングガスとしてはＣｌ含有ガスである、塩化水素（ＨＣｌ）ガスや塩素（Ｃｌ２）ガスに限らず、フッ素（Ｆ２）ガス、フッ化水素（ＨＦ）ガスや三フッ化塩素（ＣｌＦ３）ガスなどのハロゲン含有ガスを用いても良い。
（エピタキシャル界面分析）
上述したチャネル部形成処理、基板表面の平坦化・形状加工処理、キャップ層形成処理を行ったウエハをＳＩＭＳ(Ｓｅｃｏｎｄａｒｙ Ｉｏｎｉｚａｔｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ)にてエピタキシャル界面の不純物濃度を測定した結果を図７に示す。横軸が表面からの深さ、左縦軸が膜中の酸素原子の濃度、右縦軸がＳｉとＧｅ原子の比率を示している。図７中(a)と記載されている深さ周辺(深さ約３６０〜４００ｎｍ)がチャネル部形成処理にてＳｉ基板上にＳｉＧｅ膜をエピタキシャル成長させた界面で、４００ｎｍより右側の深い範囲がＳｉ基板、左側がＳｉＧｅ膜中の酸素原子の濃度プロファイルを示している。図７(a)で示される通り、ＳｉＧｅ／Ｓｉ基板界面に酸素濃度のピークは見られず、良好なエピタキシャル界面が得られていると判断できる。
一方、図７中(b)と記載されている深さ周辺（深さ約４０〜８０ｎｍ）がキャップ層形成処理にてＳｉ膜をエピタキシャル成長させた界面であるが、Ｓｉ／ＳｉＧｅ界面には１Ｅ２１ａｔｏｍｓ／ｃｍ３に近い酸素濃度のピークが観察されている。このＳＩＭＳプロファイルから膜中の酸素ドーズ量（積分値：図７の斜線範囲）を計算すると約６．５Ｅ１４ａｔｏｍｓ／ｃｍ２という濃度で酸素原子が含まれており、最適なエピタキシャル界面が得られていないと判断できる。
チャネル部形成処理とキャップ層形成処理ともにプリクリーニングとして同じ５０Åエッチングしているにも関わらず、Ｓｉ／ＳｉＧｅ界面で酸素が取りきれていない。これはＳｉ−Ｏの結合エネルギーは約４０３．７ｋＪ／ｍｏｌであるのに対して、Ｇｅ−Ｏの結合エネルギーは約３５６．９ｋＪ／ｍｏｌと低いことから、Ｇｅ原子は酸化されやすく、Ｃｌ２によってエッチングされた酸素原子がパージガスによってパージされる前に再びＳｉＧｅ表面のＧｅ原子と結びついてしまい、Ｇｅ酸化膜を形成してしまうためと考えられる。
＜第２実施形態＞
次に第２実施形態について説明する。
上述の第１実施形態では、チャネル部としてのＳｉＧｅ膜やＧｅ膜表面に形成された自然酸化膜を除去するため、エッチングガスであるハロゲン含有ガスを用いてプリクリーニングを行った後、Ｓｉ含有ガスにてキャップ層としてのＳｉ膜をエピタキシャル成長させる例について説明したが、本実施形態では、ＳｉＧｅやＧｅ膜表面のプリクリーニングとして、エッチングガス供給前にＳｉ含有ガスを供給し、ＳｉＧｅ膜やＧｅ膜表面上に存在するＧｅ原子とＳｉ含有ガスによるＳｉ原子とを結合させＧｅ−Ｓｉ結合を形成してＳｉＧｅ膜やＧｅ膜表面をＳｉ原子終端させる点で第１実施形態と異なる。
以下に具体例について説明する。
なお、本実施形態において、チャネル部形成処理、基板表面の平坦化・形状加工処理においては第１の実施形態と同一の処理を行うため、説明を省略する。
（キャップ層形成）
図８は、本実施形態におけるキャップ層形成のための処理フローを示す図である。
第１実施形態と同様に、ウエハカセット１２に収納されたウエハａを基板保持手段としてのボート１６に移載機１４等を用いて移載する（Ｓ７０１）。なお、ウエハａは、その表面にＳｉＧｅ膜またはＧｅ膜で覆われた面と絶縁膜（ＳｉＮ若しくはＳｉＯ２）で覆われている面を有する。次に、未処理のウエハａを保持したボート１６は、炉口ゲートバルブ２９を移動させ、炉口部を開放し、昇降モータ（図示省略）を駆動することにより、処理室２４内に挿入される（Ｓ７０２）。次に制御装置６０からの命令により排気バルブ６２を開けて、処理室２４内の雰囲気を排気し、処理室２４内を減圧する（Ｓ７０３）。そして、制御装置６０によりヒータ２２を制御し、処理室２４内の温度、ひいてはウエハａの温度が所望の温度になるように処理室２４の温度を上昇させ（Ｓ７０４）、温度が安定するまで維持する（Ｓ７０５）。
ここで、ウエハａの表面であるＳｉＧｅ膜またはＧｅ膜上では、処理室２４の温度を上昇させる（Ｓ７０４）ことによって、ＳｉＧｅ膜またはＧｅ膜上のＧｅ原子からＨ原子が脱離し、ＳｉＧｅ膜またはＧｅ膜上にＧｅ原子が露出するという現象が生じる。この現象については後に詳述する。
処理室２４内がプリクリーニングを行う所定の温度に安定すると、６３ａ、６３ｂ、６３ｃのバルブを開けてガス供給ノズル４２ａ、４２ｂ、４２ｃからＳｉ含有ガスとしてのＳｉＨ４ガスを供給し、ＳｉＧｅ膜またはＧｅ膜表面に露出したＧｅ原子とＳｉ原子、または、露出したＧｅ原子とＳｉＨ４ガスからＨ原子が脱離したＳｉＨｘ分子とを結合させる（Ｓ７０６）。
前記Ｓｉ含有ガスとしてのＳｉＨ４ガスを所定時間、または、所定流量供給した後に、エッチングガスとしてのＣｌ２ガスを供給し、少なくともＳｉＧｅ膜またはＧｅ膜表面に生じたＧｅ−Ｓｉ結合、Ｇｅ−ＳｉＨｘ結合のどちらか一方、または両方をエッチングし、除去する（Ｓ７０７）。
ここでキャップ層を成膜する前のプリクリーニング処理は、上述したＳ７０６およびＳ７０７を１サイクルとして、少なくとも１サイクル以上実施されることとなる。
プリクリーニング処理後、再度ヒータ２２を制御して処理室２４内をキャップ層成膜のための温度まで昇温し（Ｓ７０８）、その後、処理室２４内の温度が所望の温度に安定して維持されると（Ｓ７０９）、ＳｉＧｅ膜またはＧｅ膜上にキャップ層を形成する成膜工程を行う（Ｓ７１０）。
まず、制御装置６０からの命令により回転機構３８が駆動され、ボート１６を所定の回転数で回転させる。そして制御装置６０からの命令で、第１のＭＦＣ５３ａ、５３ｂ、５３ｃが調節された後、第１のバルブ６３ａ、６３ｂ、６３ｃを開き、第１のガス供給ノズル４２ａ、４２ｂ、４２ｃを介して、第１のガス供給口４０ａ、４０ｂ、４０ｃから原料ガス（Ｓｉ含有ガス）の処理室２４への供給を開始し、所定の時間、ウエハａのＳｉＧｅ面またはＧｅ面に対し、Ｓｉ膜の堆積を行う（原料ガス供給工程）。原料ガスが処理室２４へ供給されている間、制御装置６０からの命令で、第５のＭＦＣ５７、及び、第５のバルブ６７が制御され、パージガスが第２のガス供給管４４ａ、４４ｂ、４４ｃに供給され、原料ガスの第２のガス供給管への進入を抑制する。また、堆積工程においては、第１のガス供給ノズル４２ａ、４２ｂ、４２ｃの内壁、及び、反応管２６の内壁もウエハａと同様に原料ガスに曝されるためＳｉ膜が堆積する。
次に、制御装置６０からの命令で、第１のＭＦＣ５３ａ、５３ｂ、５３ｃ、及び、第１バルブ６３ａ、６３ｂ、６３ｃが制御され、原料ガスの処理室２４への供給が停止される。また、第４のＭＦＣ５６、及び、第４のバルブ６６が制御され、第１のガス供給ノズル４２ａ、４２ｂ、４２ｃを介して第１のガス供給口４０ａ、４０ｂ、４０ｃからパージガスの供給を開始する。このとき第２のガス供給口４３ａ、４３ｂ、４３ｃからも同様にパージガスが供給されており、処理室２４内に残留している原料ガス（Ｓｉ含有ガス）を除去する（第１パージ工程）。
次に、制御装置６０からの命令で、第５のＭＦＣ５７、及び、第５のバルブ６７を制御し、第２のガス供給ノズル４４ａ、４４ｂ、４４ｃへのパージガスの供給を停止する。その後、第３のＭＦＣ５５ａ、５５ｂ、５５ｃ、及び、第３のバルブ６５ａ、６５ｂ、６５ｃを制御し、第２のガス供給ノズル４４ａ、４４ｂ、４４ｃを介して第２のガス供給口４３ａ、４３ｂ、４３ｃから処理室２４にエッチングガスを供給する。これにより絶縁膜面に形成されたＳｉ膜の除去を行う（エッチング工程）。処理室２４内にエッチングガスを供給されている間、制御装置６０からの命令で、第４のＭＦＣ５６、及び、第４のバルブ６６が制御され、パージガスが第１のガス供給ノズル４２ａ、４２ｂ、４２ｃに供給され、エッチングガスの第１のガス供給ノズルへの進入を抑制する。また、反応管２６の内壁等、エッチングガスに曝されている部分については、堆積工程で形成されたＳｉ膜も同時にエッチングされる。その一方、第１のガス供給管には、エッチングガスが進入しないため、第１のガス供給管に堆積したＳｉ膜は、エッチングされない。
次に、制御装置６０からの命令で、第３のＭＦＣ５５ａ、５５ｂ、５５ｃ、及び、第３バルブ６５ａ、６５ｂ、６５ｃが制御され、エッチングガスの処理室２４への供給が停止される。また、第５のＭＦＣ５７、及び、第５のバルブ６７が制御され、第２のガス供給ノズル４４ａ、４４ｂ、４４ｃを介して第２のガス供給口４３ａ、４３ｂ、４３ｃからパージガスの供給を開始する。このとき第１のガス供給口４０ａ、４０ｂ、４０ｃからも同様にパージガスが供給されており、処理室２４内に残留しているエッチングガス（ハロゲン含有ガス）を除去する（第２パージ工程）。
以上の原料ガス供給（膜堆積）工程、第１パージ工程、エッチング工程、第２パージ工程を、繰り返し処理を行い、ウエハａのＳｉＧｅ面またはＧｅ面のみに所定の膜厚のＳｉ膜を選択的に成長させる。その後、処理室２４内に不活性ガス（たとえば、窒素（Ｎ２）ガス）を供給し、処理室２４内の雰囲気を不活性ガスに置換し（Ｎ２パージ工程）、処理室２４内を大気圧に戻し（大気圧化工程）、処理済のウエハａを保持したボート１６を、昇降モータ（図示省略）を駆動することにより、処理室２４内から搬出した後、炉口ゲートバルブ２９により炉口部を閉じる（ボートアンロード工程）。その後、処理済のウエハａを待機室（図示省略）にて冷却する（ウエハ冷却工程）。所定の温度まで冷却されたウエハａは、移載機１４等を用いてウエハカセット１２に収納され（ウエハ搬送工程）、ウエハａの処理を終了する。
上述した第１実施形態で説明したチャネル部形成処理、平坦化・形状加工処理に用いた具体例を用いて、本実施形態におけるキャップ層形成処理の具体例を説明する。
チャネル部形成処理後、平坦化・形状加工されたウエハは、洗浄装置に搬送され、洗浄装置によって例えば１％ＤＨＦにて６０秒洗浄されてウエハ表面に形成された不純物や自然酸化膜が除去され、ウエハ表面が水素原子終端される。
洗浄処理されたウエハは、図示しない工場内搬送装置によってボート１６に載置されて処理室２４内にロードされる。その後、真空ポンプ５９によって処理炉２４内を減圧後、ヒータ２２によって処理室２４内の雰囲気を約４００℃まで昇温する。このとき、ウエハ表面では、終端されていたＨ原子が脱離し、反応管２６の内壁に残留していた水分や不純物などが昇温されることによって処理室２４内に存在することとなった酸素原子が脱離した水素原子の代わりにウエハ表面のＧｅ原子と結合され、Ｇｅ酸化膜ＧｅＯｘが形成されることとなる。
処理室２４内が約４００℃まで昇温されると、プリクリーニングとして処理室２４内にＳｉＨ４ガスを供給し、ＳｉＧｅ膜またはＧｅ膜表面のＧｅ原子とＳｉ原子を結合させてＳｉ終端、またはＳｉＨｘ終端させる。Ｇｅ原子と結合しなかったＳｉＨ４ガスは排気系としてのガス排気管２８より排気される。この排気によって上述した処理室２４内に存在する酸素原子も同時に処理室２４から排気されることとなる。
その後、Ｓｉ終端、またはＳｉＨｘ終端させた膜厚３５０ｎｍのＳｉＧｅ膜またはＧｅ膜の表面を約５０Åエッチングする。
プリクリーニングによってウエハ表面の不純物を除去後、成膜処理として処理室２４内を約５２０℃に昇温し、原料ガスとしてのＳｉＨ４ガス、エッチングガスとしてのＣｌ２ガス、パージガスとしてのＨ２ガスを順番に供給する工程を繰り返すことによって、キャップ層としてのＳｉ膜が例えば約５０ｎｍの膜厚になるまでエピタキシャル成長され、キャップ層として形成されることとなる。
チャネル部に所望の膜が形成されると、処理室２４内をＮ２ガスによってパージし、ボート１６をアンロードする。
ここで、本実施形態では、５００℃以上の高温でＳｉＨ４パージを実施すると、基板表面の酸素原子を除去する前にＳｉ膜が成長してしまい酸素原子が閉じ込められてしまうため、プリクリーニング時のＳｉ含有ガスとしてのＳｉＨ４ガス供給時における処理室２４内の温度は、Ｓｉ膜が成膜する温度よりも低く設定する必要があり、好適には４５０℃以下の温度帯で処理されることが望ましい。
また第１実施形態同様に、Ｓｉ成膜時に原料ガスとして用いられるガス種としては、Ｓｉ含有ガスとして、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４などのＳｉ原子を含有するガスなどがあげられる。また、エッチングガスとしてはＣｌ含有ガスである、塩化水素（ＨＣｌ）ガスや塩素（Ｃｌ２）ガスに限らず、フッ素（Ｆ２）ガス、フッ化水素（ＨＦ）ガスや三フッ化塩素（ＣｌＦ３）ガスなどのハロゲン含有ガスを用いても良い。
（エピタキシャル界面分析）
本実施形態でキャップ層形成処理を行ったウエハをＳＩＭＳ分析した結果を図９に示す。
横軸が表面からの深さ、左縦軸が膜中の酸素原子の濃度、右縦軸がＳｉとＧｅ原子の比率を示している。図９中(c)と記載されている深さ周辺(深さ約３５０〜４００ｎｍ)がチャネル部形成処理にてＳｉ基板上にＳｉＧｅ膜をエピタキシャル成長させた界面で、４００ｎｍより右側の深い範囲がウエハ、左側がＳｉＧｅ膜中の酸素原子の濃度プロファイルを示している。図９の(c)で示される通り、ＳｉＧｅ／Ｓｉ基板界面に酸素濃度のピークは見られず、良好なエピタキシャル界面が得られていることが分かる。
一方、図９中(d)と記載されている深さ周辺（深さ約２０〜５０ｎｍ）が基板表面の平坦化・形状加工処理にてＳｉ膜をエピタキシャル成長させた界面である。従来技術と同様に１Ｅ２１ａｔｏｍｓ／ｃｍ３近いピークが観察されているが、膜中の酸素ドーズ量(積分値：図９の斜線範囲)を計算すると約３．６Ｅ１４ａｔｏｍｓ／ｃｍ２である。従来技術と比較して酸素ドーズ量は半減しており、完全なエピタキシャル界面では無いものの、エピタキシャル品質が改善していることが分かる。
この理由として考えられることは、基板表面の平坦化・形状加工処理後に洗浄装置で行うＤＨＦ洗浄によって、ウエハ再表面のＳｉ原子、Ｇｅ原子のダングリングボンド(共有結合の未結合手)は水素（Ｈ）原子で終端されるが、Ｓｉ原子とＨ原子との結合エネルギー（Ｓｉ−Ｈ結合）が約３１８ｋＪ／ｍｏｌであり、Ｇｅ原子とＨ原子との結合エネルギー（Ｇｅ−Ｈ結合）が約２８５ｋＪ／ｍｏｌであり、この水素終端はＳｉ原子と結合されている場合は５００℃近辺で外れ、Ｇｅ原子と結合されている場合は２８０℃近辺で外れることとなる。
したがって、処理室２４内をＳｉ−Ｈ結合が切断されずにＧｅ−Ｈ結合が切断される温度である４００℃で温度維持し、ＳｉＨ４でパージすることで、水素原子が脱離したＳｉＧｅ表面のＧｅ原子のダングリングボンド(共有結合の未結合手)がＳｉＨ４と反応しＳｉで終端され(Ｇｅ−Ｓｉの結合が形成され)、Ｃｌ２によってエッチングされた酸素原子が再びＳｉＧｅ膜表面のＧｅ原子に再付着するのを抑制していると考えられる。
このことから、プリクリーニングガスとしてＳｉＨ４ガスを供給する場合には、処理室２４内の温度をＳｉ−Ｈ結合が切断されずにＧｅ−Ｈ結合が切断される温度である１５０℃〜５００℃の温度帯に設定することが必要となり、好ましくは２００℃〜４５０℃の温度帯、より好ましくは２８０℃〜４００℃の温度帯となる様に設定すると良い。
本実施形態によれば、ウエハ上に成膜されたＳｉＧｅまたはＧｅ表面上でも、Ｃｌ２エッチングする前にＳｉＨ４でパージを実施することで、エッチングされた酸素原子がＳｉＧｅまたはＧｅ表面に再付着するのを防ぎ、高清浄なエピタキシャル膜界面を得ることが可能となる。これにより、ＳｉＧｅまたはＧｅ表面でも結晶性が良好でチャネルに用いることができるＳｉエピタキシャル膜を成長させることができる。
＜第３実施形態＞
次に第３実施形態について説明する。
上述の第２実施形態では、ＳｉＧｅやＧｅ膜表面のプリクリーニングとして、エッチングガス供給前にＳｉ含有ガスを供給し、ＳｉＧｅやＧｅ膜表面上に存在するＧｅ原子と、Ｓｉ含有ガスに基づくＳｉ原子とを結合させＧｅ−Ｓｉ結合を形成し、その後、エッチングガスを供給することでＧｅ−Ｓｉ結合を除去する例について説明し、プリクリーニング前に昇温（Ｓ７０４）、温度安定（Ｓ７０５）工程を実施後に、Ｓｉ含有ガスによる基板処理を行うことを示した。
本実施形態では、昇温開始と同時にＳｉ含有ガスを処理室内に供給し、ＳｉＧｅ膜またはＧｅ膜表面上に存在するＧｅ原子と結合させＧｅ−Ｓｉ結合を形成することとし、さらに、Ｇｅ−Ｓｉ結合を除去するエッチングガスを処理室内を成膜温度まで昇温した後に供給することとした。
図１０は、本実施形態におけるキャップ層形成のための処理フローを示す図である。
本実施形態は上述したように第２実施形態と異なる処理は、プリクリーニングにおけるＳｉ含有ガス供給タイミングとエッチングガス供給のタイミングであり、第２実施形態と同一の処理を行う工程には第２実施形態と同一の番号を付与することで詳細な説明を省略する。
具体的には、ウエハａを保持した基板保持具としてのボート１６が処理室２４内にローディングされ、処理室２４内が減圧されると、制御装置６０はヒータ２２を制御して、処理室内の温度を所定のプリクリーニング処理温度である例えば約４００℃になるように昇温を行う。
このとき同時にＳｉ含有ガスである例えばＳｉＨ４ガスを供給し始め（Ｓ１００１）、処理室２４内の温度が安定する間もＳｉＨ４ガスを供給する（Ｓ１００２）。所定の流量または所定の時間、ＳｉＨ４ガスを供給した後、処理室２４内を成膜温度である例えば５２０℃まで昇温させる（Ｓ１００３）。処理室２４内の温度が５２０℃で安定する（Ｓ１００４）と、前記ＳｉＨ４ガスを供給することで形成されたＧｅ−Ｓｉ結合を除去するためのエッチングガスであるＣｌ２ガスを供給（Ｓ１００５）する。以降は、第２実施形態と同様に成膜処理を行い、基板処理を行うこととなる。
このような処理工程とすることで、Ｇｅ−Ｓｉ結合が形成完了する時間を短縮することが可能となり、全体としての処理時間を短縮できるという効果を得ることが可能となる。
（エピタキシャル界面分析）
本実施形態でキャップ層形成処理を行ったウエハをＳＩＭＳ分析した結果を図１１に示す。
横軸が表面からの深さ、左縦軸が膜中の酸素原子の濃度、右縦軸がＳｉとＧｅ原子の比率を示している。図１１中(e)と記載されている深さ周辺(深さ約３４０〜４００ｎｍ)がチャネル部形成処理にてＳｉ基板上にＳｉＧｅ膜をエピタキシャル成長させた界面で、４００ｎｍより右側の深い範囲がウエハ、左側がＳｉＧｅ膜中の酸素原子の濃度プロファイルを示している。図１１の(e)で示される通り、ＳｉＧｅ／Ｓｉ基板界面に酸素濃度のピークは見られず、良好なエピタキシャル界面が得られていることが分かる。
一方、図１１中(f)と記載されている深さ周辺（深さ約２０〜５０ｎｍ）が基板表面の平坦化・形状加工処理にてＳｉ膜をエピタキシャル成長させた界面である。酸素（Ｏ）原子ピークが１０Ｅ２０ａｔｏｍｓ／ｃｍ３が観察されており、膜中の酸素ドーズ量(積分値：図１１の斜線範囲)を計算すると約５．２Ｅ１３ａｔｏｍｓ／ｃｍ２である。従来技術と比較して酸素ドーズ量は確実に減少しており、完全なエピタキシャル界面では無いものの、エピタキシャル品質が改善していることが分かる。
この理由として考えられることは、基板表面の平坦化・形状加工処理後に洗浄装置で行うＤＨＦ洗浄によって、ウエハ再表面のＳｉ原子、Ｇｅ原子のダングリングボンド(共有結合の未結合手)は水素（Ｈ）原子で終端されるが、Ｓｉ原子とＨ原子との結合エネルギー（Ｓｉ−Ｈ結合）が約３１８ｋＪ／ｍｏｌであり、Ｇｅ原子とＨ原子との結合エネルギー（Ｇｅ−Ｈ結合）が約２８５ｋＪ／ｍｏｌであり、この水素終端はＳｉ原子と結合されている場合は５００℃近辺で外れ、Ｇｅ原子と結合されている場合は２８０℃近辺で外れることとなる。
したがって、ボートロード時の処理室２４内の温度（一般的には約２００℃）から成膜温度まで昇温する工程の間にＳｉＨ４を流しておくことで、処理室２４内の温度がＳｉＧｅ膜またはＧｅ膜上のＧｅ−Ｈ結合が切断される２８０℃より低い温度のうちから処理室２４内の雰囲気がＳｉＨ４ガスで充填されることとなり、Ｇｅ−Ｈ結合が切断され水素終端から水素原子が脱離する温度である約２８０℃周辺の温度に到達するときには、処理室２４内の雰囲気はＳｉＨ４ガスに置換されているため、水素原子が脱離した後のＧｅ原子のダングリングボンドは、ＳｉまたはＳｉＨｘで終端され易くなる。
このような反応によって、酸素原子がＧｅ原子のダングリングボンドに結合することを抑制していると考えられる。
このことから、プリクリーニングガスとしてＳｉＨ４ガスを供給する場合には、処理室２４内の温度をＳｉ−Ｈ結合が切断されずにＧｅ−Ｈ結合が切断される温度帯よりも低い温度である１００℃以上でＳｉＨ４ガスを供給することが必要であり、好ましくは１００℃〜５００℃の温度帯、より好ましくは２００℃〜４００℃の温度帯でＳｉＨ４ガスを供給するように設定すると良い。
本実施形態によれば、ウエハ上に成膜されたＳｉＧｅ膜またはＧｅ膜の表面上で、昇温中からＳｉＨ４を供給し酸素原子のパージを実施することで、エッチングされた酸素原子がＳｉＧｅまたはＧｅ表面に再付着するのを防ぎ、高清浄なエピタキシャル膜界面を得ることが可能となる。これにより、ＳｉＧｅまたはＧｅ表面でも結晶性が良好でチャネルに用いることができるＳｉエピタキシャル膜を成長させることができる。
以上、本発明を実施形態に沿って説明してきたが、上述の各実施形態や各変形例や各応用例等は、適宜組み合わせて用いることができ、その効果も得ることができる。
例えば、上述した各実施形態においてはＳｉＧｅ膜またはＧｅ膜をチャネル部として形成し、ＳｉＧｅ膜またはＧｅ膜上に形成するエピタキシャルＳｉ膜をキャップ層として形成することについて説明したが、これに限らず、ＳｉＧｅ膜またはＧｅ膜をチャネル部の下地膜、エピタキシャルＳｉ膜をチャネル部として形成した場合など、ＳｉＧｅ膜またはＧｅ膜上にエピタキシャルＳｉ膜を形成する場合であれば本発明を適用することが可能であることは言うまでもない。
さらに、上述の各実施形態では、前処理としてＳｉ含有がガスを供給することでＳｉＧｅ膜やＧｅ膜上に酸化膜が生じることを抑制する例について説明したが、これに限らず、Ｓｉ含有ガスと共に水素ガス（Ｈ２ガス）などのキャリアガスを同時に供給するようにしても良い。
また、各実施形態における基板処理に用いられる処理工程は、制御系２３（または制御装置６０）に設けられている図示しないフラッシュメモリやＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）などの記録装置（記録媒体）にプログラムとして記憶されている。基板処理工程における各手順を制御系２３または制御装置６０に実行させ、所定の結果を得ることができるように組み合わされたプログラムをプロセスレシピと記述する場合もある。
上述した各実施形態においては、プロセスレシピや各装置を制御する制御プログラム等を総称して単にプログラムとしても良い。
また、各実施形態における制御系２３、および、制御装置６０は、専用のコンピュータとして構成されている場合や汎用のコンピュータとして構成されていても良い。例えば上述したプログラムを記憶した記憶装置を用いてコンピュータにプログラムをインストールすること等によって、各実施形態における制御系２３、および、制御装置６０を構成することとしても良い。
また、各実施形態における基板処理はホットウォール式縦型減圧装置を例示して説明したが、ホットウォール式の装置に限らず、ランプ加熱装置などによって処理対象を直接加熱する所謂コールドウォール式の縦型装置でも良いし、縦型装置に限らず、一枚または複数枚の基板を同一面に載置し処理する枚葉式の基板処理装置であっても良いし、さらには、減圧装置に限らず、大気圧や陽圧下で処理を行う装置であっても良いことは言うまでもない。
以上述べたように、本発明は、駆動速度の高速化及び消費電力の低減を図ることが可能な半導体装置の製造技術を提供することができる。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
少なくとも表面の一部にＧｅ含有膜を有する基板を処理室内に搬入する工程と、
前記基板を搬入した前記処理室内を第１の処理温度に加熱する工程と、
前記第１の処理温度に加熱された前記処理室内へ少なくともＳｉ含有ガスを供給し、前記基板の表面の一部に露出した前記Ｇｅ含有膜の表面をＳｉ終端させる工程と、
を有する半導体装置の製造方法、または、基板処理方法。
（付記２）
少なくとも表面の一部にＧｅ含有膜を有する基板を処理室内に搬入する工程と、
前記基板を搬入した前記処理室内を第１の処理温度に加熱する工程と、
前記基板を搬入した後であって、かつ、前記処理室内が前記第１の処理温度で安定するまでの間に、少なくともＳｉ含有ガスを前記処理室内へ供給し、前記基板の表面の一部に露出したＧｅ含有膜の表面をＳｉ終端させる工程と、
を有する半導体装置の製造方法、または、基板処理方法。
（付記３）
前記第１の処理温度は、５００℃より低い温度である付記１または２に記載の半導体装置の製造方法。
（付記４）
前記第１の処理温度は、１００℃より高い温度である付記１〜３のいずれか１つに記載の半導体装置の製造方法。
（付記５）
前記第１の処理温度は、１００℃〜５００℃の温度範囲で設定される付記１〜４のいずれか１つに記載の半導体装置の製造方法。
（付記６）
前記第１の処理温度は、２００℃〜４００℃の温度範囲で設定される付記１〜５のいずれか１つに記載の半導体装置の製造方法。
（付記７）
前記処理室内の温度を前記第１の処理温度まで加熱し始めるタイミングで前記Ｓｉ含有ガスの供給を開始する付記２〜６のいずれか１つに記載の半導体装置の製造方法。
（付記８）
前記Ｓｉ含有ガスはＳｉＨ４ガスである付記１〜７のいずれか１つに記載の半導体装置の製造方法。
（付記９）
前記Ｇｅ含有膜の表面をＳｉ終端させた後に前記処理室内を第２の処理温度に加熱する工程と、
前記第２の処理温度に加熱された前記処理室内へ原料ガスを供給して所定の膜を前記基板の表面上に形成する工程と、
を有する付記１から８のいずれか１つに記載の半導体装置の製造方法。
（付記１０）
基板を処理する処理室と、
前記処理室内を加熱する加熱装置と、
前記処理室に少なくともＳｉ含有ガスを供給する原料ガス供給系と、
少なくとも表面の一部にＧｅ含有膜を有する基板を前記処理室内に搬入した後に前記処理室内を第１の処理温度まで加熱するように前記加熱装置を制御するとともに、前記処理室内が前記第１の処理温度となった時点で前記処理室内へ少なくとも前記Ｓｉ含有ガスを供給することで前記基板の表面の一部に露出した前記Ｇｅ含有膜の表面をＳｉ終端させるように前記原料ガス供給系を制御するよう構成される制御部と、
を有する基板処理装置。
（付記１１）
基板を処理する処理室と、
前記処理室内を加熱する加熱装置と、
前記処理室に少なくともＳｉ含有ガスを供給する原料ガス供給系と、
少なくとも表面の一部にＧｅ含有膜を有する基板を前記処理室内に搬入した後に前記処理室内を第１の処理温度まで加熱するように前記加熱装置を制御するとともに、前記基板を前記処理室に搬入した後であって、かつ、前記処理室内が前記第１の処理温度で安定するまでの間に、前記処理室内へ、少なくとも前記Ｓｉ含有ガスを供給し続けるようにすることで、前記Ｇｅ含有膜の表面をＳｉ終端させるように前記原料ガス供給系を制御するよう構成される制御部と、
を有する基板処理装置。
（付記１２）
前記制御部は、さらに、前記第１の処理温度が５００℃より低い温度となるように前記加熱装置を制御するよう構成される付記１０または付記１１に記載の基板処理装置。
（付記１３）
前記制御部は、さらに、前記第１の処理温度が１００℃より高い温度となるように前記加熱装置を制御するよう構成される付記１０〜１２のいずれか１つに記載の基板処理装置。
（付記１４）
前記制御部は、さらに、前記第１の処理温度が１００℃〜５００℃の温度帯となるように前記加熱装置を制御するよう構成される付記１０〜１３のいずれか１つに記載の基板処理装置。
（付記１５）
前記Ｓｉ含有ガスはＳｉＨ４ガスである付記１０〜１４のいずれか１つに記載の基板処理装置。
（付記１６）
少なくとも表面の一部にＧｅ含有膜を有する基板を処理室内に搬入する手順と、
前記基板を搬入した前記処理室内を第１の処理温度に加熱する手順と、
前記第１の処理温度に加熱された前記処理室内へ少なくともＳｉ含有ガスを供給し、前記基板の表面の一部に露出したＧｅ含有膜の表面をＳｉ終端させる手順と、
をコンピュータに実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体。
（付記１７）
少なくとも表面の一部にＧｅ含有膜を有する基板を処理室内に搬入する手順と、
前記基板を搬入した前記処理室内を第１の処理温度に加熱する手順と、
前記基板を搬入した後であって、かつ、前記処理室内が前記第１の処理温度で安定するまでの間に、少なくともＳｉ含有ガスを前記処理室内へ供給し、前記基板の表面の一部に露出したＧｅ含有膜の表面をＳｉ終端させる手順と、
をコンピュータに実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体。
（付記１８）
また、本発明の他の態様によれば、少なくとも基板表面の一部にＧｅ含有膜を形成する工程と、前記Ｇｅ含有膜が形成された基板の表面を平坦化する工程と、前記平坦化した前記基板を保持する基板を処理室内に搬入する工程と、前記処理室内の温度を加熱装置により第１の処理温度に昇温する工程と、前記第１の処理温度でエッチングガスを供給する工程と、前記エッチングガス供給工程後、処理室内の温度を加熱装置により前記第１の処理温度よりも高温に設定された第２の処理温度に昇温する工程と、前記第２の処理温度で原料ガスを供給する工程と、を有する半導体装置の製造方法。
（付記１９）
また、本発明の他の態様によれば、少なくとも表面の一部にＧｅ含有膜を有する基板を処理室内に搬入する工程と、前記処理室内の温度を加熱装置により第１の処理温度に昇温する工程と、前記第１の処理温度でエッチングガスを供給する工程と、前記エッチングガス供給工程後、処理室内の温度を加熱装置により前記第１の処理温度よりも高温に設定された第２の処理温度に昇温する工程と、前記第２の処理温度で原料ガスを供給する工程と、を有する基板処理方法。
１０：基板処理装置、１２：ウエハカセット、１４：移載機、１６：ボート、１８：処理炉、２０：真空排気系、２１：ガス供給部、２２：ヒータ、２４：処理室、２６：反応管、２７：排気口、２８：ガス排気管、３０：第１のガス供給系、３２：第２のガス供給系、３３ａ、３３ｂ：Ｏリング、３４：マニホールド、３５：リング状部、３６：シールキャップ、３７：円板状部、３８：回転機構、４０ａ・４０ｂ・４０ｃ：第１ガス供給口、４２ａ・４２ｂ・４２ｃ：第１ガス供給ノズル、４３ａ・４３ｂ・４３ｃ：第２ガス供給口、４４ａ・４４ｂ・４４ｃ：第２ガス供給ノズル、５３ａ・５３ｂ・５３ｃ：第１ＭＦＣ、５４ａ・５４ｂ・５４ｃ：第２ＭＦＣ、５５ａ・５５ｂ・５５ｃ：第３ＭＦＣ、５６：第４ＭＦＣ、５７：第５ＭＦＣ、５８ａ・５８ｂ・５８ｃ：第６ＭＦＣ、５９：真空ポンプ、６０：制御装置、６２：排気バルブ、６３ａ・６３ｂ・６４ｃ：第１バルブ、６４ａ・６４ｂ・６４ｃ：第２バルブ、６５ａ・６５ｂ・６５ｃ：第３バルブ、６６：第４バルブ、６７：第５バルブ。

Claims (10)

  1. 少なくとも表面の一部にＧｅ含有膜を有する基板を処理室内に搬入する工程と、
    前記基板を搬入した前記処理室内を第１の処理温度に加熱する工程と、
    前記第１の処理温度に加熱された前記処理室内へ少なくともＳｉ含有ガスを供給し、前記基板の表面の一部に露出した前記Ｇｅ含有膜の表面をＳｉ終端させる工程と、
    を有する半導体装置の製造方法。
  2. 前記第１の処理温度は、１００℃〜５００℃の温度範囲で設定される請求項１に記載の半導体装置の製造方法。
  3. 前記Ｓｉ含有ガスはＳｉＨ４ガスである請求項１または２に記載の半導体装置の製造方法。
  4. 前記Ｇｅ含有膜の表面をＳｉ終端させた後に前記処理室内を第２の処理温度に加熱する工程と、
    前記第２の処理温度に加熱された前記処理室内へ原料ガスを供給して所定の膜を前記基板の表面上に形成する工程と、
    を有する請求項１から３のいずれか１つに記載の半導体装置の製造方法。
  5. 少なくとも表面の一部にＧｅ含有膜を有する基板を処理室内に搬入する工程と、
    前記基板を搬入した前記処理室内を第１の処理温度に加熱する工程と、
    前記基板を搬入した後であって、かつ、前記処理室内が前記第１の処理温度で安定するまでの間に、少なくともＳｉ含有ガスを前記処理室内へ供給し、前記基板の表面の一部に露出したＧｅ含有膜の表面をＳｉ終端させる工程と、
    を有する半導体装置の製造方法。
  6. 前記処理室内の温度を前記第１の処理温度まで加熱し始めるタイミングで前記Ｓｉ含有ガスの供給を開始する請求項５に記載の半導体装置の製造方法。
  7. 基板を処理する処理室と、
    前記処理室内を加熱する加熱装置と、
    前記処理室に少なくともＳｉ含有ガスを供給する原料ガス供給系と、
    少なくとも表面の一部にＧｅ含有膜を有する基板を前記処理室内に搬入した後に前記処理室内を第１の処理温度まで加熱するように前記加熱装置を制御するとともに、前記処理室内が前記第１の処理温度となった時点で前記処理室内へ少なくとも前記Ｓｉ含有ガスを供給することで前記基板の表面の一部に露出した前記Ｇｅ含有膜の表面をＳｉ終端させるように前記原料ガス供給系を制御するよう構成される制御部と、
    を有する基板処理装置。
  8. 基板を処理する処理室と、
    前記処理室内を加熱する加熱装置と、
    前記処理室に少なくともＳｉ含有ガスを供給する原料ガス供給系と、
    少なくとも表面の一部にＧｅ含有膜を有する基板を前記処理室内に搬入した後に前記処理室内を第１の処理温度まで加熱するように前記加熱装置を制御するとともに、前記基板を前記処理室に搬入した後であって、かつ、前記処理室内が前記第１の処理温度で安定するまでの間に、前記処理室内へ、少なくとも前記Ｓｉ含有ガスを供給し続けるようにすることで、前記Ｇｅ含有膜の表面をＳｉ終端させるように前記原料ガス供給系を制御するよう構成される制御部と、
    を有する基板処理装置。
  9. 少なくとも表面の一部にＧｅ含有膜を有する基板を処理室内に搬入する手順と、
    前記基板を搬入した前記処理室内を第１の処理温度に加熱する手順と、
    前記第１の処理温度に加熱された前記処理室内へ少なくともＳｉ含有ガスを供給し、前記基板の表面の一部に露出したＧｅ含有膜の表面をＳｉ終端させる手順と、
    をコンピュータに実行させるプログラム。
  10. 少なくとも表面の一部にＧｅ含有膜を有する基板を処理室内に搬入する手順と、
    前記基板を搬入した前記処理室内を第１の処理温度に加熱する手順と、
    前記基板を搬入した後であって、かつ、前記処理室内が前記第１の処理温度で安定するまでの間に、少なくともＳｉ含有ガスを前記処理室内へ供給し、前記基板の表面の一部に露出したＧｅ含有膜の表面をＳｉ終端させる手順と、
    をコンピュータに実行させるプログラム。
JP2014216582A 2013-11-22 2014-10-23 半導体装置の製造方法、基板処理装置およびプログラム Pending JP2015122481A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014216582A JP2015122481A (ja) 2013-11-22 2014-10-23 半導体装置の製造方法、基板処理装置およびプログラム
KR1020140150163A KR20150059597A (ko) 2013-11-22 2014-10-31 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체
TW103140196A TW201526078A (zh) 2013-11-22 2014-11-20 半導體裝置之製造方法、基板處理裝置及記錄媒體
US14/549,805 US20150147873A1 (en) 2013-11-22 2014-11-21 Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable storage medium

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013242129 2013-11-22
JP2013242129 2013-11-22
JP2014216582A JP2015122481A (ja) 2013-11-22 2014-10-23 半導体装置の製造方法、基板処理装置およびプログラム

Publications (1)

Publication Number Publication Date
JP2015122481A true JP2015122481A (ja) 2015-07-02

Family

ID=53183015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014216582A Pending JP2015122481A (ja) 2013-11-22 2014-10-23 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (4)

Country Link
US (1) US20150147873A1 (ja)
JP (1) JP2015122481A (ja)
KR (1) KR20150059597A (ja)
TW (1) TW201526078A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018160516A (ja) * 2017-03-22 2018-10-11 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2018160585A (ja) * 2017-03-23 2018-10-11 東京エレクトロン株式会社 加熱方法、成膜方法、半導体装置の製造方法、および成膜装置
KR20210002672A (ko) 2018-05-28 2021-01-08 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20210020139A (ko) 2018-07-17 2021-02-23 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 기록매체, 및 프로그램
KR20210021050A (ko) 2018-07-17 2021-02-24 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014125653A1 (ja) * 2013-02-15 2017-02-02 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理方法
JP6843087B2 (ja) * 2018-03-12 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11230766B2 (en) * 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
JP7105751B2 (ja) * 2019-01-10 2022-07-25 東京エレクトロン株式会社 処理装置
US11810805B2 (en) * 2020-07-09 2023-11-07 Applied Materials, Inc. Prevention of contamination of substrates during gas purging
TW202229795A (zh) * 2020-11-23 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具注入器之基板處理設備
CN114300416A (zh) * 2020-12-02 2022-04-08 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002097864A2 (en) * 2001-05-30 2002-12-05 Asm America, Inc Low temperature load and bake
JP2007048926A (ja) * 2005-08-10 2007-02-22 Tokyo Electron Ltd Ｗ系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体
US7358194B2 (en) * 2005-08-18 2008-04-15 Tokyo Electron Limited Sequential deposition process for forming Si-containing films
US7749879B2 (en) * 2006-08-03 2010-07-06 Micron Technology, Inc. ALD of silicon films on germanium
US8466045B2 (en) * 2010-07-02 2013-06-18 Tokyo Electron Limited Method of forming strained epitaxial carbon-doped silicon films
JP5692850B2 (ja) * 2010-12-28 2015-04-01 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
US8558282B1 (en) * 2012-09-08 2013-10-15 International Business Machines Corporation Germanium lateral bipolar junction transistor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018160516A (ja) * 2017-03-22 2018-10-11 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2018160585A (ja) * 2017-03-23 2018-10-11 東京エレクトロン株式会社 加熱方法、成膜方法、半導体装置の製造方法、および成膜装置
KR20210002672A (ko) 2018-05-28 2021-01-08 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20230137501A (ko) 2018-05-28 2023-10-04 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20210020139A (ko) 2018-07-17 2021-02-23 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 기록매체, 및 프로그램
KR20210021050A (ko) 2018-07-17 2021-02-24 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Also Published As

Publication number Publication date
TW201526078A (zh) 2015-07-01
KR20150059597A (ko) 2015-06-01
US20150147873A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
JP2015122481A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
TWI665719B (zh) 凹部內之結晶成長方法及處理裝置與記錄媒體
TW201523694A (zh) 於磊晶成長前預清潔基板表面之方法及設備
US10504717B2 (en) Integrated system and method for source/drain engineering
WO2014192870A1 (ja) 基板処理装置、半導体装置の製造方法および基板処理方法
CN107452598A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP4039385B2 (ja) ケミカル酸化膜の除去方法
KR102116165B1 (ko) 오목부의 매립 방법 및 처리 장치
TWI497610B (zh) Semiconductor device manufacturing method and substrate processing device
US8293592B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JPWO2014125653A1 (ja) 基板処理装置、半導体装置の製造方法及び基板処理方法
US10529560B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
JP4143584B2 (ja) 半導体装置の製造方法
CN109891555B (zh) 低温外延层形成方法
KR20230109582A (ko) 복수의 기판 상에 반도체 에피택셜 층의 에피택셜 스택을 형성하기 위한 방법 및 웨이퍼 처리 퍼니스
TW202331789A (zh) 整合式磊晶與預清潔系統
JP2015173212A (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
TW202314998A (zh) 用於最小化特徵到特徵間隙填充高度變化的方法
JP2007305798A (ja) 半導体装置の製造方法
JP2005294690A (ja) 半導体装置の製造方法及び基板処理装置
JP2007056288A (ja) 半導体デバイスの製造方法