JP2018160516A - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP2018160516A
JP2018160516A JP2017056142A JP2017056142A JP2018160516A JP 2018160516 A JP2018160516 A JP 2018160516A JP 2017056142 A JP2017056142 A JP 2017056142A JP 2017056142 A JP2017056142 A JP 2017056142A JP 2018160516 A JP2018160516 A JP 2018160516A
Authority
JP
Japan
Prior art keywords
gas
film
substrate
etching
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017056142A
Other languages
English (en)
Other versions
JP6778139B2 (ja
Inventor
敬弘 宮倉
Takahiro Miyakura
敬弘 宮倉
森谷　敦
Atsushi Moriya
敦 森谷
中磯　直春
Naoharu Nakaiso
直春 中磯
健佑 芳賀
Kensuke Haga
健佑 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2017056142A priority Critical patent/JP6778139B2/ja
Priority to TW107106383A priority patent/TWI679678B/zh
Priority to SG10201802150YA priority patent/SG10201802150YA/en
Priority to KR1020180030396A priority patent/KR102165125B1/ko
Priority to US15/926,509 priority patent/US10529560B2/en
Publication of JP2018160516A publication Critical patent/JP2018160516A/ja
Application granted granted Critical
Publication of JP6778139B2 publication Critical patent/JP6778139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】基板上にシリコン膜を形成する処理の生産性を向上させる。【解決手段】（ａ）単結晶シリコンで構成される基板に対して第１エッチングガスを供給することで、基板の表面をプリエッチングする工程と、（ｂ）基板に対してシリコン含有ガスを供給することで、表面がプリエッチングされた基板上に、シリコン膜を形成する工程と、（ｃ）基板に対して第１エッチングガスとは分子構造が異なる第２エッチングガスを供給することで、シリコン膜の一部をエッチングする工程と、（ｄ）基板に対してシリコン含有ガスを供給することで、一部がエッチングされたシリコン膜上に、更にシリコン膜を形成する工程と、を有する。【選択図】図４

Description

本発明は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
半導体装置の製造工程の一工程として、塩化水素ガスを用いて基板の表面を洗浄する処理と、ハロゲン化シリコンを含むガスと塩素ガスとを用いて基板の表面を洗浄する処理と、を含む基板処理工程が行われる場合がある（例えば特許文献１参照）。また、基板上にシリコン膜をエピタキシャル成長させる処理と、塩化水素ガスを用いてシリコン膜の一部をエッチングする処理と、を交互に行う基板処理工程が行われる場合がある（例えば特許文献２，３参照）。
特開平９−１２９５８２号公報 特開２００３−２１８０３６号公報 特開２００３−２１８０３７号公報
本発明の目的は、基板上にシリコン膜を形成する処理の生産性を向上させることが可能な技術を提供することにある。
本発明の一態様によれば、
（ａ）単結晶シリコンで構成される基板に対して第１エッチングガスを供給することで、前記基板の表面をプリエッチングする工程と、
（ｂ）前記基板に対してシリコン含有ガスを供給することで、表面がプリエッチングされた前記基板上に、シリコン膜を形成する工程と、
（ｃ）前記基板に対して前記第１エッチングガスとは分子構造が異なる第２エッチングガスを供給することで、前記シリコン膜の一部をエッチングする工程と、
（ｄ）前記基板に対してシリコン含有ガスを供給することで、一部がエッチングされた前記シリコン膜上に、更にシリコン膜を形成する工程と、
を行う技術が提供される。
本発明によれば、基板上にシリコン膜を形成する処理の生産性を向上させることが可能となる。
本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図１のＡ−Ａ線断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の一実施形態の基板処理シーケンスを示すフロー図である。 （ａ）はプリエッチングステップ開始前のウエハの表面構造を、（ｂ）はプリエッチングステップ実施後のウエハの表面構造を、（ｃ）は第１成膜ステップ終了後のウエハの表面構造を、（ｄ）はエッチングステップ終了後のウエハの表面構造を、（ｅ）は第２成膜ステップ終了後のウエハの表面構造を示す断面拡大図である。 （ａ）は実施例におけるウエハ表面の断面拡大写真を、（ｂ）は参考例におけるウエハ表面の断面拡大写真を、（ｃ）は比較例におけるウエハ表面の断面拡大写真をそれぞれ示す図である。
＜本発明の一実施形態＞
以下、本発明の一実施形態について、図１〜図４、図５（ａ）〜図５（ｅ）を用いて説明する。
（１）基板処理装置の構成
図１に示すように、処理炉２０２は加熱機構（温度調整部）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ２）または炭化シリコン（ＳｉＣ）等の耐熱性材料により構成され、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の筒中空部には、処理室２０１が形成される。処理室２０１は、基板としてのウエハ２００を収容可能に構成されている。
処理室２０１内には、ノズル２４９ａ，２４９ｂが、反応管２０３の下部側壁を貫通するように設けられている。ノズル２４９ａ，２４９ｂには、ガス供給管２３２ａ，２３２ｂがそれぞれ接続されている。
ガス供給管２３２ａ，２３２ｂには、ガス流の上流側から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ，２４１ｂおよび開閉弁であるバルブ２４３ａ，２４３ｂがそれぞれ設けられている。ガス供給管２３２ａ，２３２ｂのバルブ２４３ａ，２４３ｂよりも下流側には、不活性ガスを供給するガス供給管２３２ｃ，２３２ｄがそれぞれ接続されている。ガス供給管２３２ｃ，２３２ｄには、ガス流の上流側から順に、ＭＦＣ２４１ｃ，２４１ｄおよびバルブ２４３ｃ，２４３ｄがそれぞれ設けられている。
ノズル２４９ａ，２４９ｂは、図２に示すように、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の積載方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル２４９ａ，２４９ｂは、ウエハ２００が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。ノズル２４９ａ，２４９ｂの側面には、ガスを供給するガス供給孔２５０ａ，２５０ｂがそれぞれ設けられている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の中心を向くようにそれぞれ開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の下部から上部にわたって複数設けられている。
ガス供給管２３２ａからは、第１エッチングガスが、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。第１エッチングガスとしては、例えば、塩素（Ｃｌ）、フッ素（Ｆ）、臭素（Ｂｒ）、ヨウ素（Ｉ）等のハロゲン原子を含み、ハロゲン原子以外の原子を含まないガスを用いることができる。このようなガスとしては、例えば、塩素（Ｃｌ２）ガスを用いることができる。
また、ガス供給管２３２ａからは、第１エッチングガスとは分子構造が異なる第２エッチングガスが、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。第２エッチングガスとしては、例えば、ハロゲン原子およびハロゲン原子以外の原子を含むガスを用いることができる。このようなガスとしては、例えば、塩化水素（ＨＣｌ）ガスを用いることができる。
また、ガス供給管２３２ａからは、シリコン（Ｓｉ）含有ガスが、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。Ｓｉ含有ガスとしては、例えば、モノシラン（ＳｉＨ４、略称：ＭＳ）ガスやジシラン（Ｓｉ２Ｈ６、略称：ＤＳ）ガス等の水素化ケイ素ガスを用いることができる。
ガス供給管２３２ｂからは、ドーパントガスが、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。ドーパントガスとしては、例えば、ドーパント（不純物）としてのリン（Ｐ）を含むホスフィン（ＰＨ３、略称：ＰＨ）ガスを用いることができる。
ガス供給管２３２ｃ，２３２ｄからは、水素（Ｈ）含有ガスとしての水素（Ｈ２）ガス、不活性ガスとしての窒素（Ｎ２）ガスが、それぞれ、ＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄ、ガス供給管２３２ａ，２３２ｂ、ノズル２４９ａ，２４９ｂを介して処理室２０１内へ供給される。
主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、第１エッチングガス供給系（第１供給系）、第２エッチングガス供給系（第２供給系）、Ｓｉ含有ガス供給系（第３供給系）がそれぞれ構成される。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、ドーパントガス供給系（第４供給系）が構成される。主に、ガス供給管２３２ｃ，２３２ｄ、ＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄにより、水素含有ガス供給系（第５供給系）、不活性ガス供給系（第６供給系）がそれぞれ構成される。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ２４３ａ〜２４３ｄやＭＦＣ２４１ａ〜２４１ｄ等が集積されてなる集積型供給システム２４８として構成されていてもよい。集積型供給システム２４８は、ガス供給管２３２ａ〜２３２ｄのそれぞれに対して接続され、ガス供給管２３２ａ〜２３２ｄ内への各種ガスの供給動作、すなわち、バルブ２４３ａ〜２４３ｄの開閉動作やＭＦＣ２４１ａ〜２４１ｄによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ〜２３２ｄ等に対して集積ユニット単位で着脱を行うことができ、集積型供給システム２４８のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３には、処理室２０１内の雰囲気を排気する排気管２３１が設けられている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、ＡＰＣバルブ２４４、圧力センサ２４５により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
反応管２０３の下方には、反応管２０３の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属材料により構成され、円盤状に形成されている。シールキャップ２１９の上面には、反応管２０３の下端と当接するシール部材としてのＯリング２２０が設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ウエハ２００を処理室２０１内外に搬入および搬出（搬送）する搬送装置（搬送機構）として構成されている。
基板支持具としてのボート２１７は、複数枚、例えば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料により構成される。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料により構成される断熱板２１８が水平姿勢で多段に支持されている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３は、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理工程における各手順をコントローラ１２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ〜２４１ｄ、バルブ２４３ａ〜２４３ｄ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、ヒータ２０７、温度センサ２６３、回転機構２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ〜２４１ｄによる各種ガスの流量調整動作、バルブ２４３ａ〜２４３ｄの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置（例えば、ＨＤＤ等の磁気ディスク、ＣＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ等の半導体メモリ）１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ２００上にＳｉ膜を形成するシーケンス例について、図４、図５（ａ）〜図５（ｅ）を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
図４に示す成膜シーケンスでは、
単結晶シリコンで構成されるウエハ２００に対して第１エッチングガスとしてＣｌ２ガスを供給することで、ウエハ２００の表面をプリエッチングするステップ（プリエッチングステップ）と、
ウエハ２００に対してＳｉ含有ガスとしてＭＳガスを供給することで、表面がプリエッチングされたウエハ２００上に、Ｓｉ膜を形成するステップ（第１成膜ステップ）と、
ウエハ２００に対して第２エッチングガスとしてＨＣｌガスを供給することで、Ｓｉ膜の一部をエッチングするステップ（エッチングステップ）と、
ウエハ２００に対してＳｉ含有ガスとしてＭＳガスを供給することで、一部がエッチングされたＳｉ膜上に、更にＳｉ膜を形成するステップ（第２成膜ステップ）と、
を行う。
なお、後述するように、図４に示す成膜シーケンスでは、これらのステップを、同一処理室２０１内で、すなわち、ｉｎ−ｓｉｔｕにて行う。また、これらのステップを、同一温度条件下で、好ましくは、処理室２０１内のウエハ２００の温度を４５０〜５５０℃（４５０℃以上５５０℃以下）の範囲内の所定の温度に保持した状態で行う。より好ましくは、これらのステップを、Ｓｉの結晶化温度以下の温度条件下で、すなわち、アモルファスシリコンが形成される温度と、多結晶（ポリ）シリコンが形成され始める温度と、の臨界温度（５３０℃程度）以下の温度条件下で行う。さらに好ましくは、これらのステップを、Ｓｉ膜の結晶化温度未満の温度条件下で、すなわち、上述の臨界温度未満の温度条件下で行う。
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハチャージおよびボートロード）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）される。その後、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０を介して反応管２０３の下端をシールした状態となる。
ウエハ２００としては、例えば、単結晶Ｓｉにより構成されたＳｉ基板、或いは、表面に単結晶Ｓｉ膜が形成された基板を用いることができる。図５（ａ）に示すように、ウエハ２００の表面には凹部が設けられている。凹部の底部は単結晶Ｓｉにより構成されており、凹部の側部および上部はシリコン酸化膜（ＳｉＯ膜）等の絶縁膜２００ａにより構成されている。ウエハ２００の表面は、単結晶Ｓｉと絶縁膜２００ａとがそれぞれ露出した状態となっている。
ウエハ２００を処理室２０１内へ搬入する前、ウエハ２００の表面はフッ化水素（ＨＦ）等により予め洗浄される。但し、洗浄処理の後、処理室２０１内へ搬入するまでの間に、ウエハ２００の表面は一時的に大気に晒される。そのため、処理室２０１内へ搬入されるウエハ２００の表面の少なくとも一部には、自然酸化膜（ＳｉＯ膜）が形成される。自然酸化膜は、凹部の底部、すなわち、露出した単結晶Ｓｉの一部を疎らに（アイランド状に）覆うように形成されることもあり、また、露出した単結晶Ｓｉの全域を連続的に（非アイランド状に）覆うように形成されることもある。また、ウエハ２００の表面の少なくとも一部には、ここで述べた自然酸化膜の他、有機物や無機物からなる残留物（不純物、汚染物質）が付着している場合もある。これら自然酸化膜や残留物は、ウエハ２００上への成膜反応を阻害するよう作用する。図５（ａ）では、成膜反応を阻害するこれらの物質を、符号２００ｂを用いて模式的に示している。
（圧力調整および温度調整）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の圧力（真空度）となるように、真空ポンプ２４６によって処理室２０１内が真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。また、処理室２０１内のウエハ２００が所望の温度となるように、ヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。また、回転機構２６７によるウエハ２００の回転を開始する。処理室２０１内の排気、ウエハ２００の加熱および回転は、いずれも、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。
（プリエッチングステップ）
その後、処理室２０１内のウエハ２００に対してＣｌ２ガスを供給する。このステップでは、バルブ２４３ａを開き、ガス供給管２３２ａ内へＣｌ２ガスを流す。Ｃｌ２ガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＣｌ２ガスが供給される。このときバルブ２４３ｃ，２４３ｄを開き、ガス供給管２３２ｃ，２３２ｄ内へＨ２ガスを流すようにしてもよい。Ｈ２ガスは、Ｃｌ２ガスと一緒に処理室２０１内へ供給され、排気管２３１から排気される。
ウエハ２００に対してＣｌ２ガスを供給することで、ウエハ２００の表面、すなわち、凹部の底部を構成する単結晶Ｓｉおよび凹部の側部および上部を構成する絶縁膜２００ａの各表面を、僅かにエッチングすることが可能となる。すなわち、Ｃｌ２ガスのエッチング作用により、単結晶Ｓｉおよび絶縁膜２００ａの各表面を、物質２００ｂごと剥離（ピールオフ）することが可能となる。これにより、図５（ｂ）に示すように、単結晶Ｓｉおよび絶縁膜２００ａの各表面に存在する物質２００ｂを、これらの表面から全面的に除去することが可能となる。その結果、凹部の底部、すなわち、単結晶Ｓｉ上においては、Ｓｉの共有結合のダングリングボンド（未結合手）を生じさせ、エピタキシャル成長が進行しやすい環境を整えることが可能となる。また、凹部の側部および上部、すなわち、絶縁膜２００ａ上においては、絶縁膜２００ａの表面に含まれるＳｉ−Ｏ結合を切断することが可能となる。これにより、絶縁膜２００ａの表面に、Ｓｉの未結合手、すなわち、Ｓｉの吸着サイトを形成することが可能となる。
エッチング量が所望の量に到達した後、バルブ２４３ａを閉じ、処理室２０１内へのＣｌ２ガスの供給を停止する。このとき、ＡＰＣバルブ２４４は開いたままとして、真空ポンプ２４６により処理室２０１内を排気する。このとき、バルブ２４３ｃ，２４３ｄを開き、処理室２０１内へパージガスとしてＮ２ガスを供給するようにしてもよい。
本ステップにおける処理条件としては、
Ｃｌ２ガス供給流量：１０〜１０００ｓｃｃｍ
Ｈ２ガス供給流量（各ガス供給管）：１００〜５０００ｓｃｃｍ
ガス供給時間：５〜３０分
処理温度：後述する第１成膜ステップにおける処理温度と同様の温度であって、例えば４５０〜５５０℃、好ましくは４５０〜５３０℃
処理圧力：２０〜１００Ｐａ
が例示される。
上述の処理温度下において、処理圧力が２０Ｐａ未満となると、Ｃｌ２ガスによるエッチングの進行が困難となる場合がある。上述の処理温度下において、処理圧力を２０Ｐａ以上の圧力とすることで、Ｃｌ２ガスによるエッチングを実用的なレートで進行させることが可能となる。上述の処理温度下において、処理圧力が１００Ｐａを超えると、Ｃｌ２ガスによるエッチングが過剰に進行し、ウエハ２００の表面、すなわち、単結晶Ｓｉや絶縁膜２００ａが受けるエッチングダメージが過大となる場合がある。上述の処理温度下において、処理圧力を１００Ｐａ以下の圧力とすることで、この課題を回避することが可能となる。
第１エッチングガスとしては、Ｃｌ２ガスの他、フッ素（Ｆ２）ガス、フッ化窒素（ＮＦ３）ガス、フッ化塩素（ＣｌＦ３）ガス等を用いることができる。これらのガスは、１分子中に含まれるハロゲン原子の数が、第２エッチングガスとして用いられるＨＣｌガスの１分子中に含まれるハロゲン原子の数よりも多いことから、第１エッチングガスとして好適に用いることができる。なお、これらのガスの中でも、Ｆ２ガス、Ｃｌ２ガス、ＣｌＦ３ガスは、ハロゲン原子を含み、ハロゲン原子以外の原子を含まないガスであることから、第１エッチングガスとしてより好適に用いることができる。なお、エッチング反応の制御性を高めるには、Ｆ２ガス、Ｃｌ２ガス、ＣｌＦ３のうち、Ｃｌ２ガスを用いるのが特に好ましい。
不活性ガスとしては、Ｎ２ガスの他、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｘｅガス等の希ガスを用いることができる。この点は、後述する各ステップにおいても同様である。
（第１成膜ステップ）
その後、処理室２０１内のウエハ２００に対し、ＭＳガスおよびＰＨガスを供給する。このステップでは、バルブ２４３ａ，２４３ｃ，２４３ｄの開閉制御を、上述のプリエッチングステップにおけるバルブ２４３ａ，２４３ｃ，２４３ｄの開閉制御と同様の手順で行う。ガス供給管２３２ａ内を流れたＭＳガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。またこのとき、バルブ２４３ｂを開き、ガス供給管２３２ｂ内へＰＨガスを流す。ＰＨガスは、ＭＦＣ２４１ｂにより流量調整され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＭＳガスとＰＨガスとが一緒（同時）に供給される。なお、ガス供給管２３２ｃ，２３２ｄからは、それぞれ、Ｎ２ガスを流すようにしてもよい。
ウエハ２００に対してＭＳガスおよびＰＨガスを供給することで、凹部の底部においては、プリエッチングステップで単結晶Ｓｉの表面に形成したＳｉの未結合手にＭＳに含まれるＳｉを結合させ、Ｓｉ膜２００ｇを成長させることができる。この成長は、後述する処理条件下ではエピタキシャル成長となり、Ｓｉ膜２００ｇの結晶構造は、下地の結晶性を継承した単結晶となる。すなわち、Ｓｉ膜２００ｇは、ホモエピタキシャルＳｉ膜となる。また、凹部の側部および上部においては、プリエッチングステップで絶縁膜２００ａの表面に形成したＳｉの吸着サイトにＭＳに含まれるＳｉを吸着させ、Ｓｉ膜２００ｈを成長させることができる。この成長は、後述する処理条件下ではアモルファス成長、ポリ成長、または、それらの混晶成長となり、Ｓｉ膜２００ｈの結晶構造は、アモルファス、ポリ、または、それらの混晶となる。すなわち、Ｓｉ膜２００ｈはアモルファスＳｉ膜、ポリＳｉ膜、または、それらの混晶Ｓｉ膜となる。ＭＳガスと一緒にＰＨガスを供給することで、Ｓｉ膜２００ｇ，２００ｈ中にＰ成分をそれぞれ添加することができ、これらの膜を、ドープトＳｉ膜とすることができる。
上述の処理を継続することで、図５（ｃ）に示すように、凹部の側部から成長させたＳｉ膜２００ｈによりＳｉ膜２００ｇの上部が覆われる。これにより、Ｓｉ膜２００ｇのエピタキシャル成長が停止する。この状態で、凹部内、すなわち、ウエハ２００上には、Ｓｉ膜２００ｇの上にＳｉ膜２００ｈが積層されてなる積層構造が形成される。Ｓｉ膜２００ｇは、ウエハ２００とＳｉ膜２００ｈとの間の界面に形成される。
上述の処理をさらに継続することで、少なくとも凹部の表面側（開口側）は、Ｓｉ膜２００ｈによって塞がれた状態となる。すなわち、凹部の表面側は、凹部の側部および上部からオーバーハングするように成長したＳｉ膜２００ｈによって塞がれた状態となる。但し、この段階では、凹部内に、深さ方向に伸びる非埋め込み領域（ボイド、シーム）が発生してしまう場合がある。凹部の内部がＳｉ膜２００ｈによって完全に埋め込まれる前に凹部の表面側が塞がれると、凹部の内部へＭＳガスが届かなくなり、凹部内におけるＳｉ膜２００ｈの成長が停止し、凹部の内部にボイドを生じさせてしまう。ボイドは、凹部のアスペクト比（凹部の深さ／凹部の幅）が大きくなるほど、具体的には１以上、例えば２０以上、更には５０以上となると生じやすくなる。
凹部の表面側がＳｉ膜２００ｈによって塞がれる前に、もしくは塞がれた後に、バルブ２４３ａ，２４３ｂを閉じ、処理室２０１内へのＭＳガスおよびＰＨガスの供給をそれぞれ停止する。そして、プリエッチングステップと同様の処理手順により、処理室２０１内を排気する。ＭＳガスおよびＰＨガスの供給は、凹部の表面側がＳｉ膜２００ｈによって完全に塞がれた状態となる前に停止してもよく、完全に塞がれた状態となった後に停止してもよい。
本ステップにおける処理条件としては、
ＭＳガス供給流量：１０〜２０００ｓｃｃｍ
ＰＨガス供給流量：Ｓｉ膜２００ｇ，２００ｈ中のＰ濃度が例えば１．０×１０２１〜１．０×１０２２ａｔｏｍｓ／ｃｍ３の範囲内の濃度となるような流量であり、例えば１〜１０００ｓｃｃｍ
Ｎ２ガス供給流量（各ガス供給管）：１００〜１００００ｓｃｃｍ
ガス供給時間：２０〜４００分
処理温度：４５０〜５５０℃、好ましくは４５０〜５３０℃
処理圧力：１〜９００Ｐａ
が例示される。
処理温度が４５０℃未満となったり、処理圧力が１Ｐａ未満となったりすると、ＭＳが分解しにくくなり、Ｓｉ膜２００ｇ，２００ｈの形成が困難となる場合がある。処理温度を４５０℃以上の温度としたり、処理圧力を１Ｐａ以上の圧力としたりすることで、ＭＳの分解を促すことができ、Ｓｉ膜２００ｇ，２００ｈの形成を実用的なレートで進行させることが可能となる。
また、処理温度が５５０℃を超えたり、処理圧力が９００Ｐａを超えたりすると、ＭＳの分解の挙動が激しくなり、Ｓｉ膜２００ｇ，２００ｈのウエハ面内膜厚均一性や段差被覆性が悪化する場合がある。処理室２０１内で発生するパーティクルの量が増加し、成膜処理の品質を低下させる場合もある。処理温度を５５０℃以下の温度としたり、処理圧力を９００Ｐａ以下の圧力としたりすることで、ＭＳガスの分解の挙動を緩和させ、これらの課題を回避することが可能となる。処理温度を５３０℃以下の温度とすることで、これらの課題をより確実に回避することが可能となる。また、処理温度を５３０℃以下、好ましくは５３０℃未満の温度とすることで、Ｓｉ膜２００ｈの結晶構造をアモルファスとすることが容易となり、これにより、後述するエッチングステップでのエッチングレートを高め、生産性を向上させることが可能となる。なお、Ｓｉの結晶化温度が５３０℃程度であることから、処理温度を５３０℃未満とすることでＳｉ膜２００ｈの結晶構造をアモルファスとすることができ、処理温度を５３０℃超とすることでＳｉ膜２００ｈの結晶構造をポリとすることができ、処理温度を５３０℃付近とすることでＳｉ膜２００ｈの結晶構造をアモルファスとポリとの混晶とすることができる。
Ｓｉ含有ガスとしては、ＭＳガスの他、ＤＳガス、トリシラン（Ｓｉ３Ｈ８）ガス、テトラシラン（Ｓｉ４Ｈ１０）ガス等の一般式ＳｉｎＨ２ｎ＋２（ｎは１以上の整数）で表される水素化ケイ素ガスを用いることができる。また、Ｓｉ含有ガスとしては、モノクロロシラン（ＳｉＨ３Ｃｌ、略称：ＭＣＳ）ガス、ジクロロシラン（ＳｉＨ２Ｃｌ２、略称：ＤＣＳ）ガス、トリクロロシラン（ＳｉＨＣｌ３、略称：ＴＣＳ）ガス、テトラクロロシラン（ＳｉＣｌ４、略称：ＳＴＣ）ガス、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６、略称：ＨＣＤＳ）ガス、オクタクロロトリシラン（Ｓｉ３Ｃｌ８、略称：ＯＣＴＳ）ガス等のクロロシラン系ガスを用いることもできる。Ｓｉ膜２００ｇ，２００ｈ中へのＣｌの残留を回避するには、Ｓｉ含有ガスとして水素化ケイ素ガスを用いることが好ましく、Ｓｉ膜２００ｇ，２００ｈの成膜レートを高めるには、Ｓｉ含有ガスとしてクロロシラン系ガスを用いることが好ましい。
ドーパントガスとしては、ＰＨガス等のＰを含むガスの他、アルシン（ＡｓＨ３）ガス等のヒ素（Ａｓ）を含むガス、すなわち、ドーパントとして第１５族元素を含むガスを用いることができる。また、ドーパントガスとしては、ジボラン（Ｂ２Ｈ６）ガス、トリクロロボラン（ＢＣｌ３）ガス等の硼素（Ｂ）を含むガス、すなわち、ドーパントとして第１３族元素を含むガスを用いることもできる。
（第１水素パージステップ）
その後、処理室２０１内のウエハ２００に対してＨ２ガスを供給する。このステップでは、バルブ２４３ｃ，２４３ｄを開き、ガス供給管２３２ｃ，２３２ｄ内へＨ２ガスを流す。Ｈ２ガスは、ＭＦＣ２４１ｃ，２４１ｄにより流量調整され、ガス供給管２３２ａ，２３２ｂ、ノズル２４９ａ，２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＨ２ガスが供給される。ウエハ２００に対してＨ２ガスを供給することで、ウエハ２００上に形成されたＳｉ膜２００ｈの表面を水素終端し、表面全域を清浄化させることが可能となる。
Ｓｉ膜２００ｈの表面全域を清浄化させた後、バルブ２４３ｃ，２４３ｄを閉じ、処理室２０１内へのＨ２ガスの供給を停止する。そして、プリエッチングステップと同様の処理手順により、処理室２０１内を排気する。
本ステップにおける処理条件としては、
Ｈ２ガス供給流量：５００〜３０００ｓｃｃｍ
Ｈ２ガス供給時間：３０〜１２０分
処理温度：第１成膜ステップにおける処理温度と同様の温度であって、例えば４５０〜５５０℃、好ましくは４５０〜５３０℃
処理圧力：５００〜２０００Ｐａ
が例示される。
（エッチングステップ）
その後、処理室２０１内のウエハ２００に対してＨＣｌガスを供給する。このステップでは、バルブ２４３ａを開き、ガス供給管２３２ａ内へＨＣｌガスを流す。ＨＣｌガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＨＣｌガスが供給される。このとき、バルブ２４３ｃ，２４３ｄは閉じておき、処理室２０１内へのＮ２ガス、Ｈ２ガスの供給は不実施とする。
ウエハ２００に対してＨＣｌガスを供給することにより、ウエハ２００上に形成されたＳｉ膜２００ｈの一部をエッチングすることが可能となる。Ｓｉ膜２００ｈのうち、凹部の表面側を塞ぐ部分を除去することにより、その下に形成されていたボイドの上部を開口させ、ボイドを露出させることが可能となる。この状態で、ウエハ２００に対するＨＣｌガスの供給を所定時間継続することにより、ボイドの内壁（側壁や底部）を構成するＳｉ膜２００ｈをさらにエッチングすることができ、その開口を広げることが可能となる。ボイドの内部へのＨＣｌガスの供給量は、表面側から底部側へ向かうにつれて徐々に少なくなる。そのため、ボイドの縦断面形状は、図５（ｄ）に示すように、底部側から表面側に向かうにつれて開口幅が次第に大きくなるＶ字形状或いは逆台形状となる。露出させたボイドをこのような形状に成形することにより、後述する第２成膜ステップにおいて、露出させたボイドの内部へのＭＳガスの供給を促すことが可能となる。結果として、凹部の内部を、Ｓｉ膜によって完全に、すなわち、ボイドフリーの状態となるように埋め込むことが可能となる。なお、ＨＣｌガスによるエッチングは、あくまで、Ｓｉ膜２００ｈにより覆われたＳｉ膜２００ｇが露出しない範囲内で、すなわち、下地のＳｉ膜２００ｇをエッチングしない範囲内で行うのが好ましい。すなわち、エッチングの終了時点において、ボイドの内壁にはアモルファスＳｉ、ポリＳｉ、または、それらの混晶Ｓｉのみが露出しており、単結晶Ｓｉ（エピタキシャルＳｉ）が露出していない状態となるように、エッチングの終点を制御するのが好ましい。
エッチングの量が所望の量に到達した後、バルブ２４３ａを閉じ、処理室２０１内へのＨＣｌガスの供給を停止する。そして、プリエッチングステップと同様の処理手順により、処理室２０１内を排気する。
本ステップにおける処理条件としては、
ＨＣｌガス供給流量：１００〜１００００ｓｃｃｍ
ＨＣｌガス供給時間：１０〜６０分
処理温度：第１成膜ステップにおける処理温度と同様の温度であって、例えば４５０〜５５０℃、好ましくは４５０〜５３０℃
処理圧力：プリエッチングステップにおける処理圧力よりも大きい圧力であって、例えば１０００〜５００００Ｐａ、好ましくは１００００〜４００００Ｐａ、より好ましくは２００００〜３００００Ｐａ
が例示される。
上述の処理温度下において、処理圧力が１０００Ｐａ未満となると、ＨＣｌによるエッチングの進行が困難となったり、エッチング量のウエハ面内均一性が低下したりする場合がある。上述の処理温度下において、処理圧力を１０００Ｐａ以上の圧力とすることで、ＨＣｌによるエッチングを実用的なレートで進行させ、エッチング量のウエハ面内均一性を高めることが可能となる。処理圧力を１００００Ｐａ以上の圧力とすることで、ＨＣｌによるエッチングレートをさらに増加させ、エッチング量のウエハ面内均一性をさらに高めることが可能となる。処理圧力を２００００Ｐａ以上の圧力とすることで、これらの効果をより確実に得ることが可能となる。
上述の処理温度下において、処理圧力が５００００Ｐａを超えると、ＨＣｌによるエッチングが過剰に進行し、上述したボイド成形時の形状制御や、エッチングの終点制御を実現することが困難となる場合がある。上述の処理温度下において、処理圧力を５００００Ｐａ以下の圧力とすることで、これらの課題を回避することが可能となる。処理圧力を４００００Ｐａ以下の圧力とすることで、これらの課題を確実に回避することが可能となる。処理圧力を３００００Ｐａ以下の圧力とすることで、これらの課題をより確実に回避することが可能となる。
ここで述べた処理条件は、第１成膜ステップでウエハ２００上に形成されたＳｉ膜２００ｈがアモルファス状態である場合に、Ｓｉ膜２００ｈのアモルファス状態が維持される条件、すなわち、Ｓｉ膜２００ｈの結晶化が回避される条件を含んでいる。Ｓｉ膜２００ｈの結晶化が回避される条件は、Ｓｉ膜２００ｈがポリ化（多結晶化）しない条件でもあり、エピ化（単結晶化）しない条件でもある。そしてこの条件は、Ｓｉ膜２００ｈのエッチング量のウエハ面内均一性が維持される条件、すなわち、Ｓｉ膜２００ｈのエッチング量がウエハ面内全域にわたり均一となる条件でもある。ウエハ２００の温度を、アモルファスシリコンが形成される温度と、ポリシリコンが形成され始める温度と、の臨界温度である５３０℃程度の温度以下の温度（４５０〜５３０℃）とすることで、Ｓｉ膜２００ｈのアモルファス状態の維持が容易となり、ウエハ２００の温度を５３０℃未満の温度とすることで、Ｓｉ膜２００ｈのアモルファス状態の維持が確実となる。
（第２水素パージステップ）
その後、上述の第１水素パージステップと同様の処理手順により、処理室２０１内へＨ２ガスを供給する。これにより、処理室２０１内に残留するＣｌを処理室２０１内から排除することができる。その後、第１水素パージステップと同様の処理手順により、処理室２０１内を排気する。Ｈ２ガスの供給時間は、例えば１０〜６０分の範囲内の時間とする。他の処理条件は、第１水素パージステップにおける処理条件と同様とする。
（第２成膜ステップ）
その後、上述の第１成膜ステップと同様の処理手順により、処理室２０１内のウエハ２００に対し、ＭＳガスおよびＰＨガスを供給する。ＭＳガスおよびＰＨガスの供給時間は、それぞれ、例えば１０〜３００分の範囲内の時間とする。他の処理条件は、第１成膜ステップにおける処理条件と同様とする。
ウエハ２００に対してＭＳガスおよびＰＨガスを供給することで、ウエハ２００上、すなわち、エッチング後のＳｉ膜２００ｈの表面上に、Ｓｉ膜２００ｉを成長させることが可能となる。Ｓｉ膜２００ｉも、Ｓｉ膜２００ｈと同様、ＰがドープされたドープトＳｉ膜となる。上述したように、第２成膜ステップにおける処理条件は、ガスの供給時間を除いて第１成膜ステップにおける処理条件と同様である。また、開口が広げられたボイドの内壁には、エピタキシャルＳｉが露出しておらず、アモルファスＳｉ、ポリＳｉ、または、それらの混晶Ｓｉのみが露出した状態となっている。従って、Ｓｉ膜２００ｉの成長は、Ｓｉ膜２００ｈの成長時と同様、アモルファス成長、ポリ成長、または、それらの混晶成長となる。Ｓｉ膜２００ｈの表面は、アモルファス状態、ポリ状態、または、それらの混晶状態のＳｉ膜２００ｉによって覆われる。また、ボイドの内部は、アモルファス状態、ポリ状態、または、それらの混晶状態のＳｉ膜２００ｉによって、ボイドフリーの状態で完全に埋め込まれる。
その後、バルブ２４３ａ，２４３ｂを閉じ、処理室２０１内へのＭＳガスおよびＰＨガスの供給をそれぞれ停止する。そして、上述のプリエッチングステップと同様の処理手順により、処理室２０１内を排気する。
（アフターパージおよび大気圧復帰）
第２成膜ステップが終了したら、ガス供給管２３２ｃ，２３２ｄのそれぞれからＮ２ガスを処理室２０１内へ供給し、排気管２３１から排気する。Ｎ２ガスはパージガスとして作用する。これにより、処理室２０１内が不活性ガスでパージされ、処理室２０１内に残留するガスや反応副生成物が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロードおよびウエハディスチャージ）
ボートエレベータ１１５によりシールキャップ２１９が下降され、反応管２０３の下端が開口される。そして、処理済のウエハ２００が、ボート２１７に支持された状態で、反応管２０３の下端から反応管２０３の外部に搬出される（ボートアンロード）。処理済のウエハ２００は、ボート２１７より取出される（ウエハディスチャージ）。
（３）本実施形態による効果
本実施形態によれば、以下に示す１つ又は複数の効果が得られる。
（ａ）第１成膜ステップの実施前にプリエッチングステップを行うことにより、単結晶Ｓｉ上（凹部の底部）においてエピタキシャル成長が進行しやすい環境を整え、絶縁膜２００ａ上（凹部の側部および上部）においてＳｉの吸着サイトを形成することが可能となる。これらにより、第１成膜ステップにおいて、４５０〜５５０℃という低温下で、単結晶Ｓｉ上にホモエピタキシャルＳｉ膜を成長させ、絶縁膜２００ａ上にアモルファスＳｉ膜、ポリＳｉ膜、または、それらの混晶Ｓｉ膜を成長させることが可能となる。すなわち、プリエッチングステップを行うことにより、第１成膜ステップにおいて、単結晶Ｓｉ上と、絶縁膜２００ａ上とに、結晶構造が異なるＳｉ膜をパラレルに成長させることが可能となる。結果として、ウエハ２００の表面（単結晶Ｓｉ）上に、すなわち、凹部内に、ホモエピタキシャルＳｉ膜（Ｓｉ膜２００ｇ）上にアモルファスＳｉ膜、ポリＳｉ膜、または、それらの混晶Ｓｉ膜（Ｓｉ膜２００ｈ）が積層されてなる積層構造（積層膜）を形成することが可能となる。この積層膜は、下層側、すなわち、単結晶Ｓｉとの界面にホモエピタキシャルＳｉ膜（Ｓｉ膜２００ｇ）を含むことから、ウエハ２００等とのコンタクト抵抗を低減させることができ、電気特性を向上させることが可能となる。
（ｂ）第１成膜ステップの実施前にプリエッチングステップを行うことにより、凹部の底部において、エピタキシャル成長が進行しやすい環境を整え、また、凹部の側部および上部において、Ｓｉの吸着サイトを形成することが可能となる。これらにより、ウエハ２００上に、ウエハ面内膜厚均一性や段差被覆性に優れたＳｉ膜を形成することが可能となる。また、第１成膜ステップと第２成膜ステップとの間にエッチングステップを行うことにより、ウエハ２００上に、ボイドやシームを内包しない埋め込み特性に優れた良質なＳｉ膜を形成することが可能となる。
（ｃ）プリエッチングステップでは、第１エッチングガスとして比較的反応性の高いＣｌ２ガスを用いることから、基板処理の生産性を高めることが可能となる。
というのも、本実施形態の代替手法として、第１エッチングガスとしてＨＣｌガスを用いる手法も考えられる。しかしながら、ＨＣｌガスは、１分子中に含まれるハロゲン原子の数が、Ｃｌ２ガスの１分子中に含まれるハロゲン原子の数よりも少なく、Ｃｌ２ガスに比べて反応性が低いガスである。そのため、上述のプリエッチングステップで示した処理温度（４５０〜５５０℃、好ましくは４５０〜５３０℃の範囲内の温度）下では、エッチング耐性の比較的高い単結晶Ｓｉで構成されたウエハ２００の表面等を、実用的なレートでエッチングすることは困難となる。
また、本実施形態の他の代替手法として、第１エッチングガスとしてＨＣｌガスを用い、プリエッチングステップにおける処理温度を、本実施形態における処理温度よりも高い温度（例えば１００℃以上高い６５０℃程度の温度）とする手法も考えられる。この場合、ＨＣｌガスによるエッチングを促進させることは可能となる。しかしながら、この場合、プリエッチングステップの前後に、処理室２０１内の温度を１００℃以上上昇させその温度が安定するまで待機する昇温ステップや、処理室２０１内の温度を１００℃以上降温させその温度が安定するまで待機する降温ステップを新たに設ける必要が生じ、基板処理全体での所要時間の増加を招いてしまう。
これらの代替手法に対し、本実施形態では、第１エッチングガスとして反応性の高いＣｌ２ガスを用いることから、上述のプリエッチングステップで示した処理温度下において、単結晶Ｓｉで構成されたウエハ２００の表面等を実用的なレートでエッチングすることが可能となる。また、本実施形態では、プリエッチングステップにおける処理温度を、その後に行う第１成膜ステップにおける処理温度と同等の温度とすることができる。そのため、プリエッチングステップの前後に昇温ステップや降温ステップを設ける必要がなく、基板処理全体での所要時間の増加を回避することができる。
（ｄ）エッチングステップでは、第２エッチングガスとして比較的反応性の低いＨＣｌガスを用いることから、エッチング量のウエハ面内均一性を向上させることができ、また、基板処理の生産性を高めることが可能となる。
というのも、本実施形態の代替手法として、第２エッチングガスとしてＣｌ２ガス、Ｆ２ガス、ＮＦ３ガス、ＣｌＦ３ガス等を用いる手法も考えられる。しかしながら、これらのガスは、１分子中に含まれるハロゲン原子の数が、ＨＣｌガスの１分子中に含まれるハロゲン原子の数よりも多く、ＨＣｌガスに比べて反応性が高いガスである。また、Ｓｉ膜２００ｈは、結晶構造がアモルファス、ポリ、または、それらの混晶であることから、単結晶Ｓｉで構成されるウエハ２００に比べてエッチングされやすい（なお、アモルファスＳｉ膜とポリＳｉ膜とを比較した場合、アモルファスＳｉ膜の方がポリＳｉ膜よりもエッチングされやすい）。また、Ｓｉ膜２００ｈは、膜中にＰがドープされていることから、Ｓｉ膜２００ｈをノンドープのＳｉにより構成した場合に比べて更にエッチングされやすい。これらのことから、本代替手法を用いる場合、上述のエッチングステップで示した処理温度（４５０〜５５０℃の範囲内の温度）下では、Ｓｉ膜２００ｈのエッチングが過剰に進行し、エッチング量のウエハ面内均一性が低下し、また、エッチングの終点を制御することは非常に困難となる。
また、本実施形態の他の代替手法として、第２エッチングガスとしてＣｌ２ガス、Ｆ２ガス、ＮＦ３ガス、ＣｌＦ３ガス等を用い、エッチングステップにおける処理温度を、上述のエッチングステップで示した処理温度よりも低い温度（例えば１００℃以上低い３５０℃程度の温度）とする手法も考えられる。この場合、ＨＣｌガスによるエッチングの進行を抑制することは可能となる。しかしながら、この場合、エッチングステップの前後に、降温ステップや昇温ステップを新たに設ける必要が生じ、基板処理全体での所要時間の増加を招いてしまう。
これらの代替手法に対し、本実施形態では、第２エッチングガスとして反応性の低いＨＣｌガスを用いることから、上述のエッチングステップで示した処理温度下において、Ｓｉ膜２００ｈのエッチングを適正なレートで進行させ、エッチング量のウエハ面内均一性を向上させることが可能となり、また、エッチングの終点を正確に制御することが可能となる。また、本実施形態では、エッチングステップにおける処理温度を、その前後に行う第１成膜ステップや第２成膜ステップにおける処理温度と同等の温度とすることができる。そのため、エッチングステップの前後に降温ステップや昇温ステップを設ける必要がなく、基板処理全体での所要時間の増加を回避することができる。
（ｅ）このように、本実施形態では、第１、第２エッチングガスを、それぞれの反応性を考慮しつつ、それぞれ適正に選択することから、プリエッチングステップから第２成膜ステップに至る一連のステップを、同様の温度下で一貫して実施することが可能となり、それらのステップの間に降温ステップや昇温ステップを設ける必要がない。これにより、基板処理の手順を簡素化させたり、基板処理に要する合計時間を短縮させたりすることができ、基板処理の生産性を大幅に向上させることが可能となる。
（ｆ）第１成膜ステップにおいて、アモルファス状態のＳｉ膜２００ｈを形成した場合に、エッチングステップを、Ｓｉ膜２００ｈのアモルファス状態が維持される温度下で行うことにより、Ｓｉ膜２００ｈのエッチングレートが高い状態を維持することが可能となる。そしてこの場合、Ｓｉ膜２００ｈの一部の局所的な結晶化を回避することができるので、ウエハ２００上に最終的に形成されるＳｉ膜（Ｓｉ膜２００ｈやＳｉ膜２００ｉを含む積層膜）の表面ラフネスの悪化、すなわち、膜の表面の平滑度の低下を回避することが可能となる。なおこの場合、プリエッチングステップから第２成膜ステップに至る一連のステップを、Ｓｉ膜２００ｈのアモルファス状態が維持される５３０℃未満の温度下で一貫して行うのが好ましい。
（ｇ）エッチングステップを、プリエッチングステップや第１成膜ステップにおける処理圧力よりも高い圧力、すなわち、１０００〜５００００Ｐａ、好ましくは１００００〜４００００Ｐａ、より好ましくは２００００〜３００００Ｐａの範囲内の圧力下で行うことにより、Ｓｉ膜２００ｈのエッチングを効率的に進行させることが可能となる。また、エッチング量のウエハ面内均一性を維持することができ、最終的に形成されるＳｉ膜の面内膜厚均一性を向上させ、表面ラフネスを良好な状態のまま維持することが可能となる。
（ｈ）Ｓｉ膜２００ｈ中にＰをドープし、その濃度を例えば１．０×１０２１〜１．０×１０２２ａｔｏｍｓ／ｃｍ３の範囲内の濃度とすることにより、エッチングステップにおけるＳｉ膜２００ｈのエッチングレートを高めることが可能となる。これにより、基板処理に要する合計時間を短縮させ、基板処理の生産性を向上させることが可能となる。
（ｉ）エッチングステップを、下地のＳｉ膜２００ｇをエッチングすることなく行うことにより、エッチングレートが高い状態を維持することが可能となる。また、最終的に形成されるＳｉ膜の面内膜厚均一性を向上させ、表面ラフネスを良好な状態のまま維持することが可能となる。また、ウエハ２００の最表面において、Ｓｉ膜２００ｇが露出しない状態を維持することができ、第２成膜ステップにおいて、Ｓｉ膜２００ｉをアモルファス成長、ポリ成長、または、それらの混晶成長させることが可能となる。アモルファス成長、ポリ成長、または、それらの混晶成長は、エピタキシャル成長よりも成長レートが大きいことから、基板処理に要する合計時間を短縮させることが可能となる。また、エッチングにより形状を整えた凹部内に、Ｓｉ膜２００ｉの成長レートの相違によって再びボイドが発生してしまうことを回避することも可能となる。
（ｊ）エッチングステップの実施前に第１水素パージステップを実施することにより、Ｓｉ膜２００ｈの表面を清浄化させ、これにより、その後に行うエッチングの効率を高めたり、エッチング量のウエハ面内均一性を向上させたりすることが可能となる。また、エッチングステップの実施後に第２水素パージステップを実施することにより、処理室２０１内からのＣｌの除去効率を高め、これにより、その後に形成するＳｉ膜２００ｉの膜質を向上させることが可能となる。
（ｋ）プリエッチングステップ〜第２成膜ステップに至る一連のステップをｉｎ−ｓｉｔｕで行うことから、途中、ウエハ２００が大気曝露されることはなく、ウエハ２００を清浄な雰囲気下に置いたまま一貫して処理を行うことができ、安定した基板処理を行うことが可能となる。
（ｌ）上述の効果は、Ｃｌ２ガス以外の上述の第１エッチングガスを用いる場合や、ＭＳガス以外の上述のＳｉ含有ガスを用いる場合や、ＰＨガス以外の上述のドーパントガスを用いる場合や、Ｎ２ガス以外の上述の不活性ガスを用いる場合にも、同様に得ることができる。
（４）変形例
本実施形態は、以下の変形例のように変更することができる。また、これらの変形例は任意に組み合わせることができる。
（変形例１）
エッチングステップの実施前に形成するＳｉ膜２００ｈのＰ濃度を、エッチングステップの実施後に形成するＳｉ膜２００ｉのＰ濃度よりも高くしてもよい。エッチング対象であるＳｉ膜２００ｈにおけるＰ濃度を充分に、例えばＳｉ膜２００ｉにおけるＰ濃度よりも高くすることにより、上述したエッチングレートの向上効果を高めることが可能となる。
（変形例２）
エッチングステップの実施後に形成するＳｉ膜２００ｉを、ＰがドープされていないノンドープＳｉ膜としてもよい。エッチング対象であるＳｉ膜２００ｈにおけるＰ濃度を充分に、例えばＳｉ膜２００ｉにおけるＰ濃度よりも高くすることにより、上述したエッチングレートの向上効果が同様に得られるようになる。
（変形例３）
第１成膜ステップの途中でＰＨガスの供給流量や分圧を増加させる等し、Ｓｉ膜２００ｈのうち、エッチングステップでのエッチング対象となる表面側の部分におけるＰ濃度を、他の部分におけるＰ濃度よりも高くするようにしてもよい。Ｓｉ膜２００ｈのうちエッチング対象となる部分におけるＰ濃度を特に高くすることにより、上述したエッチングレートの向上効果をより高めることが可能となる。
（変形例４）
第１水素パージステップおよび第２水素パージステップのうち、いずれかのステップの実施を省略してもよい。また、これら両方のステップの実施をそれぞれ省略してもよい。
（変形例５）
上述の成膜シーケンスでは、プリエッチングステップを実施した後、第１成膜ステップ〜第２成膜ステップに至る一連のステップを１回行う場合について説明したが、第１成膜ステップ〜第２成膜ステップに至る一連のステップを複数回行うようにしてもよい。
＜本発明の他の実施形態＞
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
基板処理に用いられるレシピは、処理内容に応じて個別に用意し、電気通信回線や外部記憶装置１２３を介して記憶装置１２１ｃ内に格納しておくことが好ましい。そして、処理を開始する際、ＣＰＵ１２１ａが、記憶装置１２１ｃ内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、１台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置１２２を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、例えば、一度に１枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の実施形態では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。これらの基板処理装置を用いる場合においても、上述の実施形態や変形例と同様なシーケンス、処理条件にて成膜を行うことができ、上述の実施形態や変形例と同様の効果が得られる。
上述の実施形態の手法により形成したＳｉ膜は、コンタクトホールの埋め込みによるコンタクトプラグの形成等の用途に、好適に用いることが可能である。
また、上述の実施形態や変形例等は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の実施形態の処理手順、処理条件と同様とすることができる。
以下、実施例について説明する。
実施例として、図１に示す基板処理装置を用い、図４に示す成膜シーケンスのプリエッチングステップ、第１成膜ステップを順に行うことにより、ウエハ上にＳｉ膜を形成した。ウエハとしては、表面に凹部が形成されたウエハであって、凹部の底部が単結晶Ｓｉにより構成され、凹部の側部および上部が絶縁膜（ＳｉＯ）により構成されているウエハを用いた。第１エッチングガスとしてはＣｌ２ガスを、Ｓｉ含有ガスとしてはＭＳガスを、ドーパントガスとしてはＰＨガスをそれぞれ用いた。各ステップにおける処理温度を４５０〜５００℃の範囲内の温度とした。各ステップにおけるそれ以外の処理条件は、それぞれ、上述の実施形態の各ステップに記載の処理条件範囲内の所定の条件とした。プリエッチングステップの所要時間は略１０分とした。
参考例として、図１に示す基板処理装置を用い、シード層形成ステップ、昇温ステップ、図４に示す成膜シーケンスの第１成膜ステップを順に行うことにより、ウエハ上にＳｉ膜を形成した。ウエハとしては、実施例で用いたウエハと同様のウエハを用いた。シード層形成ステップでは、処理温度を３５０〜４５０℃の範囲内の温度とし、処理圧力を１〜１０００Ｐａの範囲内の圧力とし、ウエハに対するＤＣＳガスの供給と、ウエハに対するＤＳガスの供給と、を交互に繰り返すことで、ウエハ上に、１〜５０Åの範囲内の厚さのシード層を形成した。シード層を形成するのに要した時間は略２０分であった。昇温ステップでは、処理室内のウエハの温度を、シード層形成ステップにおける処理温度（３５０〜４５０℃の範囲内の温度）から、第１成膜ステップにおける処理温度（４５０〜５００℃の範囲内の温度）へと昇温させ、ウエハの温度が安定するまで待機した。昇温ステップの所要時間は略６０分であった。第１成膜ステップにおける処理条件は、実施例の第１成膜ステップにおける処理条件と同様とした。
比較例として、図１に示す基板処理装置を用い、図４に示す成膜シーケンスの第１成膜ステップを行うことにより、ウエハ上にＳｉ膜を形成した。比較例では、プリエッチングステップを不実施とした。ウエハとしては、実施例で用いたウエハと同様のウエハを用いた。第１成膜ステップにおける処理条件は、実施例の第１成膜ステップにおける処理条件と同様とした。
そして、実施例、参考例、比較例のＳｉ膜の断面構造をそれぞれ観察した。図６（ａ）は実施例におけるウエハ表面の断面拡大写真を、（ｂ）は参考例におけるウエハ表面の断面拡大写真を、（ｃ）は比較例におけるウエハ表面の断面拡大写真をそれぞれ示す図である。
図６（ａ）と図６（ｃ）とを比較すると、比較例では、凹部の底部にエピタキシャルＳｉ膜が成長しないことが分かる。これに対し、実施例では、凹部の底部にエピタキシャルＳｉ膜が連続的に形成されていることが分かる。すなわち、第１成膜ステップの実施前にプリエッチングステップを行うことにより、ウエハ上に、高品質なＳｉ膜、すなわち、エピタキシャルＳｉ膜とアモルファスＳｉ膜との積層構造を有するＳｉ膜を形成することが可能であることが分かる。
図６（ａ）と図６（ｂ）とを比較すると、実施例で形成されたエピタキシャルＳｉ膜は、連続的な膜であるだけでなく、参考例で形成されたエピタキシャルＳｉ膜と同程度の膜厚分布を有することが分かる。すなわち、第１成膜ステップの実施前にプリエッチングステップを行うことにより、ウエハ上に、第１成膜ステップの実施前にシード層を形成する場合と同程度の品質を有するＳｉ膜を形成することが可能であることが分かる。また、実施例では、第１成膜ステップを開始する前の準備時間（プリエッチングステップの所要時間）が略１０分であるのに対し、参考例における第１成膜ステップを開始する前の準備時間（シード層形成ステップおよび昇温ステップの合計時間）は略８０分である。このことから、第１成膜ステップの実施前にプリエッチングステップを行うことにより、第１成膜ステップの実施前にシード層を形成する場合と比較して、基板処理の生産性を大幅に向上させることが可能であることが分かる。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
本発明の一態様によれば、
（ａ）単結晶シリコンで構成される基板に対して第１エッチングガスを供給することで、前記基板の表面をプリエッチングする工程と、
（ｂ）前記基板に対してシリコン含有ガスを供給することで、表面がプリエッチングされた前記基板上に、シリコン膜を形成する工程と、
（ｃ）前記基板に対して前記第１エッチングガスとは分子構造が異なる第２エッチングガスを供給することで、前記シリコン膜の一部をエッチングする工程と、
（ｄ）前記基板に対してシリコン含有ガスを供給することで、一部がエッチングされた前記シリコン膜上に、更にシリコン膜を形成する工程と、
を有する半導体装置の製造方法、または、基板処理方法が提供される。
（付記２）
付記１に記載の方法であって、好ましくは、
前記第１エッチングガスおよび前記第２エッチングガスのそれぞれはハロゲン原子を含み、前記第１エッチングガスの１分子中に含まれるハロゲン原子の数が、前記第２エッチングガスの１分子中に含まれるハロゲン原子の数よりも多い。
（付記３）
付記１または２に記載の方法であって、好ましくは、
前記第１エッチングガスはハロゲン原子を含み、ハロゲン原子以外の原子を含まず、前記第２エッチングガスはハロゲン原子およびハロゲン原子以外の原子を含む。
（付記４）
付記１〜３のいずれかに記載の方法であって、好ましくは、
前記第１エッチングガスは、前記第２エッチングガスよりも反応性が高い。
（付記５）
付記１〜４のいずれかに記載の方法であって、好ましくは、
前記第１エッチングガスは塩素ガスを含み、前記第２エッチングガスは塩化水素ガスを含む。
（付記６）
付記１〜５のいずれかに記載の方法であって、好ましくは、
前記（ａ）、前記（ｂ）、前記（ｃ）、および前記（ｄ）を同一処理室内で行う。
（付記７）
付記１〜６のいずれかに記載の方法であって、好ましくは、
前記（ａ）、前記（ｂ）、前記（ｃ）、および前記（ｄ）を同一温度条件下で行う。
（付記８）
付記１〜７のいずれかに記載の方法であって、好ましくは、
前記（ａ）、前記（ｂ）、前記（ｃ）、および前記（ｄ）を４５０℃以上５５０℃以下の温度条件下で行う。
（付記９）
付記１〜８のいずれかに記載の方法であって、好ましくは、
前記（ａ）、前記（ｂ）、前記（ｃ）、および前記（ｄ）をシリコンの結晶化温度以下、好ましくは、シリコンの結晶化温度未満の温度条件下で行う。
（付記１０）
付記１〜９のいずれかに記載の方法であって、好ましくは、
前記（ｃ）における前記基板が存在する空間の圧力を、前記（ａ）における前記基板が存在する空間の圧力よりも大きくする。
（付記１１）
付記１〜１０のいずれかに記載の方法であって、好ましくは、
前記（ｂ）で形成される前記シリコン膜は、ドーパントがドープされたシリコン膜である。
（付記１２）
付記１〜１１のいずれかに記載の方法であって、好ましくは、
前記（ｂ）では、前記基板に対して前記シリコン含有ガスと一緒にドーパントガスを供給する。
（付記１３）
付記１〜１２のいずれかに記載の方法であって、好ましくは、
前記（ｄ）で形成される前記シリコン膜は、ドーパントがドープされたシリコン膜である。
（付記１４）
付記１〜１３のいずれかに記載の方法であって、好ましくは、
前記（ｄ）では、前記基板に対して前記シリコン含有ガスと一緒にドーパントガスを供給する。
（付記１５）
付記１〜１４のいずれかに記載の方法であって、好ましくは、
前記基板の表面には単結晶シリコンと絶縁膜とが露出しており、
前記（ｂ）では、前記単結晶シリコン上にホモエピタキシャルシリコン膜を成長させ、前記絶縁膜上にアモルファスシリコン膜、ポリシリコン膜、またはアモルファスとポリとの混晶シリコン膜を成長させる。すなわち、前記（ｂ）では、前記単結晶シリコン上と、前記絶縁膜上とに、結晶構造が異なるシリコン膜をパラレルに成長させる。
（付記１６）
付記１５に記載の方法であって、好ましくは、
前記基板の表面には凹部が設けられており、前記凹部の底部が前記単結晶シリコンにより構成され、前記凹部の側部が前記絶縁膜により構成されており、
前記凹部の側部から成長させた前記アモルファスシリコン膜、前記ポリシリコン膜、または前記アモルファスとポリとの混晶シリコン膜により、前記凹部の底部から成長させた前記ホモエピタキシャルシリコン膜の上部を覆うことで、前記ホモエピタキシャルシリコン膜の（ホモエピタキシャル）成長を停止させる。
（付記１７）
付記１６に記載の方法であって、好ましくは、
前記凹部内に、前記ホモエピタキシャルシリコン膜上に、前記アモルファスシリコン膜、前記ポリシリコン膜、または前記アモルファスとポリとの混晶シリコン膜が積層されてなる積層構造を形成する。
（付記１８）
付記１６または１７に記載の方法であって、好ましくは、
前記単結晶シリコンと、前記アモルファスシリコン膜、前記ポリシリコン膜、または前記アモルファスとポリとの混晶シリコン膜と、の界面に、前記ホモエピタキシャルシリコン膜が形成される。
（付記１９）
本発明の他の態様によれば、
基板に対して処理が行われる処理室と、
前記処理室内の基板に対して第１エッチングガスを供給する第１供給系と、
前記処理室内の基板に対して前記第１エッチングガスとは分子構造が異なる第２エッチングガスを供給する第２供給系と、
前記処理室内の基板に対してシリコン含有ガスを供給する第３供給系と、
前記処理室内において、（ａ）単結晶シリコンで構成される基板に対して前記第１エッチングガスを供給することで、前記基板の表面をプリエッチングする処理と、（ｂ）前記基板に対して前記シリコン含有ガスを供給することで、表面がプリエッチングされた前記基板上に、シリコン膜を形成する処理と、（ｃ）前記基板に対して前記第２エッチングガスを供給することで、前記シリコン膜の一部をエッチングする処理と、（ｄ）前記基板に対して前記シリコン含有ガスを供給することで、一部がエッチングされた前記シリコン膜上に、更にシリコン膜を形成する処理と、を行わせるように、前記第１供給系、前記第２供給系および前記第３供給系を制御するよう構成される制御部と、
を有する基板処理装置が提供される。
（付記２０）
本発明のさらに他の態様によれば、
基板処理装置の処理室内において、
（ａ）単結晶シリコンで構成される基板に対して第１エッチングガスを供給することで、前記基板の表面をプリエッチングする手順と、
（ｂ）前記基板に対してシリコン含有ガスを供給することで、表面がプリエッチングされた前記基板上に、シリコン膜を形成する手順と、
（ｃ）前記基板に対して前記第１エッチングガスとは分子構造が異なる第２エッチングガスを供給することで、前記シリコン膜の一部をエッチングする手順と、
（ｄ）前記基板に対してシリコン含有ガスを供給することで、一部がエッチングされた前記シリコン膜上に、更にシリコン膜を形成する手順と、
をコンピュータによって前記基板処理装置に実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
２００ ウエハ（基板）
２００ｇ，２００ｈ，２００ｉ Ｓｉ膜

Claims (6)

  1. （ａ）単結晶シリコンで構成される基板に対して第１エッチングガスを供給することで、前記基板の表面をプリエッチングする工程と、
    （ｂ）前記基板に対してシリコン含有ガスを供給することで、表面がプリエッチングされた前記基板上に、シリコン膜を形成する工程と、
    （ｃ）前記基板に対して前記第１エッチングガスとは分子構造が異なる第２エッチングガスを供給することで、前記シリコン膜の一部をエッチングする工程と、
    （ｄ）前記基板に対してシリコン含有ガスを供給することで、一部がエッチングされた前記シリコン膜上に、更にシリコン膜を形成する工程と、
    を有する半導体装置の製造方法。
  2. 前記第１エッチングガスおよび前記第２エッチングガスのそれぞれはハロゲン原子を含み、前記第１エッチングガスの１分子中に含まれるハロゲン原子の数が、前記第２エッチングガスの１分子中に含まれるハロゲン原子の数よりも多い請求項１に記載の半導体装置の製造方法。
  3. 前記第１エッチングガスはハロゲン原子を含み、ハロゲン原子以外の原子を含まず、前記第２エッチングガスはハロゲン原子およびハロゲン原子以外の原子を含む請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１エッチングガスは、前記第２エッチングガスよりも反応性が高い請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 基板に対して処理が行われる処理室と、
    前記処理室内の基板に対して第１エッチングガスを供給する第１供給系と、
    前記処理室内の基板に対して前記第１エッチングガスとは分子構造が異なる第２エッチングガスを供給する第２供給系と、
    前記処理室内の基板に対してシリコン含有ガスを供給する第３供給系と、
    前記処理室内において、（ａ）単結晶シリコンで構成される基板に対して前記第１エッチングガスを供給することで、前記基板の表面をプリエッチングする処理と、（ｂ）前記基板に対して前記シリコン含有ガスを供給することで、表面がプリエッチングされた前記基板上に、シリコン膜を形成する処理と、（ｃ）前記基板に対して前記第２エッチングガスを供給することで、前記シリコン膜の一部をエッチングする処理と、（ｄ）前記基板に対して前記シリコン含有ガスを供給することで、一部がエッチングされた前記シリコン膜上に、更にシリコン膜を形成する処理と、を行わせるように、前記第１供給系、前記第２供給系および前記第３供給系を制御するよう構成される制御部と、
    を有する基板処理装置。
  6. 基板処理装置の処理室内において、
    （ａ）単結晶シリコンで構成される基板に対して第１エッチングガスを供給することで、前記基板の表面をプリエッチングする手順と、
    （ｂ）前記基板に対してシリコン含有ガスを供給することで、表面がプリエッチングされた前記基板上に、シリコン膜を形成する手順と、
    （ｃ）前記基板に対して前記第１エッチングガスとは分子構造が異なる第２エッチングガスを供給することで、前記シリコン膜の一部をエッチングする手順と、
    （ｄ）前記基板に対してシリコン含有ガスを供給することで、一部がエッチングされた前記シリコン膜上に、更にシリコン膜を形成する手順と、
    をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2017056142A 2017-03-22 2017-03-22 半導体装置の製造方法、基板処理装置およびプログラム Active JP6778139B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017056142A JP6778139B2 (ja) 2017-03-22 2017-03-22 半導体装置の製造方法、基板処理装置およびプログラム
TW107106383A TWI679678B (zh) 2017-03-22 2018-02-26 半導體裝置之製造方法、基板處理裝置及記錄媒體
SG10201802150YA SG10201802150YA (en) 2017-03-22 2018-03-15 Method of manufacturing semiconductor device, substrate processing apparatus and program
KR1020180030396A KR102165125B1 (ko) 2017-03-22 2018-03-15 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US15/926,509 US10529560B2 (en) 2017-03-22 2018-03-20 Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017056142A JP6778139B2 (ja) 2017-03-22 2017-03-22 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2018160516A true JP2018160516A (ja) 2018-10-11
JP6778139B2 JP6778139B2 (ja) 2020-10-28

Family

ID=63583622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017056142A Active JP6778139B2 (ja) 2017-03-22 2017-03-22 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (5)

Country Link
US (1) US10529560B2 (ja)
JP (1) JP6778139B2 (ja)
KR (1) KR102165125B1 (ja)
SG (1) SG10201802150YA (ja)
TW (1) TWI679678B (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013464A1 (ja) * 2005-07-29 2007-02-01 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
JP2009289807A (ja) * 2008-05-27 2009-12-10 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2010171101A (ja) * 2009-01-21 2010-08-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2012146741A (ja) * 2011-01-07 2012-08-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2015122481A (ja) * 2013-11-22 2015-07-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2017183508A (ja) * 2016-03-30 2017-10-05 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
JP3398904B2 (ja) 1995-10-31 2003-04-21 富士通株式会社 基板表面の乾式洗浄方法
JP2003218037A (ja) 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
JP3918565B2 (ja) 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP5032059B2 (ja) * 2006-05-11 2012-09-26 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、及び基板処理装置
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
KR20090033788A (ko) 2007-10-01 2009-04-06 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법과 기판 처리 장치
US7776698B2 (en) 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
US8293592B2 (en) 2008-04-16 2012-10-23 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
JP5925704B2 (ja) 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
US20150325447A1 (en) * 2013-01-18 2015-11-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
JPWO2014192870A1 (ja) 2013-05-31 2017-02-23 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
JP6496510B2 (ja) * 2014-10-02 2019-04-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6100854B2 (ja) * 2014-11-19 2017-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
CN105609406B (zh) 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
JP6086934B2 (ja) * 2015-01-14 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6529780B2 (ja) * 2015-02-25 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10177002B2 (en) * 2016-04-29 2019-01-08 Applied Materials, Inc. Methods for chemical etching of silicon

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013464A1 (ja) * 2005-07-29 2007-02-01 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
JP2009289807A (ja) * 2008-05-27 2009-12-10 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2010171101A (ja) * 2009-01-21 2010-08-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2012146741A (ja) * 2011-01-07 2012-08-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2015122481A (ja) * 2013-11-22 2015-07-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2017183508A (ja) * 2016-03-30 2017-10-05 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置

Also Published As

Publication number Publication date
JP6778139B2 (ja) 2020-10-28
TW201903827A (zh) 2019-01-16
KR102165125B1 (ko) 2020-10-13
US20180277364A1 (en) 2018-09-27
SG10201802150YA (en) 2018-10-30
TWI679678B (zh) 2019-12-11
KR20180107729A (ko) 2018-10-02
US10529560B2 (en) 2020-01-07

Similar Documents

Publication Publication Date Title
JP6585551B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6594768B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6606476B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6560991B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6100854B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6573578B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6561001B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム
JP6843087B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11164744B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6778139B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JPWO2019035258A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2023137735A (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201009

R150 Certificate of patent or registration of utility model

Ref document number: 6778139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250