TWI679678B - 半導體裝置之製造方法、基板處理裝置及記錄媒體 - Google Patents

半導體裝置之製造方法、基板處理裝置及記錄媒體 Download PDF

Info

Publication number
TWI679678B
TWI679678B TW107106383A TW107106383A TWI679678B TW I679678 B TWI679678 B TW I679678B TW 107106383 A TW107106383 A TW 107106383A TW 107106383 A TW107106383 A TW 107106383A TW I679678 B TWI679678 B TW I679678B
Authority
TW
Taiwan
Prior art keywords
gas
substrate
film
silicon film
etching
Prior art date
Application number
TW107106383A
Other languages
English (en)
Other versions
TW201903827A (zh
Inventor
宮倉敬弘
Takahiro Miyakura
森谷敦
Atsushi Moriya
中磯直春
Naoharu Nakaiso
芳賀健佑
Kensuke Haga
Original Assignee
日商國際電氣股份有限公司
Kokusai Electric Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司, Kokusai Electric Corporation filed Critical 日商國際電氣股份有限公司
Publication of TW201903827A publication Critical patent/TW201903827A/zh
Application granted granted Critical
Publication of TWI679678B publication Critical patent/TWI679678B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之課題在於使於基板上形成矽膜之處理的生產性提升。
本發明係具有：(a)對由單結晶矽所構成之基板供給第1蝕刻氣體，而對基板之表面進行預蝕的步驟；(b)對基板供給含矽氣體，於表面經預蝕刻之基板上形成矽膜的步驟；(c)對基板供給分子構造與第1蝕刻氣體相異之第2蝕刻氣體，而對矽膜之一部分進行蝕刻的步驟；與(d)對基板供給含矽氣體，而於一部分經蝕刻之矽膜上進一步形成矽膜的步驟。

Description

半導體裝置之製造方法、基板處理裝置及記錄媒體
本發明係關於半導體裝置之製造方法、基板處理裝置及記錄媒體。
作為半導體裝置之製造步驟的一步驟，有進行包括使用氯化氫氣體洗淨基板表面之處理、及使用含鹵化矽氣體與氯氣體洗淨基板表面之處理的基板處理步驟的情形(例如參照專利文獻1)。又，有進行將於基板上使矽膜進行磊晶成長之處理、及使用氯化氫氣體對矽膜之一部分進行蝕刻之處理交替進行的基板處理步驟的情形(例如參照專利文獻2、3)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平9-129582號公報
[專利文獻2]日本專利特開2003-218036號公報
[專利文獻3]日本專利特開2003-218037號公報
本發明之目的在於提供可使在基板上形成矽膜之處理的生產性提升的技術。
根據本發明之一態樣，提供一種技術，其具有：(a)對由單結晶矽所構成之基板供給第1蝕刻氣體，而對上述基板之表面進行預蝕刻的步驟；(b)對上述基板供給含矽氣體，於表面經預蝕刻之上述基板上形成矽膜的步驟；(c)對上述基板供給分子構造與上述第1蝕刻氣體相異之第2蝕刻氣體，而對上述矽膜之一部分進行蝕刻的步驟；與(d)對上述基板供給含矽氣體，而於一部分經蝕刻之上述矽膜上進一步形成矽膜的步驟。
根據本發明，可使在基板上形成矽膜之處理的生產性提升。
115‧‧‧晶舟升降器
121‧‧‧控制器
121a‧‧‧CPU
121b‧‧‧RAM
121c‧‧‧記憶裝置
121d‧‧‧I/O埠
121e‧‧‧內部匯流排
122‧‧‧輸入輸出裝置
123‧‧‧外部記憶裝置
200‧‧‧晶圓
200a‧‧‧絕緣膜
200b‧‧‧物質
200g、200h、200i‧‧‧Si膜
201‧‧‧處理室
202‧‧‧處理爐
203‧‧‧反應管
207‧‧‧加熱器
217‧‧‧晶舟
218‧‧‧隔熱板
219‧‧‧密封蓋
220‧‧‧O型環
231‧‧‧排氣管
232a、232b、232c、232d‧‧‧氣體供給管
241a、241b、241c、241d‧‧‧MFC
243a、243b、243c、243d‧‧‧閥
244‧‧‧APC閥
245‧‧‧壓力感應器
246‧‧‧真空泵
248‧‧‧積集型供給系統
249a、249b‧‧‧噴嘴
250a、250b‧‧‧氣體供給孔
255‧‧‧旋轉軸
263‧‧‧溫度感應器
267‧‧‧旋轉機構
圖1為本發明之一實施形態中適合使用之基板處理裝置之縱型處理爐的概略構成圖，以縱剖面圖顯示處理爐部分的圖。
圖2為本發明之一實施形態中適合使用之基板處理裝置之縱型處理爐的概略構成圖，以圖1之A-A線剖面圖顯示處理爐一部分的圖。
圖3為本發明之一實施形態中適合使用之基板處理裝置之控制器的概略構成圖，以方塊圖顯示控制器之控制系統的圖。
圖4為表示本發明之一實施形態之基板處理時序的圖。
圖5(a)為預蝕刻開始前之晶圓之表面構造的剖面放大圖；圖5(b)為預蝕刻實施後之晶圓之表面構造的剖面放大圖；圖5(c)為第1成膜 步驟結束後之晶圓之表面構造的剖面放大圖；圖5(d)為蝕刻步驟結束後之晶圓的表面構造的剖面放大圖；圖5(e)為第2成膜步驟結束後之晶圓之表面構造的剖面放大圖。
圖6(a)為表示實施例中之晶圓表面的剖面放大照片的圖；圖6(b)為表示參考例中之晶圓表面的剖面放大照片的圖；圖6(c)為表示比較例中之晶圓表面的剖面放大照片的圖；
<本發明之一實施形態>
以下參照圖1~圖4、圖5(a)~圖5(e)說明本發明之一實施形態。
(1)基板處理裝置之構成
如圖1所示，處理爐202係具有作為加熱機構(溫度調整部)之加熱器207。加熱器207為圓筒形狀，由保持板所支撐而垂直豎立。加熱器207亦具有作為藉由熱使氣體活性化(激發)之活性化機構(激發部)的機能。
於加熱器207內側，與加熱器207呈同心圓狀地配設反應管203。反應管203由例如石英(SiO2)或碳化矽(SiC)等耐熱性材料所構成，形成為上端閉塞、下端開口的圓筒形狀。於反應管203之筒中空部，形成處理室201。處理室201係構成為可收容作為基板之晶圓200。
於處理室201內，噴嘴249a、249b係設置成貫通反應管203之下部側壁。於噴嘴249a、249b分別連接氣體供給管232a、232b。
於氣體供給管232a、232b，係由氣體流之上游側起依序 分別設置屬於流量控制器(流量控制部)之質量流量控制器(MFC)241a、241b及屬於開關閥之閥243a、243b。在氣體供給管232a、232b之較閥243a、243b更下游側，分別連接供給惰性氣體之氣體供給管232c、232d。於氣體供給管232c、232d，由氣體流之上游側起依序分別設置MFC241c、241d及閥243c、243d。
噴嘴249a、249b係如圖2所示般，在反應管203之內壁與晶圓200之間於俯視時呈圓環狀之空間，分別設置成由反應管203之內壁下部起沿著上部、朝晶圓200之配列方向上方立起。亦即，噴嘴249a、249b係在晶圓200所配列之晶圓配列區域之側方中、水平包圍晶圓配列區域之區域，沿著晶圓配列區域而分別設置。於噴嘴249a、249b之側面，分別設置供給氣體之氣體供給孔250a、250b。氣體供給孔250a、250b係分別朝反應管203之中心開口，可朝晶圓200供給氣體。氣體供給孔250a、250b係由反應管203之下部起涵括上部而複數設置。
由氣體供給管232a，使第1蝕刻氣體經由MFC241a、閥243a、噴嘴249a供給至處理室201內。作為第1蝕刻氣體，可使用例如含有氯(Cl)、氟(F)、溴(Br)、碘(I)等之鹵原子、且不含鹵原子以外之原子的氣體。作為此種氣體可使用例如氯(Cl2)氣。
又，由氣體供給管232a，使分子構造與第1蝕刻氣體相異之第2蝕刻氣體經由MFC241a、閥243a、噴嘴249a供給至處理室201內。作為第2蝕刻氣體，可使用例如含有鹵原子及鹵原子以外之原子的氣體。作為此種氣體可使用例如氯化氫(HCl)氣體。
又，由氣體供給管232a，使含矽(Si)氣體經由MFC241a、閥243a、噴嘴249a供給至處理室201內。作為含Si氣體，可使用例 如單矽烷(SiH4，簡稱：MS)氣體或二矽烷(Si2H6，簡稱：DS)氣體等之氫化矽氣體。
由氣體供給管232b，使摻雜物氣體經由MFC241b、閥243b、噴嘴249b供給至處理室201內。作為摻雜物氣體，例如可使用含有磷(P)作為摻雜物(雜質)之膦(PH3，簡稱：PH)氣體。
由氣體供給管232c、232d，使作為含氫(H)氣體之氫(H2)氣、作為惰性氣體之氮(N2)氣體分別經由MFC241c、241d、閥243c、243d、氣體供給管232a、232b、噴嘴249a、249b供給至處理室201內。
主要由氣體供給管232a、MFC241a、閥243a分別構成第1蝕刻氣體供給系統(第1供給系統)、第2蝕刻氣體供給系統(第2供給系統)、含Si氣體供給系統(第3供給系統)。主要由氣體供給管232b、MFC241b、閥243b分別構成摻雜物氣體供給系統(第4供給系統)。主要由氣體供給管232c、232d、MFC241c、241d、閥243c、243d分別構成含氫氣體(第5供給系統)、惰性氣體供給系統(第6供給系統)。
上述各種供給系統中，任一者或所有之供給系統亦可構成為使閥243a~243d或MFC241a~241d等積集而成的積集型供給系統248。積集型供給系統248係對氣體供給管232a~232d分別連接，對氣體供給管232a~232d內之各種氣體的供給動作、亦即閥243a~243d之開關動作或MFC241a~241d進行之流量調整動作等，係構成為後述控制器121所控制。積集型供給系統248係構成為一體型、或分割型之積集單元，可對氣體供給管232a~232d依積集單元單位進行裝卸，構成為可依積集單元單位進行積集型供給系統248之維修、交換、增設等。
於反應管203，連接對處理室201內之環境進行排氣的 排氣管231。於排氣管231，經由檢測處理室201內壓力之作為壓力檢測器(壓力檢測部)的壓力感應器245及作為壓力調整器(壓力調整部)之APC(Auto Pressure Controller，自動壓力控制器)閥244，連接作為真空排氣裝置的真空泵246。APC閥244係構成為藉由依使真空泵246作動之狀態開關閥，而可進行處理室201內之真空排氣或停止真空排氣，進而依使真空泵246作動之狀態，根據藉由壓力感應器245所檢測出之壓力資訊進行閥開度調節，而可調整處理室201內之壓力。主要由排氣管231、APC閥244、壓力感應器245構成排氣系統。真空泵246亦可認為涵括於排氣系統中。
於反應管203下方，設有可將反應管203下端開口氣密地閉塞之作為爐口蓋體的密封蓋219。密封蓋219係例如由SUS等金屬材料所構成，形成為圓盤狀。於密封蓋219上面，設有與反應管203下端抵接之作為密封構件的O型環220。於密封蓋219下方，設置使後述晶舟217旋轉的旋轉機構267。旋轉機構267之旋轉軸255係貫通密封蓋219而連接至晶舟217。旋轉機構267係構成為藉由使晶舟217旋轉而使晶圓200旋轉。密封蓋219係構成為藉由設置於反應管203外部之作為升降機構的晶舟升降器115而於垂直方向升降。晶舟升降器115係構成藉由使密封蓋219升降，而將晶圓200於處理室201內外進行搬入及搬出(搬送)的搬送裝置(搬送機構)。
作為基板支撐具之晶舟217係構成為使複數片、例如25至200片晶圓200以水平姿勢、且以彼此的中心對齊之狀態，於垂直方向上整齊排列而多段地支撐，亦即，隔著間隔而配列。晶舟217係由例如石英或SiC等耐熱性材料所構成。於晶舟217之下部係由例如以石英或SiC等耐熱性材料所構成之隔熱板218多段地支撐。
於反應管203內，設置有作為溫度檢測器之溫度感測器263。根據藉由溫度感測器263檢測出之溫度資訊而調整對加熱器207之通電狀況，使處理室201內之溫度成為所需之溫度分布。溫度感測器263係沿著反應管203的內壁設置。
如圖3所示般，屬於控制部(控制手段)之控制器121係構成為具備CPU(Central Processing Unit)121a、RAM(Random Access Memory)121b、記憶裝置121c、I/O埠121d的電腦。RAM 121b、記憶裝置121c、I/O埠121d係構成為經由內部匯流排121e而可與CPU 121a進行資料交換。控制器121係連接有例如構成為觸控面板等之輸入輸出裝置122。
記憶裝置121c係由例如快閃記憶體、HDD(Hard Disk Drive)等所構成。於記憶裝置121c內可讀取地儲存有控制基板處理裝置之動作的控制程式，或記載有後述基板處理之手續或條件等的製程配方(recipe)等。製程配方係以將後述基板處理中各手續藉控制器121執行，而可獲得既定之結果之方式組合者，作為程式而執行。以下，作為此製程配方或控制程式等的總稱，亦僅稱為程式。又，製程配方亦僅稱為配方。本說明書中於使用程式一詞的情況，係指僅含製程配方單體的情況、僅含控制程式單體的情況、或含有此二者之情況。RAM 121b係構成為使藉由CPU 121a讀出之程式或數據等暫時地保存之記憶區域(工作區域)。
I/O埠121d係連接於上述MFC 241a~241d、閥243a~243d、壓力感測器245、APC閥244、真空幫浦246、加熱器207、溫度感測器263、旋轉機構267、晶舟升降器115等。
CPU 121a係構成為自記憶裝置121c讀出控制程式並執 行，且配合自輸入輸出裝置122之操作指令之輸入等由記憶裝置121c讀出配方。CPU 121a係構成為依照讀出之配方的內容，控制利用MFC 241a~241d之各種氣體之流量調整動作、閥243a~243d的開關動作、APC閥244之開關動作及基於壓力感測器245而利用APC閥244之壓力調整動作、真空幫浦246的啟動及停止、基於溫度感測器263之加熱器207的溫度調整動作、由旋轉機構267進行之晶舟217旋轉及調節旋轉速度之動作、利用晶舟升降機115之晶舟217的升降動作等。
控制器121係可藉由將由外部記憶裝置(例如硬式磁碟等磁碟、CD等光碟、MO等磁光碟、USB記憶體等半導體記憶體)123所儲存之上述程式安裝到電腦中而構成。記憶裝置121c或外部記憶裝置123係由可被電腦讀取之記錄媒體所構成。以下，作為此等之總稱，僅稱為記錄媒體。本說明書中於使用記錄媒體一詞的情況，係指僅含記憶裝置121c單體的情況、僅含外部記憶裝置123單體的情況、或含有此二者之情況。尚且，對電腦之程式提供，亦可不使用外部記憶裝置123，而使用網路或專用線路等通訊手段來進行。
(2)基板處理步驟
作為使用上述基板處理裝置、半導體裝置的製造步驟之一步驟，針對於作為基板之晶圓200上形成Si膜的時序例，使用圖4、圖5(a)~圖5(e)進行說明。以下的說明中，構成基板處理裝置之各部的動作係藉由控制器121所控制。
圖4所示之成膜時序，係進行：對由單結晶矽所構成之晶圓200供給作為第1蝕刻氣體之Cl2氣體，對晶圓200表面進行預蝕刻的步驟(預蝕刻步驟)； 對晶圓200供給作為含Si氣體之MS氣體，於表面經預蝕刻之晶圓200上形成Si膜的步驟(第1成膜步驟)；對晶圓200供給作為第2蝕刻氣體之HCl氣體，對Si膜之一部分進行蝕刻的步驟(蝕刻步驟)；與對晶圓200供給作為含Si氣體之MS氣體，於一部分經蝕刻之Si膜上進一步形成Si膜的步驟(第2成膜步驟)。
尚且，如後述般，於圖4所示之成膜時序中，此等步驟係於同一處理室201內、亦即in-situ進行。又，此等步驟係於同一溫度條件下、較佳依將處理室201內之晶圓200之溫度保持為450~550℃(450℃以上且550℃以下)之範圍內之既定溫度的狀態進行。更佳係於Si之結晶化溫度以下之溫度條件下、亦即形成非晶矽之溫度與開始形成多結晶(聚)矽之溫度的臨界溫度(530℃左右)以下之溫度條件下進行此等步驟。更佳係於Si膜之未滿結晶化溫度之溫度條件下、亦即未滿上述臨界溫度之溫度條件下進行此等步驟。
本說明書中於使用「晶圓」一詞的情況，係有意指「晶圓本身」的情況、或意指「晶圓與其表面所形成之既定之層或膜等之積層體(集合體)」的情況。本說明書中於使用「晶圓表面」一詞的情況，係有意指「晶圓本身之表面」的情況、或指「晶圓上所形成之既定之層等之表面」的情況。本說明書中於記載了「於晶圓上形成既定之層」的情況，係代表「於晶圓本身之表面上直接形成既定之層」的情況、或代表「對晶圓上所形成之層等之上形成既定之層」的情況。本說明書中使用「基板」一詞的情況，亦與使用「晶圓」一詞的情況具有相同意義。
(晶圓充填及晶舟裝載)
將複數片之晶圓200裝填(晶圓充填)於晶舟217。其後，如圖1所示般，支持著複數片之晶圓200的晶舟217，係藉由晶舟升降機115被上舉並搬入至處理室201內(晶舟裝載)。於此狀態下，密封蓋219係經由O型環220使反應管203之下端成為密封之狀態。
作為晶圓200，可使用例如由單結晶Si所構成之Si基板、或於表面形成有單結晶Si膜之基板。如圖5(a)所示，於晶圓200表面設有凹部。凹部之底部係由單結晶Si所構成，凹部之側部及上部係由氧化矽膜(SiO膜)等之絕緣膜200a構成。晶圓200表面係呈現單結晶Si與絕緣膜200a分別露出的狀態。
在將晶圓200搬入至處理室201內前，晶圓200表面係藉由氟化氫(HF)等事先洗淨。其中，於洗淨處理後、搬入至處理室201內之期間，晶圓200表面係暫時曝露於大氣中。因此，於搬入至處理室201內之晶圓200之表面之至少一部分形成自然氧化膜(SiO膜)。自然氧化膜係有依疏少地(島狀地)被覆於凹部之底部、亦即所露出之單結晶Si之一部分的方式形成，或亦有依連續地(非島狀地)被覆的方式形成。又，於晶圓200表面之至少一部分，係除了於此所述之自然氧化膜之外，亦有附著由有機物或無機物所構成之殘留物(雜質、污染物質)的情形。此等自然氧化膜或殘留物係具有阻礙對晶圓200上之成膜反應的作用。圖5(a)中，使用符號200b模式性的表示阻礙成膜反應之此等物質。
(壓力調整及溫度調整)
以使處理室201內、亦即晶圓200存在之空間成為所需壓力(真空 度)之方式，藉由真空幫浦246對處理室201進行真空排氣(減壓排氣)。此時，處理室201內之壓力係由壓力感測器245測定，根據此測定出之壓力資訊對APC閥244進行回饋控制。又，以使處理室201內之晶圓200成為所需溫度之方式，藉由加熱器207加熱。此時，以使處理室201內成為所需之溫度分布之方式，根據由溫度感測器263檢測出之溫度資訊對加熱器207之通電狀態進行回饋控制。又，藉由旋轉機構267開始晶圓200之旋轉。處理室201內之排氣、晶圓200之加熱及旋轉之任一者，係至少在對晶圓200之處理結束前之期間持續進行。
(預蝕刻步驟)
其後，對處理室201內之晶圓200供給Cl2氣體。於此步驟，係打開閥243a，使Cl2氣體流入氣體供給管232a內。Cl2氣體係藉由MFC 241a調整流量，經由噴嘴249a供給至處理室201內，並由排氣管231排氣。此時，對晶圓200供給Cl2氣體。此時，亦可開啟閥243c、243d，使H2氣體流入至氣體供給管232c、232d內。H2氣體係與Cl2氣體一起供給至處理室201內，並由排氣管231排氣。
藉由對晶圓200供給Cl2氣體，可對晶圓200表面、亦即構成凹部底部之單結晶Si及構成凹部之側部及上部之絕緣膜200a的各表面稍微進行蝕刻。亦即，藉由Cl2氣體之蝕刻作用，可對單結晶Si及絕緣膜200a之各表面與物質200b一起剝離(剝除)。藉此，如圖5(b)所示般，可將存在於單結晶Si及絕緣膜200a之各表面的物質200b，由此等表面全面性地去除。其結果，於凹部之底部、亦即單結晶Si上，產生Si之共價鍵的懸鍵(未鍵結基)，可形成容易進行磊晶成長的環境。又，於凹部之側部及上部、亦即絕緣膜200a上，可將絕緣 膜200a表面所含之Si-O鍵結切斷。藉此，可於絕緣膜200a表面形成Si之未鍵結基、亦即Si之吸附點。
在蝕刻量到達所需量後，關閉閥243a，停止將Cl2氣體對處理室201內的供給。此時，維持APC閥244之開啟，藉真空泵246對處理室201進行排氣。此時，亦可將閥243c、243d打開，將N2氣體供給至處理室201內作為沖洗氣體。
作為本步驟中之處理條件，可例示：Cl2氣體供給流量：10~1000sccm
H2氣體供給流量(各氣體供給管)：100~5000sccm
氣體供給時間：5~30分鐘
處理溫度：與後述第1成膜步驟中之處理溫度相同的溫度，例如450~550℃、較佳450~530℃
處理壓力：20~100Pa。
於上述處理溫度下，若處理壓力未滿20Pa，有Cl2氣體之蝕刻進行變得困難的情形。於上述處理溫度下，藉由將處理壓力設為20Pa以上之壓力，可依實用性速率進行Cl2氣體之蝕刻。於上述處理溫度下，若處理壓力超過100Pa，則有Cl2氣體之蝕刻過剩地進行，晶圓200之表面、亦即單結晶Si或絕緣膜200a所受到之蝕刻損傷變得過大的情形。於上述處理溫度下，藉由將處理壓力設為100Pa以下之壓力，可避免此課題。
作為第1蝕刻氣體，除了Cl2氣體之外，可使用氟(F2)氣、氟化氮(NF3)氣體、氟化氯(ClF3)氣體等。此等氣體由於1分子中所含鹵原子數較使用為第2蝕刻氣體之HCl氣體之1分子中所含鹵原子數多，故可適合作為第1蝕刻氣體使用。尚且，此等氣體中，F2氣體、 Cl2氣體、ClF3氣體由於為含有鹵原子、且不含鹵原子以外之原子的氣體，故更適合作為第1蝕刻氣體使用。又，為了提高蝕刻反應之控制性，F2氣體、Cl2氣體、ClF3氣體中，特佳為使用Cl2氣體。
作為惰性氣體，除了N2氣體之外，可使用例如Ar氣體、He氣體、Ne氣體、Xe氣體等稀有氣體。此點係於後述各步驟中亦相同。
(第1成膜步驟)
其後，對處理室201內之晶圓200供給MS氣體及PH氣體。於此步驟，閥243a、243c、243d之開關控制係依與上述預蝕刻步驟中之閥243a、243c、243d之開關控制相同的手續進行。氣體供給管232a內所流通之MS氣體係藉由MFC 241a調整流量，經由噴嘴249a供給至處理室201內，並由排氣管231排氣。又，此時，打開閥243b，於氣體供給管232b內流通PH氣體。PH氣體係藉由MFC 241b調整流量，經由噴嘴249b供給至處理室201內，並由排氣管231排氣。此時，對晶圓200將MS氣體與PH氣體一起(同時)供給。又，由氣體供給管232c、232d係亦可分別流通N2氣體。
藉由對晶圓200供給MS氣體及PH氣體，於凹部之底部，對藉預蝕刻步驟而形成於單結晶Si表面之Si之未鍵結基，使MS所含之Si鍵結，而可使Si膜200g成長。此成長係於後述處理條件下成為磊晶成長，Si膜200g之結晶構造成為繼承了基底之結晶性的單結晶。亦即，Si膜200g成為同質磊晶Si膜。又，於凹部之側部及上部，對藉預蝕刻步驟形成於絕緣膜200a表面之Si之吸附點，使MS所含之Si吸附，可使Si膜200h成長。此成長係依後述處理條件下成為非晶 質成長、多晶質成長、或此等之混晶成長，Si膜200h之結晶構造成為非晶質、多晶質或此等之混晶。亦即，Si膜200h成為非晶質Si膜、多晶質Si膜、或此等之混晶Si膜。藉由與MS氣體一起供給PH氣體，可於Si膜200g、200h中分別添加P成分，此等膜可作為摻雜Si膜。
藉由繼續上述處理，如圖5(c)所示，藉由從凹部之側部所成長之Si膜200h被覆Si膜200g上部。藉此，Si膜200g之磊晶成長停止。於此狀態，於凹部內、亦即晶圓200上，形成在Si膜200g上積層Si膜200h而成的積層構造。Si膜200g係形成於晶圓200與Si膜200h之間的界面。
藉由進一步繼續上述處理，至少凹部之表面側(開口側)成為被Si膜200h所堵塞的狀態。亦即，凹部之表面側成為被由凹部之側部及上部所懸伸(overhang)成長之Si膜200h堵塞的狀態。其中，於此階段，有於凹部內產生朝深度方向延伸之非埋覆區域(空隙、縫隙)的情形。若在凹部之內部被Si膜200h完全埋覆前即堵塞凹部之表面側，則MS無法到達凹部內部，凹部內之Si膜200H的成長停止，於凹部內部產生空隙。空隙係凹部之高寬比(凹部之深度/凹部之寬)越大、具體而言為1以上、例如20以上、甚至50以上，則越容易發生。
在凹部之表面側被Si膜200h所堵塞前、或堵塞後，關閉閥243a、243b，將MS氣體及PH氣體對處理室201之供給分別停止。然後，藉由與預蝕刻步驟相同之處理手續，對處理室201進行排氣。MS氣體及PH氣體之供給可在成為凹部之表面側被Si膜200h完全堵塞之狀態前停止，亦可在成為完全堵塞之狀態後停止。
作為本步驟之處理條件可例示：MS氣體供給流量：10~2000sccm
PH氣體供給流量：使Si膜200g、200h中之P濃度成為例如1.0×1021~1.0×1022atoms/cm3之範圍內之濃度的流量，例如1~1000sccm
N2氣體供給流量(各氣體供給管)：100~10000sccm
氣體供給時間：20~400分鐘
處理溫度：450~550℃、較佳450~530℃
處理壓力：1~900Pa。
若處理溫度未滿450℃、或處理壓力未滿1Pa，則MS不易分解，有難以形成Si膜200g、200h的情形。藉由將處理溫度設為450℃以上之溫度、或將處理壓力設為1Pa以上之壓力，可促進MS分解，可依實用之速率進行Si膜200g、200h的形成。
又，若處理溫度超過550℃、或處理壓力超過900Pa，則MS分解行為變得激烈，有Si膜200g、200h之晶圓面內膜厚均勻性或段差被覆性惡化的情形。亦有處理室201內發生之顆粒量增加、使成膜處理品質降低的情形。藉由將處理溫度設為550℃以下之溫度、或將處理壓力設為900Pa以下之壓力，可緩和MS氣體之分解之行為，避免此等課題。藉由將處理溫度設為530℃以下之溫度，可更確實避免此等之課題。又，藉由將處理溫度設為530℃以下、較佳係未滿530℃之溫度，則使Si膜200h之結晶構造容易成為非晶質，藉此，可提高後述蝕刻步驟中之蝕刻速率、提升生產性。又，由於Si之結晶化溫度為530℃左右，故藉由將處理溫度設為未滿530℃可使Si膜200h之結晶構造成為非晶質，藉由將處理溫度設為超過530℃可使Si膜200h之結晶構造成為多晶質，藉由將處理溫度設為530℃附近可使Si膜200h之結晶構造成為非晶質與多晶質之混晶。
作為含Si氣體，除了MS氣體之外，可使用DS氣體、 三矽烷(Si3H8)氣體、四矽烷(Si4H10)氣體等一般式SinH2n+2(n為1以上之整數)所示的氫化矽氣體。又，作為含Si氣體，亦可使用單氯矽烷(SiH3Cl，簡稱：MCS)氣體、二氯矽烷(SiH2Cl2，簡稱：DCS)氣體、三氯矽烷(SiHCl3，簡稱：TCS)氣體、四氯矽烷(SiCl4，簡稱：STC)氣體、六氯二矽烷(Si2Cl6，簡稱：HCDS)氣體、八氯三矽烷(Si3Cl8，簡稱：OCTS)氣體等氯矽烷氣體。為了避免Cl殘留於Si膜200g、200h中，較佳係使用氫化矽氣體作為含Si氣體；為了提高Si膜200g、200h之成膜速率，較佳係使用氯矽烷系氣體作為含Si氣體。
作為摻雜物氣體，除了PH氣體等含P氣體以外，可使用胂(AsH3)氣等之含砷(As)氣體，亦即可使用含第15族元素之氣體作為摻雜物。又，作為摻雜物氣體，亦可使用二硼烷(B2H6)氣體、三氯硼烷(BCl3)氣體等之含硼(B)氣體，亦可使用含第13族元素之氣體作為摻雜物。
(第1氫沖洗步驟)
其後，對處理室201內之晶圓200供給H2氣體。此步驟中，係打開閥243c、243d，於氣體供給管232c、232d內流通H2氣體。H2氣體係藉由MFC 241c、241d調整流量，經由氣體供給管232a、232b、噴嘴249a、249b供給至處理室201內，並由排氣管231排氣。此時，對晶圓200供給H2氣體。藉由對晶圓200供給H2氣體，將形成於晶圓200上之Si膜200h之表面進行氫終端，可使表面全域清淨化。
使Si膜200h之表面全域清淨化後，關閉閥243c、243d，停止H2氣體對處理室201內之供給。然後，藉由與預蝕刻步驟相同之處理手續，對處理室201內進行排氣。
作為本步驟中之處理條件，可例示：H2氣體供給流量：500~3000sccm
H2氣體供給時間：30~120分鐘
處理溫度：與第1成膜步驟中之處理溫度相同的溫度，例如450~550℃、較佳450~530℃
處理壓力：500~2000Pa。
(蝕刻步驟)
其後，對處理室201內之晶圓200供給HCl氣體。於此步驟，係打開閥243a，使HCl氣體流入氣體供給管232a內。HCl氣體係藉由MFC 241a調整流量，經由噴嘴249a供給至處理室201內，並由排氣管231排氣。此時，對晶圓200供給HCl氣體。此時，事先關閉閥243c、243d，不實施N2氣體、H2氣體對處理室201的供給。
藉由對晶圓200供給HCl氣體，可對形成於晶圓200上之Si膜200h之一部分進行蝕刻。Si膜200h中，藉由將堵塞凹部表面側之部分去除，可使形成於其下之空隙之上部開口，使空隙露出。藉由於此狀態下對晶圓200繼續供給HCl氣體既定時間，可對構成空隙內壁(側壁或底部)之Si膜200h進一步進行蝕刻，可擴展其開口。對空隙內部之HCl氣體供給量，係由表面側起隨著朝向底部側而逐漸減少。因此，空隙之縱剖面形狀係如圖5(d)所示般，成為從底部側起隨著朝向表面側而開口寬度逐漸變大的V字形狀或倒梯形狀。藉由使露出之空隙成形為此種形狀，於後述第2成膜步驟中，可促使MS氣體供給至露出之空隙內部中。結果，可將凹部之內部藉由Si膜完全地埋覆、亦即可埋覆為無空隙狀態。尚且，由HCl氣體進行之蝕刻較佳係 僅於被Si膜200h所被覆之Si膜200g未露出之範圍內進行、亦即於不對基底之Si膜200g進行蝕刻之範圍內進行。亦即，較佳係依於蝕刻結束之時點，在空隙內壁僅露出非晶質Si、多晶質Si或此等之混晶Si，而單結晶Si(磊晶Si)不露出之狀態的方式，控制蝕刻終點。
在蝕刻量到達所需量後，關閉閥243a，停止HCl氣體對處理室201內之供給。然後，藉由與預蝕刻步驟相同之處理手續，對處理室201內進行排氣。
作為本步驟中之處理條件，可例示：HCl氣體供給流量：100~10000sccm
HCl氣體供給時間：10~60分鐘
處理溫度：與第1成膜步驟中之處理溫度相同的溫度，例如450~550℃、較佳450~530℃
處理壓力：較預蝕刻步驟中之處理壓力大之壓力，例如1000~50000Pa、較佳10000~40000Pa、更佳20000~30000Pa。
於上述處理溫度下，若處理壓力未滿1000Pa，有HCl氣體之蝕刻進行變得困難、或蝕刻量之晶圓面內均勻性降低的情形。於上述處理溫度下，藉由將處理壓力設為1000Pa以上之壓力，可依實用性速率進行HCl氣體之蝕刻，提高蝕刻量之晶圓面內均勻性。藉由將處理壓力設為10000Pa以上之壓力，進一步使HCl氣體之蝕刻速率增加，可進一步提高蝕刻量之晶圓面內均勻性。藉由將處理壓力設為20000Pa以上之壓力，可更確實獲得此等效果。
於上述處理溫度下，若處理壓力超過50000Pa，則有HCl之蝕刻過剩地進行，難以實現上述空隙成形時之形狀控制、或蝕刻終點控制。於上述處理溫度下，藉由將處理壓力設為50000Pa以下之壓 力，可避免此等課題。藉由將處理壓力設為40000Pa以下之壓力，可確實避免此等課題。藉由將處理壓力設為30000Pa以下之壓力，可更確實避免此等課題。
於此所述處理條件，係包括在於第1成膜步驟中形成於晶圓200上之Si膜200h為非晶質狀態的情況下，維持Si膜200h之非晶質狀態的條件、亦即避免Si膜200h之結晶化的條件。避免Si膜200h之結晶化的條件，亦為Si膜200h不發生多晶質化(多結晶化)的條件，亦為不磊晶化(單結晶化)之條件。而且，此條件亦為維持Si膜200h之蝕刻量之晶圓面內均勻性的條件、亦即Si膜200h之蝕刻量於晶圓面內全域呈均勻之條件。藉由將晶圓200之溫度設為形成非晶質矽之溫度、且為開始形成多晶質矽之溫度的、屬於臨界溫度之530℃左右之溫度以下的溫度(450~530℃)，則容易維持Si膜200h之非晶質狀態，藉由將晶圓200之溫度設為未滿530℃之溫度，則確實維持Si膜200h之非晶質狀態。
(第2氫沖洗步驟)
其後，藉由與上述第1氫沖洗步驟相同之處理手續，對處理室201內供給H2氣體。藉此，可將殘留於處理室201內之Cl由處理室201內排除。其後，藉由與第1氫沖洗步驟相同之處理手續，對處理室201內進行排氣。H2氣體之供給時間設為例如10~60分鐘之範圍內的時間。其他處理條件係設為與第1氫沖洗步驟之處理條件相同。
(第2成膜步驟)
其後，藉由與上述第1成膜步驟相同之處理手續，對處理室201 內之晶圓200供給MS氣體及PH氣體。MS氣體及PH氣體之供給時間分別設為例如10~300分鐘之範圍內的時間。其他處理條件係設為與第1成膜步驟中之處理條件相同。
藉由對晶圓200供給MS氣體及PH氣體，於晶圓200上、亦即蝕刻後之Si膜200h之表面上，可使Si膜200i成長。Si膜200i亦與Si膜200h同樣地成為摻雜了P的摻雜Si膜。如上述，第2成膜步驟之處理條件係除了氣體之供給時間之外，其餘皆與第1成膜步驟之處理條件相同。又，開口經擴展之空隙之內壁，係未露出磊晶Si，成為僅露出非晶質Si、多晶質Si、或此等之混晶Si的狀態。從而，Si膜200i之成長係與Si膜200h之成長時同樣地成為非晶質成長、多晶質成長、或此等之混晶成長。Si膜200h之表面被非晶質狀態、多晶質狀態、或此等之混晶狀態的Si膜200i被覆。又，空隙之內部係被非晶質狀態、多晶質狀態、或此等之混晶狀態的Si膜200i依無空隙狀態完全埋覆。
其後，關閉閥243a、243b，將MS氣體及PH氣體對處理室201之供給分別停止。然後，藉由與預蝕刻步驟相同之處理手續，對處理室201進行排氣。
(後沖洗步驟及大氣壓恢復)
於第2成膜步驟結束後，分別自氣體供給管232c、232d將N2氣體供給至處理室201內，並由排氣管231排氣。N2氣體具有作為沖洗氣體之作用。藉此，藉惰性氣體沖洗處理室201內，將殘留於處理室201內之氣體或反應副產物由處理室201去除(後沖洗)。其後，將處理室201內之環境置換為惰性氣體(惰性氣體置換)，處理室201內之壓力 恢復為常壓(大氣壓恢復)。
(晶舟卸載及晶圓卸除)
藉由晶舟升降機115使密封蓋219下降，使反應管203之下端開口。然後，將處理完畢之晶圓200依被晶舟217支持之狀態從反應管203之下端搬出至反應管203的外部(晶舟卸載)。處理完畢之晶圓200係由晶舟217取出(晶圓卸除)。
(3)本實施形態之效果
根據本實施形態，可得到以下所示之1種或複數種效果。
(a)藉由於第1成膜步驟實施前進行預蝕刻步驟，於單結晶Si上(凹部之底部)上可形成容易進行磊晶成長的環境，可於絕緣膜200a上(凹部之側部及上部)形成Si之吸附點。藉此，於第1成膜步驟中，可依450~550℃之低溫下，於單結晶Si上使同質磊晶Si膜成長，於絕緣膜200a上使非晶質Si膜、多晶質Si膜、或此等之混晶狀態的Si膜成長。亦即，藉由進行預蝕刻步驟，於第1成膜步驟中，可於單結晶Si上、與絕緣膜200a上，使結晶構造相異之Si膜平行地成長。結果，可於晶圓200表面(單結晶Si)上、亦即凹部內，形成於同質磊晶Si膜(Si膜200g)上積層非晶質Si膜、多晶質Si膜、或此等之混晶狀態的Si膜(Si膜200h)而成的積層構造(積層膜)。此積層膜由於在下層側、亦即在與單結晶Si間之界面包含同質磊晶Si膜(Si膜200g)，故可減低與晶圓200等間之接觸電阻，可提升電氣特性。
(b)藉由於第1成膜步驟實施前進行預蝕刻步驟，可於凹部之底部形成容易進行磊晶成長的環境，或於凹部之側部及上部可形 成Si之吸附點。藉此，於晶圓200上可形成晶圓面內膜厚均勻性或段差被覆性優越的Si膜。又，藉由於第1成膜步驟與第2成膜步驟之間進行蝕刻步驟，於晶圓200上，可形成內部未包含空隙或縫隙之埋覆特性優越的良質Si膜。
(c)於預蝕刻步驟中，由於使用反應性較第1蝕刻氣體高之Cl2氣體，故可提高基板處理之生產性。
之所以如此，係亦可考慮使用HCl氣體作為第1蝕刻氣體之手法作為本實施形態之替代手法。然而，HCl氣體係1分子中所含鹵原子數較Cl2氣體之1分子中所含鹵原子數少，為反應性較Cl2氣體低的氣體。因此，在上述預蝕刻步驟所示處理溫度(450~550℃、較佳450~530℃之範圍內的溫度)下，難以依實用之速率對蝕刻耐性較高之由單結晶Si所構成之晶圓200表面等進行蝕刻。
又，作為本實施形態之其他替代手法，亦可考慮使用HCl氣體作為第1蝕刻氣體，將預蝕刻步驟之處理溫度設為較本實施形態中之處理溫度高的溫度(例如高100℃以上之650℃左右的溫度)的手法。此時，可促進HCl氣體所進行之蝕刻。然而，此時，於預蝕刻步驟前後，產生必須重新設置使處理室201內溫度上升100℃以上且待機直到其溫度穩定為止的升溫步驟、或使處理室201內溫度降溫100℃以上且待機直到其溫度穩定為止的降溫步驟，而導致基板處理整體之所需時間增加。
作為此等之替代手法，本實施形態中，由於使用反應性高之Cl2氣體作為第1蝕刻氣體，故於上述預蝕刻步驟所示之處理溫度下，可依實用速率對由單結晶Si所構成之晶圓200表面等進行蝕刻。又，本實施形態中，可將預蝕刻步驟之處理溫度設為與其後進行之第1 成膜步驟之處理溫度同等的溫度。因此，於預蝕刻步驟前後不需設置升溫步驟或降溫步驟，可避免基板處理整體之所需時間增加。
(d)蝕刻步驟中，由於使用反應性較低之HCl氣體作為第2蝕刻氣體，故可使蝕刻量之晶圓面內均勻性提升，可提高基板處理之生產性。
之所以如此，係亦可考慮使用Cl2氣體、F2氣體、NF3氣體、ClF3氣體等作為第2蝕刻氣體之手法作為本實施形態之替代手法。然而，此等氣體係1分子中所含鹵原子數較HCl氣體之1分子中所含鹵原子數多，為反應性較HCl氣體高之氣體。又，由於Si膜200h係結晶構造為非晶質、多晶質、或此等之混晶，故蝕刻較由單結晶Si所構成之晶圓200容易(又，於比較非晶質Si與多晶質Si的情況，非晶質Si係較多晶質Si容易蝕刻)。又，Si膜200h由於膜中摻雜了P，故相較於由非摻雜之Si所構成的情況，Si膜200h更容易進行蝕刻。由於此等因素，在使用此替代手法的情況，於上述蝕刻步驟所示之處理溫度(450~500℃之範圍內的溫度)下，Si膜200h之蝕刻過剩進行，蝕刻量之晶圓面內均勻性降低，非常難以控制蝕刻終點。
又，作為本實施形態之其他替代手法，亦可考慮使用Cl2氣體、F2氣體、NF3氣體、ClF3氣體等作為第2蝕刻氣體，將蝕刻步驟之處理溫度設為較上述蝕刻步驟所示處理溫度低之溫度(例如低100℃以上之350℃左右的溫度)。此時，可抑制HCl氣體所進行之蝕刻的進行。然而，此時，產生於蝕刻步驟前後必須重新設置降溫步驟或升溫步驟的需要，導致基板處理整體之所需時間增加。
相對於此等替代手法，本實施形態中由於使用反應性低之HCl氣體作為第2蝕刻氣體，故於上述蝕刻步驟所示之處理溫度下， 可依適當速率進行Si膜200h之蝕刻，可提升蝕刻量之晶圓面內均勻性，又，可正確控制蝕刻終點。又，本實施形態中，可將蝕刻步驟之處理溫度設為與其前後進行之第1成膜步驟或第2成膜步驟之處理溫度同等的溫度。因此，於蝕刻步驟前後不需設置降溫步驟或升溫步驟，可避免基板處理整體之所需時間增加。
(e)如此，本實施形態中，係由於分別考慮第1、第2蝕刻氣體，而分別適當選擇，故可於同樣溫度下一貫地實施預蝕刻步驟至第2成膜步驟的一連串步驟，於此等步驟之間不需設置降溫步驟或升溫步驟。藉此，可使基板處理之手續簡單化、縮短基板處理所需之合計時間，可大幅提升基板處理之生產性。
(f)於第1成膜步驟中，在形成非晶質狀態之Si膜200h時，藉由於維持Si膜200h之非晶質狀態的溫度下進行蝕刻步驟，可維持Si膜200h之蝕刻速率較高之狀態。而且此時，可避免Si膜200h之一部分之局部性結晶化，故可避免於晶圓200上最終形成之Si膜(含Si膜200h或Si膜200i之積層膜)之表面粗度惡化、亦即膜表面之平滑度降低的情形。尚且此時，較佳係於維持Si膜200h之非晶質狀態之未滿530℃的溫度下一貫地進行自預蝕刻步驟至第2成膜步驟的一連串步驟。
(g)藉由於較預蝕刻步驟或第1成膜步驟之處理壓力高之壓力、亦即1000~50000Pa、較佳10000~40000Pa、更佳20000~30000Pa之範圍內的壓力下進行蝕刻步驟，可有效率地進行Si膜200h之蝕刻。又，可維持蝕刻量之晶圓面內均勻性，使最終形成之Si膜之面內膜厚均勻性提升，可將表面粗度維持為良好狀態。
(h)藉由於Si膜200h中摻雜P，將其濃度設為例如 1.0×1021~1.0×1022atoms/cm3之範圍內之濃度，可提高蝕刻步驟中之Si膜200h的蝕刻速率。藉此，可縮短基板處理所需之合計時間、提升基板處理之生產性。
(i)藉由不對基底之Si膜200進行蝕刻而進行蝕刻步驟，蝕刻速率可維持較高狀態。又，可使最終形成之Si膜之面內膜厚均勻性提升，將表面粗度維持為良好狀態。又，於晶圓200之最表面，可維持Si膜200g不露出之狀態，於第2成膜步驟中，可使Si膜200i進行非晶質成長、多晶質成長、或此等之混晶成長。非晶質成長、多晶質成長、或此等之混晶成長由於成長速率較磊晶成長大，故可縮短基板處理所需之合計時間。又，於藉蝕刻而經形狀塑造的凹部內，可避免因Si膜200i之成長速率差異而再次產生空隙的情形。
(j)藉由於蝕刻步驟實施前實施第1氫沖洗步驟，可使Si膜200h之表面清潔化，藉此，可提高其後進行之蝕刻的效率，提升蝕刻量之晶圓面內均勻性。又，藉由於蝕刻步驟實施後實施第2氫沖洗步驟，可提高由處理室201內去除Cl之效率，藉此，可使其後形成之Si膜200i之膜質提升。
(k)由於依in-situ進行預蝕刻步驟~第2成膜步驟之一連串步驟，故途中晶圓200不致曝露於大氣中，可於清潔環境下對晶圓200一貫地進行處理，可穩定進行基板處理。
(l)上述效果係在使用Cl2氣體以外之上述第1蝕刻氣體的情況、使用MS氣體以外之上述含Si氣體的情況、使用PH氣體以外之上述摻雜物氣體的情況、或使用N2氣體以外之上述惰性氣體的情況，亦可同樣獲得。
(4)變形例
本實施形態可如下述變形例般變更。又，此等變形例可任意組合。
(變形例1)
亦可將於蝕刻步驟實施前形成之Si膜200h之P濃度，設為較蝕刻步驟實施後所形成之Si膜200i之P濃度高。藉由使屬於蝕刻對象之Si膜200h中之P濃度充分地高、例如較Si膜200i中之P濃度高，可提高上述蝕刻速率之提升效果。
(變形例2)
亦可將於蝕刻步驟實施後形成之Si膜200i設為未摻雜P之無摻雜Si膜。藉由使屬於蝕刻對象之Si膜200h中之P濃度充分地高、例如較Si膜200i中之P濃度高，可同樣可獲得上述蝕刻速率之提升效果。
(變形例3)
亦可於第1成膜步驟途中使PH氣體之供給流量或分壓增加等，而於Si膜200h中，使成為蝕刻步驟中之蝕刻對象的表面側部分的P濃度較其他部分之P濃度高。藉由特別提高Si膜200h中成為蝕刻對象之部分的P濃度，可更加提高上述蝕刻速率的提升效果。
(變形例4)
第1氫沖洗步驟及第2氫沖洗步驟中，亦可省略任一步驟之實施。又，亦可分別省略此等雙方之步驟。
(變形例5)
上述成膜時序中，說明了在實施預蝕刻步驟後，進行1次自第1成膜步驟至第2成膜步驟之一連串步驟的情況，但亦可進行複數次之第1成膜步驟~第2成膜步驟之一連串步驟。
<本發明之其他實施形態>
以上具體說明了本發明之實施形態。但本發明並不限定於上述實施形態，在不脫離其要旨之範圍內可進行各種變更。
基板處理所使用之配方，較佳係配合處理內容而個別準備，經由電信通路或外部記憶裝置123事先儲存於記憶裝置121c內。然後，較佳係於開始處理時，CPU121a由儲存於記憶裝置121c內之複數配方中，配合基板處理內容，適當選擇適合的配方。藉此，可藉由1台基板處理裝置而再現性佳地形成各種膜種類、組成比、膜質、膜厚的膜。又，可減低操作員的負擔、避免操作錯誤，並可迅速地開始處理。
上述配方並不限定於新穎作成的情況，例如亦可藉由將已安裝於基板處理裝置之既存配方變更而準備。於變更配方的情況，可將變更後之配方經由電信通路或記錄有該配方之記錄媒體，安裝至基板處理裝置。又，亦可操作既存基板處理裝置所具備之輸入輸出裝置122，對基板處理裝置中已安裝之既存配方進行直接變更。
上述實施形態中，係針對一次處理複數片基板之批次式基板處理裝置形成膜的例子進行了說明。本發明並不限定於上述實施形態，例如亦可適合應用於使用一次處理1片或數片基板之單片式基板處理裝置而形成膜的情況。又，上述實施形態中，針對使用具有熱 壁型處理爐之基板處理裝置形成膜的例子進行了說明。本發明並不限定於上述實施形態，亦適合應用於使用具有冷壁型處理爐之基板處理裝置形成膜的情況。於使用此等基板處理裝置之情況，亦可依與上述實施形態或變形例相同之時序、處理條件進行成膜，可獲得與此等相同之效果。
藉上述實施形態之手法所形成的Si膜，可適合使用於由接觸孔之埋覆所進行之接觸栓形成等的用途。
又，上述實施形態或變形例等可適當組合使用。此等之處理手續、處理條件可設為例如與上述實施形態之處理手續、處理條件相同。
[實施例]
以下針對實施例進行說明。
作為實施例，使用圖1所示之基板處理裝置，藉由依序進行圖4所示之成膜時序之預蝕刻步驟、第1成膜步驟，於晶圓上形成Si膜。作為晶圓，係使用於表面形成有凹部、凹部之底部由單結晶Si所構成、凹部之側部及上部由絕緣膜(SiO)所構成的晶圓。分別使用Cl2氣體作為第1蝕刻氣體，使用MS氣體作為含Si氣體，使用PH氣體作為摻雜物氣體。各步驟中之處理溫度設為450~500℃範圍內的溫度。各步驟中除此以外的處理條件分別設為上述實施形態之各步驟所記載之處理條件範圍內的既定條件。預蝕刻步驟之所需時間設為大約10分鐘。
作為參考例，使用圖1所示之基板處理裝置，藉由依序進行種子層形成步驟、升溫步驟、圖4所示之成膜時序之第1成膜步 驟，於晶圓上形成Si膜。作為晶圓，係使用與實施例所使用之晶圓相同的晶圓。種子層形成步驟中，將處理溫度設為350~450℃範圍內之溫度，將處理壓力設為1~1000Pa範圍內之壓力，藉由交替重複進行對晶圓之DCS氣體供給、對晶圓之DS氣體供給，於晶圓上形成1~50Å範圍內之厚度的種子層。形成種子層的所需時間設為大約20分鐘。於升溫步驟中，將處理室內之晶圓溫度由種子層形成步驟中之處理溫度(350~450℃範圍內之溫度)、升溫至第1成膜步驟中之處理溫度(450~500℃範圍內之溫度)，待機直到晶圓溫度穩定為止。升溫步驟之所需時間為大約60分鐘。第1成膜步驟中之處理條件係設為與實施例之第1成膜步驟之處理條件相同。
作為比較例，使用圖1所示之基板處理裝置，藉由進行圖4所示之成膜時序之第1成膜步驟，於晶圓上形成Si膜。比較例中，設為未實施預蝕刻步驟。作為晶圓，係使用與實施例所使用之晶圓相同的晶圓。第1成膜步驟中之處理條件係設為與實施例之第1成膜步驟之處理條件相同。
然後，分別觀察實施例、參考例、比較例之Si膜的剖面構造。圖6(a)表示實施例之晶圓表面之剖面放大照片，(b)表示參考例之晶圓表面之剖面放大照片，(c)表示比較例之晶圓表面之剖面放大照片。
若比較圖6(a)與圖6(c)，可得知比較例中於凹部之底部磊晶Si膜並未成長。相對於此，可得知實施例中，於凹部之底部連續地形成了磊晶Si膜。亦即，藉由在第1成膜步驟實施前進行預蝕刻步驟，可於晶圓上形成具有高品質之Si膜、亦即具有磊晶Si膜與非晶質Si膜之積層構造的Si膜。
若比較圖6(a)與圖6(b)，可得知實施例所形成之磊晶Si膜不僅是連續之膜，尚具有與參考例所形成之磊晶Si膜相同程度之膜厚分佈。亦即，可得知藉由於第1成膜步驟實施前進行預蝕刻步驟，可於晶圓上，形成具有與在第1成膜步驟實施前形成種子層之情況相同程度之品質的Si膜。又，實施例中，開始第1成膜步驟前之準備時間(預蝕刻步驟之所需時間)為大約10分鐘；相對地，參考例中開始第1成膜步驟前之準備時間(種子層形成步驟及升溫步驟之合計時間)為大約80分鐘。由此可得知，藉由於第1成膜步驟實施前進行預蝕刻步驟，相較於在第1成膜步驟實施前形成種子層的情況，可使基板處理之生產性大幅提升。

Claims (20)

  1. 一種半導體裝置之製造方法，其具有：(a)對由單結晶矽所構成之基板供給第1蝕刻氣體，藉此對上述基板之表面進行預蝕刻的步驟；(b)對上述基板供給含矽氣體，藉此於表面經預蝕刻之上述基板上形成矽膜的步驟；(c)對上述基板供給分子構造與上述第1蝕刻氣體相異之第2蝕刻氣體，藉此對上述矽膜之一部分進行蝕刻的步驟；與(d)對上述基板供給含矽氣體，藉此於一部分經蝕刻之上述矽膜上進一步形成矽膜的步驟。
  2. 如請求項1之半導體裝置之製造方法，其中，上述第1蝕刻氣體及上述第2蝕刻氣體分別含有鹵原子，上述第1蝕刻氣體之1分子中所含鹵原子數係較上述第2蝕刻氣體之1分子中所含鹵原子數多。
  3. 如請求項1之半導體裝置之製造方法，其中，上述第1蝕刻氣體含有鹵原子、且不含鹵原子以外之原子；上述第2蝕刻氣體含有鹵原子及鹵原子以外之原子。
  4. 如請求項1之半導體裝置之製造方法，其中，上述第1蝕刻氣體係反應性較上述第2蝕刻氣體高。
  5. 如請求項1之半導體裝置之製造方法，其中，上述第1蝕刻氣體含有氯氣，上述第2蝕刻氣體含有氯化氫氣體。
  6. 如請求項1之半導體裝置之製造方法，其中，於同一處理室內進行(a)、(b)、(c)及(d)。
  7. 如請求項1之半導體裝置之製造方法，其中，於同一溫度條件下進行(a)、(b)、(c)及(d)。
  8. 如請求項1之半導體裝置之製造方法，其中，於450℃以上且550℃以下之溫度條件下進行(a)、(b)、(c)及(d)。
  9. 如請求項1之半導體裝置之製造方法，其中，於矽之結晶化溫度以下進行(a)、(b)、(c)及(d)。
  10. 如請求項1之半導體裝置之製造方法，其中，將(c)中上述基板所存在之空間的壓力設為較(a)中上述基板所存在之空間的壓力大。
  11. 如請求項1之半導體裝置之製造方法，其中，於(b)所形成之上述矽膜係摻雜了摻雜物的矽膜。
  12. 如請求項1之半導體裝置之製造方法，其中，於(b)中，對上述基板一起供給上述含矽氣體與摻雜物氣體。
  13. 如請求項1之半導體裝置之製造方法，其中，於(d)所形成之上述矽膜係摻雜了摻雜物的矽膜。
  14. 如請求項1之半導體裝置之製造方法，其中，於(d)中，對上述基板一起供給上述含矽氣體與摻雜物氣體。
  15. 如請求項1之半導體裝置之製造方法，其中，於上述基板之表面係露出單結晶矽與絕緣膜；於(b)中，在上述單結晶矽上使同質磊晶矽膜成長，於上述絕緣膜上使非晶質矽膜、多晶質矽膜、或非晶質與多晶質之混晶矽膜成長。
  16. 如請求項15之半導體裝置之製造方法，其中，於上述基板之表面設有凹部，上述凹部之底部係由上述單結晶矽所構成，上述凹部之側部係由上述絕緣膜所構成；藉由從上述凹部之側部所成長之上述非晶質矽膜、上述多晶質矽膜、或上述非晶質與多晶質之混晶矽膜，被覆從上述凹部之底部所成長之上述同質磊晶矽膜之上部，藉此使上述同質磊晶矽膜的成長停止。
  17. 如請求項16之半導體裝置之製造方法，其中，於上述凹部內，在上述同質磊晶矽膜上，形成使上述非晶質矽膜、上述多晶質矽膜、或上述非晶質與多晶質之混晶矽膜積層而成的積層構造。
  18. 如請求項16之半導體裝置之製造方法，其中，於上述單結晶矽和上述非晶質矽膜、上述多晶質矽膜、或上述非晶質與多晶質之混晶矽膜的界面，形成上述同質磊晶矽膜。
  19. 一種基板處理裝置，其具有：處理室，係對基板進行處理；第1供給系統，係對上述處理室內之基板供給第1蝕刻氣體；第2供給系統，係對上述處理室內之基板供給分子構造與上述第1蝕刻氣體相異、且反應性較上述第1蝕刻氣體低之第2蝕刻氣體；第3供給系統，係對上述處理室內之基板供給含矽氣體；與控制部，係構成為控制上述第1供給系統、上述第2供給系統及上述第3供給系統，使其等於上述處理室內進行下述處理：(a)對由單結晶矽所構成之基板供給上述第1蝕刻氣體，藉此對上述基板之表面進行預蝕的處理；(b)對上述基板供給上述含矽氣體，藉此於表面經預蝕刻之上述基板上形成矽膜的步驟；(c)對上述基板供給上述第2蝕刻氣體，藉此對上述矽膜之一部分進行蝕刻的處理；與(d)對上述基板供給上述含矽氣體，藉此於一部分經蝕刻之上述矽膜上進一步形成矽膜的處理。
  20. 一種記錄媒體，係電腦可讀取者，其記錄了藉由電腦使基板處理裝置於基板處理裝置之處理內執行下述手續的程式：(a)對由單結晶矽所構成之基板供給第1蝕刻氣體，藉此對上述基板之表面進行預蝕的手續；(b)對上述基板供給含矽氣體，藉此於表面經預蝕刻之上述基板上形成矽膜的手續；(c)對上述基板供給分子構造與上述第1蝕刻氣體相異、且反應性較上述第1蝕刻氣體低之第2蝕刻氣體，藉此對上述矽膜之一部分進行蝕刻的手續；與(d)對上述基板供給含矽氣體，藉此於一部分經蝕刻之上述矽膜上進一步形成矽膜的步驟。
TW107106383A 2017-03-22 2018-02-26 半導體裝置之製造方法、基板處理裝置及記錄媒體 TWI679678B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-056142 2017-03-22
JP2017056142A JP6778139B2 (ja) 2017-03-22 2017-03-22 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
TW201903827A TW201903827A (zh) 2019-01-16
TWI679678B true TWI679678B (zh) 2019-12-11

Family

ID=63583622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106383A TWI679678B (zh) 2017-03-22 2018-02-26 半導體裝置之製造方法、基板處理裝置及記錄媒體

Country Status (5)

Country Link
US (1) US10529560B2 (zh)
JP (1) JP6778139B2 (zh)
KR (1) KR102165125B1 (zh)
SG (1) SG10201802150YA (zh)
TW (1) TWI679678B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201526078A (zh) * 2013-11-22 2015-07-01 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置及記錄媒體
TW201618213A (zh) * 2014-10-02 2016-05-16 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置及記錄媒體
TW201637135A (zh) * 2014-11-19 2016-10-16 Hitachi Int Electric Inc 半導體裝置的製造方法，基板處理裝置，氣體供給系統，記錄媒體，三次元快閃記憶體，動態隨機存取記憶體，及半導體裝置
TW201637067A (zh) * 2015-01-14 2016-10-16 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置及記錄媒體
TW201703146A (zh) * 2015-02-25 2017-01-16 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置及記錄媒體

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
JP3398904B2 (ja) 1995-10-31 2003-04-21 富士通株式会社 基板表面の乾式洗浄方法
JP2003218037A (ja) 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
JP3918565B2 (ja) 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP4635051B2 (ja) * 2005-07-29 2011-02-16 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5032059B2 (ja) * 2006-05-11 2012-09-26 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、及び基板処理装置
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
JP2009289807A (ja) * 2008-05-27 2009-12-10 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR20090033788A (ko) 2007-10-01 2009-04-06 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법과 기판 처리 장치
US7776698B2 (en) 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
US8293592B2 (en) 2008-04-16 2012-10-23 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
JP5235142B2 (ja) * 2009-01-21 2013-07-10 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP2012146741A (ja) * 2011-01-07 2012-08-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP5925704B2 (ja) 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
US20150325447A1 (en) * 2013-01-18 2015-11-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
JPWO2014192870A1 (ja) 2013-05-31 2017-02-23 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
CN105609406B (zh) 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
JP6554438B2 (ja) * 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
US10177002B2 (en) * 2016-04-29 2019-01-08 Applied Materials, Inc. Methods for chemical etching of silicon

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201526078A (zh) * 2013-11-22 2015-07-01 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置及記錄媒體
TW201618213A (zh) * 2014-10-02 2016-05-16 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置及記錄媒體
TW201637135A (zh) * 2014-11-19 2016-10-16 Hitachi Int Electric Inc 半導體裝置的製造方法，基板處理裝置，氣體供給系統，記錄媒體，三次元快閃記憶體，動態隨機存取記憶體，及半導體裝置
TW201637067A (zh) * 2015-01-14 2016-10-16 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置及記錄媒體
TW201703146A (zh) * 2015-02-25 2017-01-16 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置及記錄媒體

Also Published As

Publication number Publication date
KR102165125B1 (ko) 2020-10-13
US10529560B2 (en) 2020-01-07
US20180277364A1 (en) 2018-09-27
JP6778139B2 (ja) 2020-10-28
JP2018160516A (ja) 2018-10-11
KR20180107729A (ko) 2018-10-02
SG10201802150YA (en) 2018-10-30
TW201903827A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
JP6585551B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6594768B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6100854B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6560991B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6573578B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR101993043B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN107180749B (zh) 半导体器件的制造方法、衬底处理装置及气体供给系统
US11164744B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW201801152A (zh) 凹部內之結晶成長方法及處理裝置與記錄媒體
TWI720389B (zh) 半導體裝置之製造方法、基板處理裝置及程式
TWI679678B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體