JP4635051B2 - 半導体装置の製造方法および基板処理装置 - Google Patents

半導体装置の製造方法および基板処理装置 Download PDF

Info

Publication number
JP4635051B2
JP4635051B2 JP2007528480A JP2007528480A JP4635051B2 JP 4635051 B2 JP4635051 B2 JP 4635051B2 JP 2007528480 A JP2007528480 A JP 2007528480A JP 2007528480 A JP2007528480 A JP 2007528480A JP 4635051 B2 JP4635051 B2 JP 4635051B2
Authority
JP
Japan
Prior art keywords
gas
hydrogen chloride
processing chamber
silicon
chlorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007528480A
Other languages
English (en)
Other versions
JPWO2007013464A1 (ja
Inventor
泰啓 井ノ口
敦 森谷
克彦 山本
祥晶 橋場
貴史 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2007013464A1 publication Critical patent/JPWO2007013464A1/ja
Application granted granted Critical
Publication of JP4635051B2 publication Critical patent/JP4635051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Description

本発明は、半導体装置の製造方法および基板処理装置に関し、特に、例えばMOSFET（Metal-Oxide-Semiconductor Field Effect Transistor）におけるソース／ドレイン上へ選択シリコンエピタキシャル成長するための半導体装置の製造方法および基板処理装置に関する。
MOSFETの高集積化および高性能化に伴い、半導体装置（半導体デバイス）特性の向上と微細化の両立が要求されている。この両立を実現するために、MOSFETのソース／ドレインの課題として、コンタクト抵抗の低抵抗化などが求められている。これらの問題を解決するための方法の一つとして、ソース／ドレイン上にシリコンエピタキシャル膜を選択成長させる方法がある（例えば、日本国特許公開公報２００５−１８３５１４号参照）。
しかしながら、シリコン窒化膜等の絶縁膜上にもシリコン膜が成長してしまい、選択破れ現象を起こす問題があり、プロセス制御が難しいという問題があった。
従って、本発明の主な目的は、選択成長プロセスにおいて選択性を向上させプロセスマージンを拡大し、高品質な選択成長膜を生成して、歩留まりの向上を図ることができる半導体装置の製造方法および基板処理装置を提供することにある。
本発明の一態様によれば、
表面の少なくとも一部にシリコン窒化膜またはシリコン酸化膜を有し、かつシリコン表面が露出したシリコン基板を処理室内に挿入し、
前記処理室内に少なくともシラン系のガスを導入する第１ステップと、少なくとも塩素ガスまたはフッ素ガスまたは塩化水素ガスを導入する第２ステップとを交互に複数回繰り返して、前記シリコン表面に選択的にエピタキシャル膜を成長させる半導体装置の製造方法であって、
前記第１ステップより第２ステップが先行して、前記交互の繰り返しが開始され、
前記第１ステップと第２ステップとを交互に複数回繰り返す際、複数回実行される第２ステップの内、最初に実行される第２ステップで導入される塩素ガスまたはフッ素ガスまたは塩化水素ガスの導入時間・流量は、それ以後に実行される第２ステップでの塩素ガスまたはフッ素ガスまたは塩化水素ガスの導入時間・流量よりも長いまたは多い半導体装置の製造方法が提供される。
本発明の他の態様によれば、
表面の少なくとも一部にシリコン窒化膜またはシリコン酸化膜を有し、かつシリコン表面が露出したシリコン基板を処理する処理室と、
前記処理室内に少なくともシラン系のガスと、塩素ガスまたはフッ素ガスまたは塩化水素ガスとを導入するガス導入部と、
前記ガス導入部を制御する制御装置であって、前記ガス導入部から前記処理室内に少なくとも前記シラン系のガスを導入する第１ステップと、少なくとも前記塩素ガスまたはフッ素ガスまたは塩化水素ガスを導入する第２ステップとを交互に複数回繰り返して、前記シリコン表面に選択的にエピタキシャル膜を成長させる場合に、前記第１ステップより第２ステップを先行させて、前記交互の繰り返しを開始させ、前記第１ステップと第２ステップとを交互に複数回繰り返すときは、複数回実行される第２ステップの内、最初に実行される第２ステップで導入される前記塩素ガスまたはフッ素ガスまたは塩化水素ガスの導入時間・流量が、それ以後に実行される第２ステップでの前記塩素ガスまたはフッ素ガスまたは塩化水素ガスの導入時間・流量よりも長いまたは多くなるように、前記ガス導入部を制御する前記制御装置と、
を有する基板処理装置が提供される。
本発明の好ましい実施例における減圧ＣＶＤ装置を説明するための概略斜視図である。 本発明の好ましい実施例における減圧ＣＶＤ装置を説明するための概略構造縦断面図である。 本発明の好ましい実施例における減圧ＣＶＤ装置の処理炉を説明するための概略構造縦断面図である。 本発明の好ましい実施例におけるプロセスシーケンス例を説明するための図である。
発明を実施するための好ましい形態
本発明の好ましい実施形態によれば、
表面の少なくとも一部にシリコン窒化膜またはシリコン酸化膜を有し、かつシリコン表面が露出したシリコン基板を処理室内に挿入し、
前記処理室内に少なくともシラン系のガスを導入する第１ステップと、少なくとも塩素ガスまたはフッ素ガスまたは塩化水素ガスを導入する第２ステップとを交互に複数回繰り返して、前記シリコン表面に選択的にエピタキシャル膜を成長させる半導体装置の製造方法であって、
前記第１ステップより第２ステップが先行して、前記交互の繰り返しが開始され、
前記第１ステップと第２ステップとを交互に複数回繰り返す際、複数回実行される第２ステップの内、最初に実行される第２ステップで導入される塩素ガスまたはフッ素ガスまたは塩化水素ガスの導入時間・流量は、それ以後に実行される第２ステップでの塩素ガスまたはフッ素ガスまたは塩化水素ガスの導入時間・流量よりも長いまたは多い半導体装置の製造方法が提供される。
さらに、本発明の好ましい実施形態によれば、
表面の少なくとも一部にシリコン窒化膜またはシリコン酸化膜を有し、かつシリコン表面が露出したシリコン基板を処理する処理室と、
前記処理室内に少なくともシラン系のガスと、塩素ガスまたはフッ素ガスまたは塩化水素ガスとを導入するガス導入部と、
前記ガス導入部を制御する制御装置であって、前記ガス導入部から前記処理室内に少なくとも前記シラン系のガスを導入する第１ステップと、少なくとも前記塩素ガスまたはフッ素ガスまたは塩化水素ガスを導入する第２ステップとを交互に複数回繰り返して、前記シリコン表面に選択的にエピタキシャル膜を成長させる場合に、前記第１ステップより第２ステップを先行させて、前記交互の繰り返しを開始させ、前記第１ステップと第２ステップとを交互に複数回繰り返すときは、複数回実行される第２ステップの内、最初に実行される第２ステップで導入される前記塩素ガスまたはフッ素ガスまたは塩化水素ガスの導入時間・流量が、それ以後に実行される第２ステップでの前記塩素ガスまたはフッ素ガスまたは塩化水素ガスの導入時間・流量よりも長いまたは多くなるように、前記ガス導入部を制御する前記制御装置と、
を有する基板処理装置が提供される。
好ましくは、前記シラン系のガスは、モノシランガスまたはジシランガスである。
また、好ましくは、前記第１ステップと第２ステップのそれぞれが実行された後に水素ガスを導入するステップを更に備え、該水素ガス導入ステップにてシリコン表面に付着した塩素もしくはフッ素原子を取り除く。
また、好ましくは、塩素ガスまたはフッ素ガスまたは塩化水素ガスを導入する時に、水素ガスまたは、窒素ガス、ヘリウムガス、アルゴンガスなどの不活性ガスを同時に導入する。
また、好ましくは、前記第１ステップと第２ステップとを交互に複数回繰り返す際、複数回実行される前記第２ステップのそれぞれは同じ条件で実行される。
本発明の好ましい実施例を図面を参照してさらに詳細に説明する。
図１は、本発明の好ましい実施例における減圧ＣＶＤ装置を説明するための概略斜視図であり、図２は、本発明の好ましい実施例における減圧ＣＶＤ装置を説明するための概略構造縦断面図であり、図３は、本発明の好ましい実施例における減圧ＣＶＤ装置の処理炉を説明するための概略構造縦断面図である。
図１に示すように、筐体１０１内部の前面側には、図示しない外部搬送装置との間で基板収納容器としてのカセット１００の授受を行う保持具授受部材としてのカセットステージ１０５が設けられ、カセットステージ１０５の後側には昇降手段としてのカセットエレベータ１１５が設けられ、カセットエレベータ１１５には搬送手段としてのカセット移載機１１４が取りつけられている。カセットエレベータ１１５の後側には、カセット１００の載置手段としてのカセット棚１０９が設けられ、カセット棚１０９はスライドステージ１２２上に横行可能に設けられている。又、カセット棚の上方にはカセット１００の載置手段としてのバッファカセット棚１１０が設けられている。更に、バッファカセット棚１１０の後側にはクリーンユニット１１８が設けられ、クリーンエアを筐体１０１の内部を流通させるように構成されている。
筐体１０１の後部上方には、処理炉２０２が設けられている。この処理炉２０２内には、ウエハ２００に所定の処理を行う処理室２０１が形成されている。処理炉２０２の下側には、気密室としてのロードロック室１０２が仕切弁としてのゲートバルブ２４４により連接され、ロードロック室１０２の前面にはカセット棚１０９と対向する位置に仕切手段としてのロードロックドア１２３が設けられている。ロードロック室１０２内には、基板としてのウエハ２００を水平姿勢で多段に保持する基板保持手段としてのボート２１７を、処理室２０１とロードロック室１０２との間で昇降させる昇降手段としてのボートエレベータ１２１が内設され、ボートエレベータ１２１には蓋体としてのシールキャップ２１９が取りつけられボート２１７を垂直に支持している。ロードロック室１０２とカセット棚１０９との間には図示しない昇降手段としての移載エレベータが設けられ、移載エレベータには搬送手段としてのウエハ移載機１１２が取りつけられている。
カセット移載機１１４等の搬送動作は、搬送制御手段１２４により制御される。
次に、本実施例の基板処理装置である減圧ＣＶＤ装置の処理炉周辺の構成を図２を参照して説明する。
気密室としてのロードロック室１０２の外面に下基板１４５が設けられ、下基板１４５に立設したガイドシャフト１４６の上端に上基板１４７が設けられ、下基板１４５と上基板１４７間に掛渡してボール螺子１４４が回転自在に設けられる。ボール螺子１４４は上基板１４７に設けられた昇降モータ１４８により回転される。ガイドシャフト１４６には昇降台１４９が昇降自在に嵌合し、昇降台１４９はボール螺子１４４に螺合している。
昇降台１４９には中空の昇降シャフト１５０が垂設され、昇降台１４９と昇降シャフト１５０の支持部は気密となっている。昇降シャフト１５０はロードロック室１０２の天板１５１を遊貫し、ロードロック室１０２の底面近くに到達する。天板１５１の貫通部は昇降シャフト１５０の昇降動に対して接触することがない様充分な余裕があり、又ロードロック室１０２と昇降台１４９間には昇降シャフト１５０の突出部を覆う伸縮性を有する壁（例えばベローズ１１９）が気密に設けられ、ベローズ１１９は昇降台１４９の昇降量に対応できる充分な伸縮量を有し、ベローズ１１９の内径は昇降シャフト１５０の外形に比べ充分に大きくベローズ１１９の伸縮で接触することがない様になっている。
昇降シャフト１５０の下端には昇降基板１５２が水平に固着される。昇降基板１５２の下面には駆動部カバー１５３が取付けられ、駆動部収納ケース１５４が構成されている。昇降基板１５２と駆動部カバー１５３との接合部にはＯリング等のシール部材により密閉される。従って、駆動部収納ケース１５４内部はロードロック室１０２内の雰囲気と隔離される。
また、昇降基板１５２の下面にはボート２１７の回転機構１５６が設けられ、回転機構１５２の周辺は、冷却手段１５７により、冷却される。
電力供給ケーブル１５８が昇降シャフト１５０の上端から昇降シャフト１５０の中空部を通って回転機構１５６に導かれて接続されている。また、冷却手段１５７およびシールキャップ２１９には冷却水経路１５９が形成されており、冷却水経路１５９には冷却水を供給する冷却水配管１６０が接続され、冷却水配管１６０は昇降シャフト１５０の上端から昇降シャフト１５０の中空部を通っている。
昇降基板１５２の上面には、シールキャップ２１９が気密に設けられる。昇降モータ１４８を駆動し、ボール螺子１４４を回転することで昇降台１４９、昇降シャフト１５０を介して駆動部収納ケース１５４を上昇させる。
昇降台１４９の上死点近傍でシールキャップ２１９が処理炉２０２の開口部である炉口１６１を閉塞し、ウエハ処理が可能な状態とする。ウエハ処理が完了すると、昇降モータ１４８が駆動されて、ボート２１７が降下され、ウエハを外部に搬出できる状態となる。
次に、本実施例の基板処理装置である減圧ＣＶＤ装置の処理炉の詳細を図３を参照して説明する。
図３に示すように、処理炉２０２は、アウタチューブ２０５よりなる反応管と、ガス排気管２３１と、ガス供給管２３２と、ガス供給管２３４と、マニホールド２０９と、マニホールド２０９の下端部（炉口１６１）を蓋し処理室２０１を密閉するシールキャップ２１９と、シールキャップ２１９上に設けられウエハ２００を垂直方向に多段に搭載するウエハ搭載体としてのボート２１７と、ボート２１７を回転する回転機構１５６と、図示しないヒータ素線と断熱部材を有しウエハ２００を加熱するヒータ２０７等を備えている。
アウタチューブ２０５、マニホールド２０９およびシールキャップ２１９等により処理室２０１を構成している。
この処理炉２０２の構成において、処理ガスは、第１のガス供給源１８０、第２のガス供給源１８１および第３のガス供給源１８２から供給され、ガス流量制御手段としてのＭＦＣ（マスフローコントローラー）１８３、ＭＦＣ１８４およびＭＦＣ１８５でその流量がそれぞれ制御された後、バルブ１７７、１７８、１７９をそれぞれ介して一本のガス供給管２３２より処理室２０１の上部から導入される。なお、ガス供給管２３２は、マニホールド２０９を貫通し、アウタチューブ２０５内を処理室２０１の上部まで延在して設けられている。ガス供給管２３２にはバルブ１７６が設けられている。
クリーニングガス供給管２４３もマニホールド２０９を貫通して設けられている。クリーニングガスは、第４のガス供給源１８７から供給され、ガス流量制御手段としてのＭＦＣ１８８でその流量が制御された後、バルブ１８６、２３５を介してクリーニングガス供給管２４３処理室２０１内に導入される。
マニホールド２０９には、ガス排気管２３１が連通して設けられている。ガス排気管２３１には排気バルブ１７５、排気システムとしての真空ポンプ２４６および除害装置２４８が下流側に向かってこの順序で設けられている。処理室２０１内の雰囲気はガス排気管２３１に接続された真空ポンプ２４６により、処理室２０１から排気される。
排気バルブ１７５と真空ポンプ２４６との間のガス排気管２３１には、不活性ガス供給システム２５１が連通して設けられている。不活性ガス供給システム２５１から加熱された不活性ガス２５２が排気バルブ１７５と真空ポンプ２４６との間のガス排気管２３１に供給される。真空ポンプ２４６と除害装置との間のガス排気管２３１には、不活性ガス供給システム２５３が連通して設けられている。不活性ガス供給システム２５３から加熱された不活性ガス２５４が真空ポンプ２４６と除害装置との間のガス排気管２３１に供給される。
なお、ヒータ２０７、回転機構１５６、ＭＦＣ１８３、１８４、１８５、１８７、バルブ１７５、１７６、１７７、１７８、１７９、２３５、２６３、昇降モータ１４８、ロードロックドア１２３、ゲートバルブ２４４、真空ポンプ２４６、除害装置２４８、不活性ガス供給システム２５１、２５３等は制御装置１６２によって制御され、ウエハ２００を搭載したボート２１７の処理室２０１とローロック室１０２との間の昇降、ゲートバルブ２４４やロードロックドア１２３の開閉、処理炉２０２内の温度制御、処理室２０１内への処理ガスやクリーニングガスの供給、処理室２０１の排気、ロードロック室１０２への不活性ガスとしての窒素ガスの供給、ロードロック室１０２の排気、冷却水経路１５９への冷却水の供給および停止、加熱された不活性ガス２５２、２５４のガス排気管２３１への供給やこれらの不活性ガスの温度等が制御装置１６２によって制御される。
次に、本実施例の基板処理装置である減圧ＣＶＤ装置における半導体ウエハ２００の処理の一例として、半導体シリコンウエハのシリコン露出面にモノシランガス、塩素ガスおよび水素ガスを用いてエピタキシャルＳｉ膜を選択的に成膜する場合を説明する。
図示しない外部搬送装置から搬送されたカセット１００は、カセットステージ１０５に載置され、カセットステージ１０５でカセット１００の姿勢を９０°変換され、更に、カセットエレベータ１１５の昇降動作、横行動作及び、カセット移載機１１４の進退動作の協働によりカセット棚１０９又は、バッファカセット棚１１０に搬送される。
ウエハ移載機１１２によりカセット棚１０９からボート２１７へウエハ２００が移載される。ボート２１７へウエハ２００を移載する準備として、ボート２１７がボートエレベータ１２１により降下され、ゲートバルブ２４４により処理室２０１が閉塞され、更にロードロック室１０２の内部にパージノズル２３４から窒素ガスのパージガスが導入される。ロードロック室１０２が大気圧に復圧された後、ロードロックドア１２３が開かれる。
水平スライド機構１２２はカセット棚１０９を水平移動させ、移載の対象となるカセット１００をウエハ移載機１１２に対峙する様に位置決めする。ウエハ移載機１１２は昇降動作、回転動作の協働によりウエハ２００をカセット１００よりボート２１７へと移載する。ウエハ２００の移載はいくつかのカセット１００に対して行われ、ボート２１７へ所定枚数ウエハの移載が完了した後、ロードロックドア１２３が閉じられ、ロードロック室１０２が排気管を介して真空引きされる。
真空引き完了後にガスパージノズル２３４より窒素ガスが導入され、ロードロック室１０２内部が窒素ガスにより大気圧に復圧されるとゲートバルブ２４４が開かれ、昇降モータ１４８を駆動することによりボートエレベータ１２１によりボート２１７が処理室２０１内に挿入され、シールキャップ２１９により処理炉２０２の開口部である炉口１６１を閉塞することによって処理室２０１を閉塞する。ボート２１７を処理室２０１内に挿入する際には、処理室２０１内の温度は２００℃に保たれている。ロードロック室１０２は、ウエハ２００の処理が終了して再びボート２１７がロードロック室１０２に下降してくるまでは窒素ガスによりほぼ大気圧に保たれている。
次に、排気バルブ１７５を開けて、処理室２０１内の雰囲気を排気し、処理室２０１の圧力を０．１Ｐａ程度に減圧する。そして、制御装置１６２によりヒータ２０７を制御し、処理室２０１内の温度、ひいてはウエハ２００の温度を７５０℃に維持する。その後、回転機構１５６が駆動してボート２１７を所定の回転数で回転する。
第１のガス供給源１８０、第２のガス供給源１８１、第３のガス供給源１８２には、処理ガスとして、モノシランガス、塩素ガス（または塩化水素ガス）および水素ガスがそれぞれ封入されており、それぞれの流量はＭＦＣ１８３、ＭＦＣ１８４、ＭＦＣ１８５によってそれぞれ制御される。ガス供給管を開閉するバルブ１７７，１７８，１７９を開き、バルブ１７６を開いて、処理ガスをガス供給管２３２を通じて、処理室２０１に後述する方法で供給し、一方では、ガス排気管２３１によって排気することによって処理室２０１内の圧力を１００Ｐａに保って、減圧ＣＶＤ法により、ウエハ２００のシリコン露出面にエピタキシャルＳｉ膜を成膜する。この際に、不活性ガス供給システム２５１から１００〜２００℃に加熱された不活性ガス２５２であるＮ２ガスを排気バルブ１７５と真空ポンプ２４６との間のガス排気管２３１に供給し、不活性ガス供給システム２５３から１００〜２００℃に加熱された不活性ガス２５４であるＮ２ガスを真空ポンプ２４６と除害装置との間のガス排気管２３１に供給する。
処理室２０１内でウエハ２００に所定の成膜処理がなされた後、処理室２０１内をパージガスとしての窒素ガスで置換する。すなわち、成膜後、（１）処理室２０１内を０．１Ｐａ程度までガス排気管２３１を介して減圧し、その後窒素ガス（Ｎ２）を図示しないガス供給源よりガス供給管２３２を介して処理室２０１内が３０Ｐａ程度になるまで流して処理室２０１内をパージし、その後、（２）窒素ガスを止めて、再度処理室２０１内を０．１Ｐａ程度までガス排気管２３１を介して減圧し、その後窒素ガスをガス供給管２３２より処理室２０１内が３０Ｐａ程度になるまで流して処理室２０１内をパージする。この（１）、（２）の操作をパージ３ｍｉｎ、減圧３ｍｉｎで４回繰り返す。その後ガス供給管２３２より窒素ガスを処理室２０１内に導入し、窒素ガスで処理室２０１内をほぼ大気圧まで戻す。なお、ロードロック室１０２は、上述のとおり、窒素ガスによりほぼ大気圧に保たれている。
この状態で、昇降モータ１４８を駆動することによりボートエレベータ１２１によりウエハ２００を搭載したボート２１７が処理室２０１からロードロック室１０２内に下降し、ゲートバルブ２４４が閉じられる。
その後、排気管を介してロードロック室１０２内を１０Ｔｏｒｒ以下まで真空引きし、その後、窒素ガスをパージノズル２３４より処理室２０１内に導入してロードロック室１０２内を大気圧まで窒素ガスで戻す。
その後、ロードロックドア１２３を開き、処理後のウエハ２００は上記した操作の逆の手順によりボート２１７からカセット棚１０９を経てカセットステージ１０５に移載され、図示しない外部搬送装置により搬出される。
以上のようにして、エピタキシャルＳｉ膜の成膜を所定回数行う毎に、ウエハ２００を搭載しない状態でボート２１７をボートエレベータ１２１により処理室２０１内に挿入し、シールキャップ２１９により処理炉２０２の開口部である炉口１６１を閉塞することによって処理室２０１を閉塞する。
次に、排気バルブ１７５を開けて、処理室２０１内の雰囲気を排気し、処理室２０１内を減圧する。そして、制御装置１６２によりヒータ２０７を制御し、処理室２０１内の温度を４００℃に維持する。その後、回転機構１５６が駆動してボート２１７を所定の回転数で回転する。
第４のガス供給源１８７には、クリーニングガスとしてのＣｌＦ３が封入されており、その流量はＭＦＣ１８８によって制御される。バルブ１８６を開き、バルブ２３５を開いて、クリーニングガスとしてのＣｌＦ３をガス供給管２４３を通じて、処理室２０１に供給し、一方では、ガス排気管２３１によって排気することによって処理室２０１内の圧力を所定の圧力に保って、クリーニングを行う。
この際に、不活性ガス供給システム２５１から５０〜１５０℃に加熱された不活性ガス２５２であるＮ２ガスを排気バルブ１７５と真空ポンプ２４６との間のガス排気管２３１に供給し、不活性ガス供給システム２５３から５０〜１５０℃に加熱された不活性ガス２５４であるＮ２ガスを真空ポンプ２４６と除害装置との間のガス排気管２３１に供給する。
ここで、ウエハ２００へのシリコンエピタキシャル膜の選択成長においては、次の通り行われる。
即ち、表面の少なくとも一部にシリコン窒化膜またはシリコン酸化膜を有し、かつシリコン表面が露出したシリコン基板を処理室２０１内に挿入し、処理室２０１内に少なくともシラン系ガスまたはゲルマン系ガスの少なくとも一方、または必要により水素ガスも導入する第１ステップと、塩素ガスまたはフッ素ガスまたは塩化水素ガス、また必要により水素ガスも導入する第２ステップとを、順に複数回繰り返して、選択的にシリコン表面にエピタキシャル膜を成長させる。この際には、第１ステップと第２ステップを順に複数回繰り返す前に、まず、第２ステップを行い、選択性を向上させる。
第１ステップは膜成長の工程であり、第２ステップはシリコン窒化膜等の絶縁膜上に成長したシリコン核やシリコン膜を除去するエッチングの工程である。
シリコン窒化膜等の絶縁膜上では、シリコン膜上よりもシリコン膜の成長開始が遅れるが、この成長遅れ時間をインキュベーション時間と呼んでおり、第１ステップでの膜成長時間はインキュベーション時間を超えないように設定している。
また、第２ステップの後、基板表面に塩素またはフッ素原子が付着し、膜の成長阻害となり、絶縁膜上、シリコン膜上共に膜成長量が減少する。従って、第１ステップと第２ステップを順に複数回繰り返して選択成長を行う場合の第１ステップの膜成長時間は塩素またはフッ素原子が付着している状態を前提として値を設定することになる。
一方、一連の選択エピタキシャル成長を行う前には基板の前処理を行いシリコン表面を高清浄な状態にする。この時、膜の成長阻害要因となる塩素またはフッ素原子は存在していないため、絶縁膜上、シリコン膜上共に、膜成長量は上記第１ステップと第２ステップの繰り返しにおける膜成長量と比較して大きい。
これらの理由から、基板の前処理の後、第１ステップと第２ステップを、第１ステップから始めて順に複数回繰り返す処理を行った場合、初回の第１ステップで絶縁膜上に膜が成長してしまい、選択破れを起こす問題があり、プロセス制御が難しかった。
そこで、本実施例では、第１ステップと第２ステップを順に複数回繰り返す前に、まず、第２ステップを行い、基板表面に塩素またはフッ素原子が付着している状態とし、選択性を向上させている。
また、本実施例では、第２ステップの後、基板表面に塩素またはフッ素原子が付着し、膜の成長阻害となるため、これら原子を減少させるために水素ガスを導入してパージを行うことが好ましい。ところが、これら原子を完全に取り除くことは難しく絶縁膜上、シリコン膜上共に膜成長量が減少する。従って、第２ステップの後、水素ガスを導入してパージを行う場合にも、まず、第２ステップを行い、その後、第１ステップと第２ステップを順に複数回繰り返して、シリコンの選択エピタキシャル成長を行う。
さらに、第１ステップの後にも水素ガスを導入してパージを行うことが好ましい。
また、第２ステップによるエッチングガスの供給については、初回供給分も含め、全て同じ条件にて供給するのがより好ましい。エッチングガスとして、塩素ガスを用いる場合を例にとると、Ｃｌ終端が少ないと選択破れ生じやすく、Ｃｌ終端が多いと成長速度が落ちて好ましくないからである。
なお、初回の第２ステップによるエッチングガス供給工程の条件としては、次のｉ）またはｉｉ）のようにしてもよい。
ｉ）初回の第２ステップによるエッチングガス供給は、２回目以降の第２ステップによるエッチングガス供給時間以上流す。過度のエッチングガスを流した後の第１ステップによる初回成長工程では、Ｓｉ表面での成長は遅くなるが、 選択破れは生じないからである。
ｉｉ）２回目以降の第２ステップによるエッチングガス供給流量よりも、初回の流量を多くして、時間を２回目以降と同じにする。
本実施例おけるプロセスシーケンス例を図４に示す。
まず、ウエハ２００を処理室２０１内にロードする（ステップ１０１）。
次に、ウエハ２００が所定の温度となるように温度設定を行う（ステップ１０２）。
次に、上記第２ステップにより、塩素ガスを処理室２０１内に導入する（ステップ１０３）。
次に、上記第１ステップにより、モノシランガスを処理室２０１内に導入する（ステップ１０４）。
次に、上記第２ステップにより、塩素ガスを処理室２０１内に導入する（ステップ１０５）。
次に、水素ガスを処理室２０１内に導入する（ステップ１０６）。
その後、上記ステップ１０４〜ステップ１０６を所定回数繰り返して、シリコンの選択成長を行う。
選択成長が終了したら、ウエハ２００を処理室２０１からアンロードする（ステップ１０７）。
ここで、本実施例では、基板の前処理の後、第１ステップと第２ステップの繰り返しに入る前に、第２ステップによるエッチング処理（ステップ１０３）を行うことにより、初回の第１ステップ（ステップ１０４）で選択破れが発生することが無くなり、プロセスマージンが拡大した。
なお、第２ステップによるエッチング処理（ステップ１０３）の後に、初回の第１ステップ（ステップ１０４）を行う前に、水素ガスによるパージ処理を行ってもよい。
また、第１ステップによる成長処理（ステップ１０４）の後に、第２ステップ（ステップ１０５）を行う前に、水素ガスによるパージ処理を行ってもよい。
本実施例における好ましい成長条件は次のとおりである。
ステップ１０２において成長温度を５００〜７００℃に設定する。
ステップ１０４におけるモノシランガス照射では、ＳｉＨ４流量：１〜１０００ｓｃｃｍ（好ましくは、１〜３００ｓｃｃｍ）、Ｈ２流量：５００〜１００００ｓｃｃｍ、圧力：１〜１０００Ｐａ、時間：３０〜１８０ｓｅｃである。
ステップ１０５における塩素ガス照射では、Ｃｌ２流量：１〜１０００ｓｃｃｍ（好ましくは、１〜５００ｓｃｃｍ）、Ｈ２流量：５００〜１００００ｓｃｃｍ、圧力：１〜１０００ｐａ、時間：３０〜１８０ｓｅｃである。
ステップ１０６における水素ガス照射では、Ｈ２流量：１０〜５００００ｓｃｃｍ（好ましくは、５００〜１００００ｓｃｃｍ）、時間：６０〜３００ｓｅｃ、圧力：１〜１０００ｐａである。なお、上記パージ工程（真空排気も伴わせて行う）は、Ｈ２ではなくＮ２でも良いが、ステップ１０４、ステップ１０５においてＨ２をベースにしているので、Ｈ２を用いた方がより好ましい。
ステップ１０５における塩素ガス照射では、ステップ１０５と同じ条件で行うか、または、Ｃｌ２流量：１〜１０００ｓｃｃｍ、照射時間：３０〜６００ｓｅｃで行う。なお、界面の清浄を考えると、長い時間の方が良く、例えば、３００ｓｅｃで行うことが好ましい。
明細書、特許請求の範囲、図面および要約書を含む２００５年７月２９日提出の日本国特許出願２００５−２２１８４２号の開示内容全体は、本国際出願で指定した指定国、又は選択した選択国の国内法令の許す限り、そのまま引用してここに組み込まれる。
種々の典型的な実施の形態を示しかつ説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の請求の範囲によってのみ限定されるものである。
以上説明したように、本発明の好ましい形態によれば、選択成長プロセスにおいて選択性を向上させプロセスマージンを拡大し、高品質な選択成長膜を生成して、歩留まりの向上を図ることができる。
その結果、本発明は、半導体装置の製造方法および基板処理装置に特に好適に利用できる。

Claims (7)

  1. 表面の少なくとも一部にシリコン窒化膜またはシリコン酸化膜を有し、かつシリコン表面が露出したシリコン基板を処理室内に挿入し、
    前記処理室内に少なくともシラン系のガスを導入する第１ステップと、少なくとも塩素ガスまたはフッ素ガスまたは塩化水素ガスを導入する第２ステップとを交互に複数回繰り返して、前記シリコン表面に選択的にエピタキシャル膜を成長させる半導体装置の製造方法であって、
    前記第１ステップより第２ステップが先行して、前記交互の繰り返しが開始され、
    前記第１ステップと第２ステップとを交互に複数回繰り返す際、複数回実行される第２ステップの内、最初に実行される第２ステップで導入される塩素ガスまたはフッ素ガスまたは塩化水素ガスの導入時間は、それ以後に実行される第２ステップでの塩素ガスまたはフッ素ガスまたは塩化水素ガスの導入時間よりも長い半導体装置の製造方法。
  2. 表面の少なくとも一部にシリコン窒化膜またはシリコン酸化膜を有し、かつシリコン表面が露出したシリコン基板を処理室内に挿入し、
    前記処理室内に少なくともシラン系のガスを導入する第１ステップと、少なくとも塩素ガスまたはフッ素ガスまたは塩化水素ガスを導入する第２ステップとを交互に複数回繰り返して、前記シリコン表面に選択的にエピタキシャル膜を成長させる半導体装置の製造方法であって、
    前記第１ステップより第２ステップが先行して、前記交互の繰り返しが開始され、
    前記第１ステップと第２ステップとを交互に複数回繰り返す際、複数回実行される第２ステップの内、最初に実行される第２ステップで導入される塩素ガスまたはフッ素ガスまたは塩化水素ガスの流量は、それ以後に実行される第２ステップで導入される塩素ガスまたはフッ素ガスまたは塩化水素ガスの流量よりも多い半導体装置の製造方法。
  3. 前記シラン系のガスは、モノシランガスまたはジシランガスである請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１ステップと第２ステップのそれぞれが実行された後に水素ガスを導入するステップを更に備え、該水素ガス導入ステップにてシリコン表面に付着した塩素もしくはフッ素原子を取り除く請求項１または２に記載の半導体装置の製造方法。
  5. 塩素ガスまたはフッ素ガスまたは塩化水素ガスを導入する時に、水素ガスを同時に導入する請求項１または２に記載の半導体装置の製造方法。
  6. 表面の少なくとも一部にシリコン窒化膜またはシリコン酸化膜を有し、かつシリコン表面が露出したシリコン基板を処理する処理室と、
    前記処理室内に少なくともシラン系のガスと、塩素ガスまたはフッ素ガスまたは塩化水素ガスとを導入するガス導入部と、
    前記ガス導入部を制御する制御装置であって、前記ガス導入部から前記処理室内に少なくとも前記シラン系のガスを導入する第１ステップと、少なくとも前記塩素ガスまたはフッ素ガスまたは塩化水素ガスを導入する第２ステップとを交互に複数回繰り返して、前記シリコン表面に選択的にエピタキシャル膜を成長させる場合に、前記第１ステップより第２ステップを先行させて、前記交互の繰り返しを開始させ、前記第１ステップと第２ステップとを交互に複数回繰り返すときは、複数回実行される第２ステップの内、最初に実行される第２ステップで導入される前記塩素ガスまたはフッ素ガスまたは塩化水素ガスの導入時間が、それ以後に実行される第２ステップでの前記塩素ガスまたはフッ素ガスまたは塩化水素ガスの導入時間よりも長くなるように、前記ガス導入部を制御する前記制御装置と、
    を有する基板処理装置。
  7. 表面の少なくとも一部にシリコン窒化膜またはシリコン酸化膜を有し、かつシリコン表面が露出したシリコン基板を処理する処理室と、
    前記処理室内に少なくともシラン系のガスと、塩素ガスまたはフッ素ガスまたは塩化水素ガスとを導入するガス導入部と、
    前記ガス導入部を制御する制御装置であって、前記ガス導入部から前記処理室内に少なくとも前記シラン系のガスを導入する第１ステップと、少なくとも前記塩素ガスまたはフッ素ガスまたは塩化水素ガスを導入する第２ステップとを交互に複数回繰り返して、前記シリコン表面に選択的にエピタキシャル膜を成長させる場合に、前記第１ステップより第２ステップを先行させて、前記交互の繰り返しを開始させ、前記第１ステップと第２ステップとを交互に複数回繰り返すときは、複数回実行される第２ステップの内、最初に実行される第２ステップで導入される前記塩素ガスまたはフッ素ガスまたは塩化水素ガスの流量が、それ以後に実行される第２ステップで導入される前記塩素ガスまたはフッ素ガスまたは塩化水素ガスの流量よりも多くなるように、前記ガス導入部を制御する前記制御装置と、
    を有する基板処理装置。
JP2007528480A 2005-07-29 2006-07-25 半導体装置の製造方法および基板処理装置 Active JP4635051B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005221842 2005-07-29
JP2005221842 2005-07-29
PCT/JP2006/314687 WO2007013464A1 (ja) 2005-07-29 2006-07-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007013464A1 JPWO2007013464A1 (ja) 2009-02-05
JP4635051B2 true JP4635051B2 (ja) 2011-02-16

Family

ID=37683359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007528480A Active JP4635051B2 (ja) 2005-07-29 2006-07-25 半導体装置の製造方法および基板処理装置

Country Status (4)

Country Link
US (1) US8466049B2 (ja)
JP (1) JP4635051B2 (ja)
TW (1) TWI424496B (ja)
WO (1) WO2007013464A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170104380A (ko) * 2016-03-07 2017-09-15 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법 및 처리 장치
KR20170113273A (ko) * 2016-03-30 2017-10-12 도쿄엘렉트론가부시키가이샤 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체
US10822714B2 (en) 2016-03-07 2020-11-03 Tokyo Electron Limited Method of growing crystal in recess and processing apparatus used therefor

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8282733B2 (en) 2007-04-02 2012-10-09 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor apparatus
JP2008277777A (ja) * 2007-04-02 2008-11-13 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP4918453B2 (ja) * 2007-10-11 2012-04-18 東京エレクトロン株式会社 ガス供給装置及び薄膜形成装置
JP2010092979A (ja) * 2008-10-06 2010-04-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5564311B2 (ja) * 2009-05-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び基板の製造方法
JP5393895B2 (ja) 2010-09-01 2014-01-22 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5632687B2 (ja) * 2010-09-10 2014-11-26 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP6349234B2 (ja) * 2014-02-19 2018-06-27 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
US9653282B2 (en) 2014-07-29 2017-05-16 Applied Materials, Inc. Silicon-containing substrate cleaning procedure
JP6391171B2 (ja) * 2015-09-07 2018-09-19 東芝メモリ株式会社 半導体製造システムおよびその運転方法
KR102458309B1 (ko) 2015-12-28 2022-10-24 삼성전자주식회사 SiOCN 물질막의 형성 방법 및 반도체 소자의 제조 방법
EP3513426A4 (en) * 2016-09-14 2020-06-10 Applied Materials, Inc. DEGASSING CHAMBER FOR ARSENIC ASSOCIATED PROCESSES
JP6867188B2 (ja) * 2017-02-27 2021-04-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6778139B2 (ja) 2017-03-22 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7221187B2 (ja) * 2019-09-30 2023-02-13 東京エレクトロン株式会社 成膜方法、及び成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153688A (ja) * 1994-09-13 1996-06-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2003086511A (ja) * 2001-09-05 2003-03-20 Hynix Semiconductor Inc 半導体素子の選択エピタキシャル成長法
JP2005183514A (ja) * 2003-12-17 2005-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217921A (ja) * 1991-09-13 1993-08-27 Motorola Inc 材料膜のエピタキシアル成長を行うための温度制御された処理
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
JP4215447B2 (ja) * 2002-04-17 2009-01-28 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US7468311B2 (en) * 2003-09-30 2008-12-23 Tokyo Electron Limited Deposition of silicon-containing films from hexachlorodisilane
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7358194B2 (en) * 2005-08-18 2008-04-15 Tokyo Electron Limited Sequential deposition process for forming Si-containing films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153688A (ja) * 1994-09-13 1996-06-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2003086511A (ja) * 2001-09-05 2003-03-20 Hynix Semiconductor Inc 半導体素子の選択エピタキシャル成長法
JP2005183514A (ja) * 2003-12-17 2005-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170104380A (ko) * 2016-03-07 2017-09-15 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법 및 처리 장치
KR102116165B1 (ko) 2016-03-07 2020-06-05 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법 및 처리 장치
US10822714B2 (en) 2016-03-07 2020-11-03 Tokyo Electron Limited Method of growing crystal in recess and processing apparatus used therefor
KR20170113273A (ko) * 2016-03-30 2017-10-12 도쿄엘렉트론가부시키가이샤 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체
KR102158406B1 (ko) * 2016-03-30 2020-09-22 도쿄엘렉트론가부시키가이샤 실리콘막의 형성 방법 및 형성 장치, 및 기억 매체

Also Published As

Publication number Publication date
WO2007013464A1 (ja) 2007-02-01
US8466049B2 (en) 2013-06-18
US20090104740A1 (en) 2009-04-23
TWI424496B (zh) 2014-01-21
JPWO2007013464A1 (ja) 2009-02-05
TW200746297A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
JP4635051B2 (ja) 半導体装置の製造方法および基板処理装置
JP5023004B2 (ja) 基板処理方法及び基板処理装置
JP4809175B2 (ja) 半導体装置の製造方法
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
JP5235142B2 (ja) 半導体装置の製造方法及び基板処理装置
US8012885B2 (en) Manufacturing method of semiconductor device
US8293592B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP4324632B2 (ja) 半導体装置の製造方法および基板処理装置
JP4324418B2 (ja) 基板処理装置および半導体デバイスの製造方法
JP2005340283A (ja) 基板処理装置
JP5214778B2 (ja) 基板処理装置及び半導体デバイスの製造方法
JP2009260015A (ja) 基板の製造方法及び基板処理装置
JP2006059938A (ja) 基板処理装置
JP5032059B2 (ja) 半導体装置の製造方法、基板処理方法、及び基板処理装置
CN109891555B (zh) 低温外延层形成方法
JP2007088225A (ja) 半導体デバイスの製造方法
JP2007056288A (ja) 半導体デバイスの製造方法
JP2008103508A (ja) 半導体デバイスの製造方法
JP2010073714A (ja) 基板処理方法
JP2010073860A (ja) 基板処理装置
JP2005259927A (ja) 基板処理装置
JP2006216586A (ja) 基板処理装置
JP2005277259A (ja) 基板処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101119

R150 Certificate of patent or registration of utility model

Ref document number: 4635051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350