TWI424496B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI424496B
TWI424496B TW095127581A TW95127581A TWI424496B TW I424496 B TWI424496 B TW I424496B TW 095127581 A TW095127581 A TW 095127581A TW 95127581 A TW95127581 A TW 95127581A TW I424496 B TWI424496 B TW I424496B
Authority
TW
Taiwan
Prior art keywords
gas
processing chamber
substrate
semiconductor device
manufacturing
Prior art date
Application number
TW095127581A
Other languages
English (en)
Other versions
TW200746297A (en
Inventor
Yasuhiro Inokuchi
Atsushi Moriya
Hatsuhiko Yamamoto
Yoshiaki Hashiba
Takashi Yokogawa
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW200746297A publication Critical patent/TW200746297A/zh
Application granted granted Critical
Publication of TWI424496B publication Critical patent/TWI424496B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導體裝置的製造方法
本發明係關於一種半導體裝置的製造方法，尤其關於一種用以例如於MOSFET(金屬氧化物半導體場效電晶體)之源極/汲極上選擇性地進行矽磊晶成長的半導體裝置的製造方法。
隨著MOSFET之高積體化及高性能化，要求半導體裝置(半導體元件)特性更佳且細微化之兩者兼具。為了實現這樣的兩者兼具，在MOSFET之源極/汲極之課題上，例如希望接觸電阻之低電阻化。用以解決這些問題之方法之一，是於源極/汲極上選擇性地長出矽磊晶薄膜之方法(例如，參照日本專利公開公報2005－183514號)。
然而，問題是連氮化矽薄膜等之絕緣膜上也會長出矽薄膜，發生選擇失敗的現象，故製程之控制很困難。
因此，本發明之主要目的在於提供一種半導體裝置的製造方法，可以在選擇性成長製程中，提高選擇性，擴大製程適用範圍(process margin)，生成高品質的選擇成長膜，藉以謀求良率之提高。
依據本發明之一型態，提供一種半導體裝置的製造方法：將表面至少一部分具有氮化矽薄膜或氧化矽薄膜，且矽表面係露出的矽基板插入處理室內，使至少將矽烷系之氣體導入前述處理室內的第1步驟，以及至少將蝕刻氣體導入的第2步驟，交替反覆地做複數次，藉以於前述矽表面選擇性地長出磊晶薄膜；較之前述第1步驟，第2步驟係先做，再開始前述之交替反覆。
 較佳實施例
依據本發明之較佳實施型態，提供一種半導體裝置的製造方法：將表面至少一部分具有氮化矽薄膜或氧化矽薄膜，且矽表面係露出的矽基板插入處理室內，使至少將矽烷系之氣體導入前述處理室內的第1步驟，以及至少將蝕刻氣體導入的第2步驟，交替反覆地做複數次，藉以於前述矽表面上選擇性地長出磊晶薄膜；較之前述第1步驟，第2步驟係先做，再開始前述之交替反覆。
較佳為，前述矽烷系之氣體是甲矽烷氣體或二矽烷氣體。
又，較佳為，前述蝕刻氣體是氯氣或氟氣或氯化氫氣體。
又，較佳為，更具備在前述第1步驟及第2步驟分別執行後將氫氣導入的步驟，藉該氫氣導入步驟去除附著於矽表面的氯或氟原子。
又，較佳為，在將氯氣或氟氣或氯化氫氣體導入時，同時將氫氣，或氮氣、氦氣、氬氣等非活性氣體導入。
又，較佳為，在使前述第1步驟及第2步驟交替反覆地做複數次時，要執行複數次之前述第2步驟之每步驟係以相同條件而執行。
又，較佳為，在前述第1步驟及第2步驟交替反覆地做複數次時，要執行複數次之第2步驟中，在最初執行之第2步驟導入的蝕刻氣體之導入時間，比在其後執行之第2步驟的蝕刻氣體之導入時間更長。
又，較佳為，在前述第1步驟及第2步驟交替反覆地做複數次時，要執行複數次之第2步驟中，在最初執行之第2步驟導入的蝕刻氣體之流量，比在其後執行之第2步驟導入的蝕刻氣體之流量更多。
參照圖式更詳細說明本發明之較佳實施例。
第1圖是用以說明本發明較佳實施例之減壓CVD裝置的概略立體圖；第2圖是用以說明本發明較佳實施例之減壓CVD裝置的概略構造縱剖面圖；第3圖是用以說明本發明較佳實施例之減壓CVD裝置之處理爐的概略構造縱剖面圖。
構造上，如第1圖所示，於框體101內部之前面側設有做為保持具授受構件之匣盒載台105，其用來與未圖示之外部搬運裝置之間授受做為基板收納容器之匣盒100；於匣盒載台105之後側設有做為升降手段之匣盒升降機115；於匣盒升降機115安裝有做為搬運手段之匣盒移載機114。於匣盒升降機115之後側設有做為匣盒100之載置手段的匣盒架109；匣盒架109以可橫行之方式設於滑動載台122上。又，於匣盒架之上方設有做為匣盒100之載置手段的匣盒暫存架110。再者，於匣盒暫存架110之後側設有空氣過濾單元(clean unit)118，用以使潔淨的空氣在框體101之內部流通。
於框體101之後部上方設有處理爐202。於此處理爐202內形成有用以對晶圓200做既定處理的處理室201。處理爐202之下側，藉由做為隔間閥之閘閥244連接有做為氣密室之真空預備室(load－lock chamber)102；於真空預備室102前面之與匣盒架109相對向之位置設有做為隔間手段之真空預備室門123。於真空預備室l02內設有做為升降手段之晶舟升降機121，其用以使做為基板保持手段之晶舟217在處理室201與真空預備室102之間升降，該基板保持手段用以將做為基板之晶圓200以水平姿態保持於多層；於晶舟升降機121安裝有做為蓋體之封帽219，藉以支撐晶舟217成為鉛直狀態。於真空預備室102與匣盒架109之間設有做為未圖示之升降手段的移載升降機；於移載升降機安裝有做為搬運手段之晶圓移載機112。
匣盒移載機114等之搬運動作藉由搬運控制手段124而控制。
其次，參照第2圖說明身為本實施例基板處理裝置之減壓CVD裝置的處理爐周邊構成。
於做為氣密室之真空預備室102之外面設有下基板145，在豎設於下基板145之導軸146之上端設有上基板147，在下基板145與上基板147之間可旋轉自如地架設著滾珠螺桿144。滾珠螺桿144係藉由設於上基板147之升降馬達148而旋轉。於導軸146可升降自如地嵌合有升降台149，升降台149螺合於滾珠螺桿144。
於升降台149垂設有中空之升降軸150，升降台149及升降軸150之支撐部係處於氣密狀態。升降軸150鬆鬆地穿過真空預備室102之天板151，到達真空預備室102之底面附近。
天板151之貫穿部相對於升降軸150之升降動作足夠大，使不接觸。此外，於真空預備室102與升降台149間氣密地設有用以覆蓋升降軸150之突出部的具有伸縮性隔牆(例如：伸縮囊119)；伸縮囊119具有可以充分對應升降台149之升降量的伸縮量，伸縮囊119之內徑相對於升降軸150之外形足夠大，故不會因伸縮囊119之伸縮而接觸。
於升降軸150之下端水平地固設有升降基板152。於升降基板152之下側面安裝有驅動部蓋153，如此構成驅動部收納容器154。升降基板152及驅動部蓋153之接合部係藉由O型環等密封構件而密閉。因此，驅動部收納容器154內部係與真空預備室102內之氣體隔絕。
此外，於升降基板152之下面設有晶舟217之旋轉手段156，旋轉手段152之周邊藉由冷卻手段157而冷卻。
電力供應纜線158自升降軸150之上端通過升降軸150之中空部，引導至旋轉手段156連接起來。又，於冷卻手段157及封帽219形成有冷卻水路徑159，於冷卻水路徑159連接有用以供應冷卻水的冷卻水配管160，冷卻水配管160則自升降軸150之上端通過升降軸150之中空部。
於升降基板152之上面氣密地設有封帽219。藉著驅動升降馬達148，旋轉滾珠螺桿144，來透過升降台149、升降軸150使驅動部收納容器154上升。
在升降台149之上死點附近，封帽219封閉身為處理爐202之開口部的爐口161，成為可以做晶圓處理的狀態。晶圓處理一完成，升降馬達148即被驅動，晶舟217下降，成為可以將晶圓搬運到外部的狀態。
其次，參照第3圖詳細說明身為本實施例之基板處理裝置的減壓CVD裝置之處理爐。
如第3圖所示，處理爐202具備：由外管205所構成之反應管；氣體排氣管231；氣體供應管232；淨化用噴嘴234；分歧管209；封帽219，用以覆蓋分歧管209之下端部(爐口161)，以密封處理室201；做為晶圓搭載體之晶舟217，用以在垂直方向上多層搭載設於封帽219上之晶圓200；旋轉手段156，用以旋轉晶舟217；以及加熱器207，具有未圖示之加熱素線及絕熱構件，用以加熱晶圓200。
使用外管205、分歧管209、封帽219等來構成處理室201。
在此處理爐202之構成中，處理氣體，係自第1氣體供應源180、第2氣體供應源181及第3氣體供應源182供應，其流量分別被做為氣體流量控制手段之MFC(mass flow controller；質量流量控制器)183、MFC184及MFC185所控制後，分別經由閥177、178、179自一條氣體供應管232導入處理室201之上部。此外，氣體供應管232，係設置成：貫穿分歧管209，在外管205內延伸至處理室201之上部。於氣體供應管232設有閥176。
清洗用氣體供應管243也設置成貫穿分歧管209。清洗用氣體(cleaning gas)，係自第4氣體供應源187供應，其流量被做為氣體流量控制手段之MFC188所控制後，經由閥186、235清洗用氣體供應管243導入處理室201內。
於分歧管209連通設有氣體排氣管231。於氣體排氣管231依照往下游之方向設有排氣閥175、做為排氣系統之真空泵246及除害裝置248。處理室201內之氣體藉由與氣體排氣管231連接之真空泵246，而自處理室201排氣。
於排氣閥175與真空泵246之間之氣體排氣管231，連通設有非活性氣體供應系統251。加熱後之非活性氣體252自非活性氣體供應系統251供應至排氣閥175與真空泵246之間之氣體排氣管231。於真空泵246與除害裝置之間之氣體排氣管231，連通設有非活性氣體供應系統253。
加熱後之非活性氣體254自非活性氣體供應系統253供應至真空泵246與除害裝置之間之氣體排氣管231。
此外，加熱器207、旋轉手段156、MFC183、184、185、187、閥175、176、177、178、179、235、263、升降馬達148、真空預備室門123、閘閥244、真空泵246、除害裝置248、非活性氣體供應系統251、253等是被控制裝置162所控制，搭載有晶圓200之晶舟217之處理室201與真空預備室102之間的升降、閘閥244或真空預備室門123之開閉、處理爐202內之溫度控制、將處理氣體或清洗用氣體供應給處理室201內的動作、處理室201之排氣、將做為非活性氣體之氮氣供應給真空預備室102的動作、真空預備室102之排氣、將冷卻水供應及停止供應給冷卻水路徑159的動作、將加熱後之非活性氣體252、254供應給氣體排氣管231的動作或這些非活性氣體之溫度等，係被控制裝置162所控制。
其次，以身為本實施例之基板處理裝置的減壓CVD裝置來處理半導體晶圓200之例子，說明於半導體矽晶圓之矽露出面以甲矽烷氣體、氯氣及氫氣來選擇性長出磊晶矽薄膜的情況。
自未圖示之外部搬運裝置搬運後之匣盒100，係載置於匣盒載台105上，匣盒100之姿態藉匣盒載台105改變90°，再者，藉匣盒升降機115之升降動作、橫行動作及匣盒移載機114之進退動作的協同動作而搬運至匣盒架109或匣盒暫存架110。
晶圓200藉晶圓移載機112自匣盒架109移載到晶舟217。有關將晶圓200移載到晶舟217的準備，晶舟217藉晶舟升降機121而下降，處理室201藉閘閥244而封閉，再者，氮氣之淨化用氣體(purge gas)自淨化用噴嘴234導入真空預備室102之內部234。真空預備室102復壓至大氣壓後，真空預備室門123打開。
水平滑動手段122，係使匣盒架109水平移動，且定位使得做為移載對象之匣盒100與晶圓移載機112對峙。晶圓移載機112藉升降動作、旋轉動作之協同動作而將晶圓200自匣盒100移載至晶舟217。晶圓200之移載是對於幾個匣盒100進行，既定片數之晶圓到晶舟217之移載完成後，真空預備室門123關閉，真空預備室102透過排氣管被抽真空。
抽真空完成後，氮氣自氣體淨化用噴嘴234導入，真空預備室102內部藉氮氣而復壓至大氣壓，閘閥244即打開，驅動升降馬達148，藉此，晶舟217藉晶舟升降機121插入處理室201內，且藉封帽219封閉身為處理爐202之開口部的爐口161，藉此封閉處理室201。在將晶舟217插入處理室201內時，處理室201內之溫度保持於200℃。真空預備室102在晶圓200之處理結束，晶舟217再度下降至真空預備室102之前，一直藉氮氣大致保持於大氣壓。
其次，打開排氣閥175，排出處理室201內之氣體，將處理室201之壓力減壓至0.1Pa之程度。接著，藉控制裝置162來控制加熱器207，將處理室201內之溫度及晶圓200之溫度維持於750℃。然後，旋轉手段156驅動以既定轉速旋轉晶舟217。
於第1氣體供應源180、第2氣體供應源181、第3氣體供應源182分別封入甲矽烷氣體、氯氣(或氯化氫氣體)及氫氣以做為處理氣體，各自之流量分別被MFC183、MFC184、MFC185所各自控制。打開用以開關氣體供應管之閥177、178、179，打開閥176，將處理氣體經由氣體供應管232以後述之方法供應給處理室201，另一方面，藉氣體排氣管231進行排氣，藉此將處理室201內之壓力保持於100Pa，且藉減壓CVD法於晶圓200之矽露出面形成磊晶矽薄膜。此時，自非活性氣體供應系統251將身為加熱到100~200℃後之非活性氣體252的氮氣，供應給排氣閥175與真空泵246之間之氣體排氣管231；自非活性氣體供應系統253將身為加熱到100~200℃後之非活性氣體254的氮氣，供應給真空泵246與除害裝置之間之氣體排氣管231。
在處理室201內對晶圓200做既定之成膜處理後，以做為淨化用氣體之氮氣來取代處理室201內。亦即，成膜後，(1)經由氣體排氣管231將處理室201內減壓至0.1Pa之程度，然後，自未圖示之氣體供應源經由氣體供應管232放出氮氣(N2 )直到處理室201內達30Pa之程度為止，以淨化處理室201內，然後，(2)停止氮氣之供應，再度經由氣體排氣管231將處理室201內減壓至0.1Pa之程度，然後，自氣體供應管232放出氮氣直到處理室201內達30Pa之程度，以淨化處理室201內。將此(1)、(2)之操作以淨化3min、減壓3min反覆地做4次。然後，自氣體供應管232將氮氣導入處理室201內，以氮氣使處理室201內回到約大氣壓之程度。此外，真空預備室102如上所述是藉氮氣保持於約大氣壓之程度。
在此狀態下，由於驅動升降馬達148，故搭載有晶圓200之晶舟217藉晶舟升降機121自處理室201下降至真空預備室102內，閘閥244關上。
然後，經由排氣管將真空預備室102內抽真空至10Torr以下之程度，然後，藉淨化用噴嘴234將氮氣導入處理室201內，且以氮氣使真空預備室102內回到大氣壓。
然後，打開真空預備室門123，處理後之晶圓200，係依照上述操作之相反順序自晶舟217經過匣盒架109移載至匣盒載台105，藉未圖示之外部搬運裝置搬出。
如上述般，每當形成磊晶矽薄膜之既定次數，就在不搭載晶圓200之狀態下藉晶舟升降機121將晶舟217插入處理室201內，且藉封帽219封閉身為處理爐202之開口部的爐口161，以封閉處理室201。
其次，打開排氣閥175，將處理室201內之氣體排出，以將處理室201內減壓。接著，藉控制裝置162控制加熱器207，將處理室201內之溫度維持於40o℃。然後，旋轉手段156驅動，使晶舟217以既定轉速旋轉。
於第4氣體供應源187封入有做為清洗用氣體之ClF3 ，其流量被MFC188所控制。打開閥186，打開閥235，以使做為清洗用氣體之ClF3 通過氣體供應管243，供應給處理室201，另一方面，藉氣體排氣管231進行排氣，藉此將處理室201內之壓力保持於既定壓力，且進行清洗。
此時，自非活性氣體供應系統251將身為加熱到50~150℃後之非活性氣體252的N2 氣體供應給排氣閥175與真空泵246之間之氣體排氣管231；自非活性氣體供應系統253將身為加熱到50~150℃後之非活性氣體254的N2 氣體供應給真空泵246與除害裝置之間之氣體排氣管231。
在此，於晶圓200進行矽磊晶薄膜之選擇性成長，係如下般進行。
亦即，將表面至少一部具有氮化矽薄膜或氧化矽薄膜，且矽表面露出的矽基板插入處理室201內，使至少將矽烷系氣體或鍺烷系氣體之至少一者導入處理室201內，或視必要也將氫氣導入處理室201內的第1步驟，以及也將氯氣或氟氣或氯化氫氣體，及視必要也將氫氣導入的第2步驟，依序反覆地做複數次，藉以於矽表面選擇性地長出磊晶薄膜。此時，在使第1步驟及第2步驟依序反覆地做複數次之前，先進行第2步驟，以提高選擇性。
第1步驟是薄膜成長之製程，第2步驟是將於氮化矽薄膜等絕緣膜上長出之矽核或矽薄膜加以去除的蝕刻製程。
在氮化矽薄膜等絕緣膜上，矽薄膜之成長比在矽薄膜上更晚開始，將此成長延遲時間稱為潛伏期(incubation time)，在第1步驟之薄膜成長時間設定成不超過潛伏期。
此外，在第2步驟之後，於基板表面有氯或氟原子附著，成為薄膜之成長障礙，在絕緣膜上、矽薄膜上之薄膜成長量均減少。因此，使第1步驟及第2步驟依序反覆地做複數次以進行選擇性成長的情況下之第1步驟之薄膜成長時間就要以氯或氟原子附著的狀態做為前提來設定數值。
另一方面，在進行一連串選擇性磊晶成長之前，進行基板之前處理，使矽表面處於非常乾淨的狀態。此時，因會成為薄膜之成長阻礙要因的氯或氟原子還不存在，故絕緣膜上、矽薄膜上之薄膜成長量均比上述第1步驟及第2步驟反覆進行下之薄膜成長量還大。
從這些理由來看，在基板前處理之後，自第1步驟開始使第1步驟及第2步驟依序反覆地做複數次，在此情況下，在首次之第1步驟，絕緣膜上長出薄膜，有發生選擇失敗之問題，故製程控制困難。
因此，本實施例，在使第1步驟及第2步驟依序反覆地做複數次之前，先做第2步驟，做出於基板表面有氯或氟原子附著的狀態，以提高選擇性。
又，本實施例，在第2步驟之後，於基板表面附著氯或氟原子，成為薄膜之成長障礙，所以，為了減少這些原子，較佳為，將氫氣導入，以進行淨化。然而，難以將這些原子完全去除，故絕緣膜上、矽薄膜上之薄膜成長量均減少。因此，在第2步驟之後將氫氣導入以進行淨化的情況下，也先做第2步驟，然後，使第1步驟及第2步驟依序反覆地做複數次，藉以進行矽之選擇性磊晶成長。
再者，較佳為，在第1步驟之後也將氫氣導入，以進行淨化。
又，有關基於第2步驟之蝕刻氣體之供應，較佳亦包含首次供應部分，以全部相同之條件來供應。以蝕刻氣體來說，以使用氯氣之情況為例，因為若C1終端少，則容易發生選擇失敗，若C1終端多，則成長速度變慢，這樣不佳。
此外，基於首次之第2步驟的蝕刻氣體供應製程之條件，也可以為如下之i)或ii)。
i)首次之第2步驟的蝕刻氣體供應，係大於進行第2次以後之第2步驟的蝕刻氣體供應時間。這是因為：基於放出過多之蝕刻氣體後之第1步驟的首次成長製程，雖然在Si表面之成長變慢，但是不發生選擇失敗。
ii)相較於第2次以後之第2步驟的蝕刻氣體供應流量，使首次之流量更多，且使時間與第2次以後的相同。
將本實施例之製程順序例表示於第4圖。
首先，將晶圓200裝載於處理室201內(步驟101)。
其次，進行溫度設定，以使晶圓200成為既定之溫度(步驟102)。
其次，依照上述第2步驟，將氯氣導入處理室201內(步驟103)。
其次，依照上述第1步驟，將甲矽烷氣體導入處理室201內(步驟104)。
其次，依照上述第2步驟，將氯氣導入處理室201內(步驟105)。
其次，將氫氣導入處理室201內(步驟106)。
然後，使上述步驟104~步驟106反覆地做既定次數，以進行矽之選擇性成長。
選擇性成長結束後，即自處理室內201卸載晶圓200(步驟107)。
在此，本實施例，在基板前處理之後，進入第1步驟及第2步驟之反覆之前，因進行基於第2步驟之蝕刻處理(步驟103)，故不會在首次之第1步驟(步驟104)發生選擇失敗，製程適用範圍擴大。
此外，也可以在基於第2步驟之蝕刻處理(步驟103)之後，進行首次之第1步驟(步驟104)之前，以氫氣來進行淨化處理。
又，也可以在基於第1步驟之成長處理(步驟104)之後，進行第2步驟(步驟105)之前，以氫氣來進行淨化處理。
本實施例之較佳成長條件如下所示。
在步驟102將成長溫度設定於500~700℃。
在步驟104之甲矽烷氣體照射之情況下，SiH4 流量是1~1000sccm(較佳為1~300sccm)，H2 流量是500~10000sccm，壓力是1~1000Pa，時間是30~180sec。
在步驟105之氯氣照射之情況下，Cl2 流量是1~1000sccm(較佳為1~500sccm)，H2 流量是500~10000sccm，壓力是1~1000Pa，時間是30~180sec。
在步驟106之氫氣照射之情況下，H2 流量是10~50000sccm(較佳為500~10000sccm)，時間是60~300sec，壓力是1~1000Pa。此外，上述淨化製程(也伴隨進行真空排氣)可以為N2 ，而非H2 ，但是，因在步驟104、步驟105使H2 為基礎，故使用H2 的話，更佳。
在步驟105之氯氣照射之情況下，以與步驟105相同之條件來進行，或以Cl2 流量1~1000sccm且照射時間30~600sec來進行。又，若考慮界面之清洗，則最好拉長時間，例如較佳為：以300sec來進行。
雖然已出示且說明各種典型的實施型態，但本發明不限定於那些實施型態。因此，本發明之範圍是僅依據如後之申請專利範圍來限定的。
如以上說明，依據本發明之較佳型態，可以在選擇性成長製程提高選擇性，擴大製程適用範圍，生成高品質的選擇性成長薄膜，藉以謀求良率之提高。
結果，本發明可以特別適合用於半導體裝置的製造方法。
100．．．匣盒
101．．．框體
102．．．真空預備室
109．．．匣盒架
112．．．晶圓移載機
118．．．空氣過濾單元
119．．．伸縮囊
121．．．晶舟升降機
123．．．真空預備室門
124．．．搬運控制手段
148．．．升降馬達
149．．．升降台
156．．．旋轉手段
161．．．爐口
162．．．控制裝置
175．．．排氣閥
176、177、178、179、186．．．閥
183、184、185、188．．．MFC
180．．．第1氣體供應源
181．．．第2氣體供應源
182．．．第3氣體供應源
187．．．第4氣體供應源
200．．．晶圓
201．．．處理室
202．．．處理爐
205．．．外管
207．．．加熱器
209．．．分歧管
217．．．晶舟
219．．．封帽
231．．．氣體排氣管
232．．．氣體供應管
234．．．淨化用噴嘴
246．．．排氣系統
248．．．除害裝置
251、253．．．非活性氣體供應系統
252、254．．．加熱後之非活性氣體
第1圖是概略立體圖，用以說明本發明較佳實施例之減壓CVD裝置。
第2圖是概略構造縱剖面圖，用以說明本發明較佳實施例之減壓CVD裝置。
第3圖是概略構造縱剖面圖，用以說明本發明較佳實施例之減壓CVD裝置之處理爐。
第4圖是用以說明本發明較佳實施例中製程順序例的圖。

Claims (9)

  1. 一種半導體裝置的製造方法，係將表面至少一部分具有氮化矽薄膜或氧化矽薄膜且矽表面露出的矽基板插入處理室內，為淨化前述基板而對前述基板進行前處理，進行在插入前述矽基板後，進行為作成在該矽基板表面有會成為磊晶薄膜之成長阻礙要因的氯原子或氟原子附著的狀態而至少向前述處理室內供給蝕刻氣體的第1步驟；至少將矽烷系之氣體導入前述處理室內的第2步驟；至少將蝕刻氣體導入的第3步驟；其中該第2步驟和第3步驟交替反覆地做複數次，使磊晶薄膜選擇性地成長於前述矽表面上，於前述基板表面上成長磊晶薄膜後，在未將前述基板插入前述處理室內的狀態下閉塞前述處理室，在前述處理室閉塞後，將清洗用氣體導入前述處理室內，一邊將前述處理室內的壓力保持在既定的壓力一邊進行前述處理室內的清洗。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述矽烷系氣體是甲矽烷氣體或二矽烷氣體。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述蝕刻氣體是氯氣或氟氣或氯化氫氣體。
  4. 如申請專利範圍第1項之半導體裝置的製造方法，其中，更具備有在分別執行前述第2步驟及第3步驟之後將氫氣導入的步驟，藉該氫氣導入步驟去除附著於矽表面的 氯或氟原子。
  5. 如申請專利範圍第3項之半導體裝置的製造方法，其中，在將氯氣或氟氣或氯化氫氣體導入時，同時將氫氣導入。
  6. 如申請專利範圍第1項之半導體裝置的製造方法，其中，在使前述第2步驟及第3步驟交替反覆地做複數次時，要執行複數次之前述第3步驟的每一次係以相同條件執行。
  7. 如申請專利範圍第1項之半導體裝置的製造方法，其中，在使前述第2步驟及第3步驟交替反覆地做複數次時，要執行複數次之第3步驟中，在最初執行之第3步驟導入的蝕刻氣體之導入時間，比在其後執行之第3步驟的蝕刻氣體之導入時間更長。
  8. 如申請專利範圍第1項之半導體裝置的製造方法，其中，在使前述第2步驟及第3步驟交替反覆地做複數次時，要執行複數次之第3步驟中，在最初執行之第3步驟導入的蝕刻氣體之流量，比在其後執行之第3步驟導入的蝕刻氣體之流量更多。
  9. 一種基板處理裝置，係具備：處理室，對表面至少一部分具有氮化矽薄膜或氧化矽薄膜且矽表面是露出的矽基板作處理；氣體供應管，對該處理室內供應至少導入矽烷系氣體、蝕刻氣體及清洗用氣體的處理氣體；控制裝置，為淨化前述基板而對前述基板進行前處理，在插入前述矽基板後，進行為作成在該矽基板表面有會成為磊晶薄膜之成長阻礙要因的氯原子或氟原子附 著的狀態而至少向前述處理室內供給蝕刻氣體的第1步驟、至少將矽烷系氣體導入前述處理室內的第2步驟、及至少導入蝕刻氣體的第3步驟，其中該第2步驟和第3步驟交替反覆地做複數次，而使磊晶薄膜選擇性地成長於前述矽表面上，於前述基板表面上成長磊晶薄膜後，在未將前述基板插入前述處理室內的狀態下閉塞前述處理室，在前述處理室閉塞後，將清洗用氣體導入前述處理室內，以一邊將前述處理室內的壓力保持在既定的壓力一邊進行前述處理室內的清洗之方式，控制從該氣體供應管所導入之矽烷系氣體及蝕刻氣體或清洗用氣體。
TW095127581A 2005-07-29 2006-07-28 半導體裝置的製造方法 TWI424496B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005221842 2005-07-29

Publications (2)

Publication Number Publication Date
TW200746297A TW200746297A (en) 2007-12-16
TWI424496B true TWI424496B (zh) 2014-01-21

Family

ID=37683359

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095127581A TWI424496B (zh) 2005-07-29 2006-07-28 半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US8466049B2 (zh)
JP (1) JP4635051B2 (zh)
TW (1) TWI424496B (zh)
WO (1) WO2007013464A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8282733B2 (en) 2007-04-02 2012-10-09 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor apparatus
JP2008277777A (ja) * 2007-04-02 2008-11-13 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP4918453B2 (ja) * 2007-10-11 2012-04-18 東京エレクトロン株式会社 ガス供給装置及び薄膜形成装置
JP2010092979A (ja) * 2008-10-06 2010-04-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5564311B2 (ja) * 2009-05-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び基板の製造方法
WO2012029661A1 (ja) * 2010-09-01 2012-03-08 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5632687B2 (ja) 2010-09-10 2014-11-26 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP6349234B2 (ja) * 2014-02-19 2018-06-27 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
US9653282B2 (en) 2014-07-29 2017-05-16 Applied Materials, Inc. Silicon-containing substrate cleaning procedure
JP6391171B2 (ja) * 2015-09-07 2018-09-19 東芝メモリ株式会社 半導体製造システムおよびその運転方法
KR102458309B1 (ko) 2015-12-28 2022-10-24 삼성전자주식회사 SiOCN 물질막의 형성 방법 및 반도체 소자의 제조 방법
JP6584348B2 (ja) * 2016-03-07 2019-10-02 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP6541591B2 (ja) 2016-03-07 2019-07-10 東京エレクトロン株式会社 凹部内の結晶成長方法および処理装置
JP6554438B2 (ja) * 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
KR102555142B1 (ko) * 2016-09-14 2023-07-13 어플라이드 머티어리얼스, 인코포레이티드 비소 관련 프로세스들을 위한 탈기 챔버
JP6867188B2 (ja) * 2017-02-27 2021-04-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6778139B2 (ja) * 2017-03-22 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7221187B2 (ja) * 2019-09-30 2023-02-13 東京エレクトロン株式会社 成膜方法、及び成膜装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308788A (en) * 1991-09-13 1994-05-03 Motorola, Inc. Temperature controlled process for the epitaxial growth of a film of material
JPH08153688A (ja) * 1994-09-13 1996-06-11 Toshiba Corp 半導体装置の製造方法および半導体装置
US20020090818A1 (en) * 1999-09-17 2002-07-11 Anna Lena Thilderkvist Apparatus and method for surface finishing a silicon film
US20030045075A1 (en) * 2001-09-05 2003-03-06 Sung Jae Joo Method of selective epitaxial growth for semiconductor devices
US20040175959A1 (en) * 2002-04-17 2004-09-09 Akitake Tamura Method for forming silicon epitaxial layer
US20050066892A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Deposition of silicon-containing films from hexachlorodisilane
JP2005183514A (ja) * 2003-12-17 2005-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7358194B2 (en) * 2005-08-18 2008-04-15 Tokyo Electron Limited Sequential deposition process for forming Si-containing films

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308788A (en) * 1991-09-13 1994-05-03 Motorola, Inc. Temperature controlled process for the epitaxial growth of a film of material
JPH08153688A (ja) * 1994-09-13 1996-06-11 Toshiba Corp 半導体装置の製造方法および半導体装置
US5864161A (en) * 1994-09-13 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US20020090818A1 (en) * 1999-09-17 2002-07-11 Anna Lena Thilderkvist Apparatus and method for surface finishing a silicon film
US20030045075A1 (en) * 2001-09-05 2003-03-06 Sung Jae Joo Method of selective epitaxial growth for semiconductor devices
JP2003086511A (ja) * 2001-09-05 2003-03-20 Hynix Semiconductor Inc 半導体素子の選択エピタキシャル成長法
US20040175959A1 (en) * 2002-04-17 2004-09-09 Akitake Tamura Method for forming silicon epitaxial layer
US20050066892A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Deposition of silicon-containing films from hexachlorodisilane
JP2005183514A (ja) * 2003-12-17 2005-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
US20090104740A1 (en) 2009-04-23
JPWO2007013464A1 (ja) 2009-02-05
WO2007013464A1 (ja) 2007-02-01
US8466049B2 (en) 2013-06-18
TW200746297A (en) 2007-12-16
JP4635051B2 (ja) 2011-02-16

Similar Documents

Publication Publication Date Title
TWI424496B (zh) 半導體裝置的製造方法
JP5023004B2 (ja) 基板処理方法及び基板処理装置
JP5286328B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP4809175B2 (ja) 半導体装置の製造方法
JPH05218176A (ja) 熱処理方法及び被処理体の移載方法
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
KR100985835B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
US8012885B2 (en) Manufacturing method of semiconductor device
US8293592B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP5457287B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP4324632B2 (ja) 半導体装置の製造方法および基板処理装置
JP2005340283A (ja) 基板処理装置
JP2006059938A (ja) 基板処理装置
JP5204809B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP5032059B2 (ja) 半導体装置の製造方法、基板処理方法、及び基板処理装置
CN109891555B (zh) 低温外延层形成方法
JPH04188721A (ja) 縦型熱処理装置
JP2006261309A (ja) 基板処理装置
JP2009289807A (ja) 半導体装置の製造方法
JP2007088225A (ja) 半導体デバイスの製造方法
JP2005277259A (ja) 基板処理装置
JP2005259927A (ja) 基板処理装置
JP2007056288A (ja) 半導体デバイスの製造方法
JP2006216586A (ja) 基板処理装置
JP2007234937A (ja) 半導体装置の製造方法および基板処理装置