JP2010092979A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010092979A JP2010092979A JP2008259843A JP2008259843A JP2010092979A JP 2010092979 A JP2010092979 A JP 2010092979A JP 2008259843 A JP2008259843 A JP 2008259843A JP 2008259843 A JP2008259843 A JP 2008259843A JP 2010092979 A JP2010092979 A JP 2010092979A
- Authority
- JP
- Japan
- Prior art keywords
- processing chamber
- gas
- purge
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
【課題】
エッチングステップ後のパージ条件の最適化を図り、成膜とエッチングを繰返して成膜を行う条件下でも効率的な成長レートを得ることができる半導体装置の製造方法を提供する。
【解決手段】
基板上に選択的にシリコンエピタキシャル膜を成長させる半導体装置の製造方法であって、一部分にシリコン面が露出した基板7を処理室1内に搬入する工程と、シラン系のガスを供給して膜を形成する工程と、第1のパージを行う工程と、エッチングガスを供給してエッチングを行う工程と、第2のパージを行う工程と、前記処理室内から基板を搬出する工程とを有し、前記第2のパージ工程では、前記処理室内の圧力を15〜80Pa、該処理室内へのH2 流量を1〜20L/minとする。
【選択図】 図1
エッチングステップ後のパージ条件の最適化を図り、成膜とエッチングを繰返して成膜を行う条件下でも効率的な成長レートを得ることができる半導体装置の製造方法を提供する。
【解決手段】
基板上に選択的にシリコンエピタキシャル膜を成長させる半導体装置の製造方法であって、一部分にシリコン面が露出した基板7を処理室1内に搬入する工程と、シラン系のガスを供給して膜を形成する工程と、第1のパージを行う工程と、エッチングガスを供給してエッチングを行う工程と、第2のパージを行う工程と、前記処理室内から基板を搬出する工程とを有し、前記第2のパージ工程では、前記処理室内の圧力を15〜80Pa、該処理室内へのH2 流量を1〜20L/minとする。
【選択図】 図1
Description
本発明は、シリコンウェーハ、ガラス基板等の基板に、薄膜を生成し、或は不純物の拡散、エッチング、アニール処理等の処理を行う半導体装置の製造方法に関するものである。
シリコンウェーハ等の基板から半導体装置を製造する工程に、熱CVD法による薄膜の生成、不純物の拡散、エッチング、アニール処理等の基板処理が有り、該基板処理の1工程に選択エピタキシャルプロセスがある。
又、斯かる基板処理を行うものとして基板処理装置があり、該基板処理装置では、基板を加熱処理する処理炉を具備し、該処理炉はヒータと該ヒータ内に設けられ、基板を収納する処理室とから構成され、該処理室で基板が加熱状態で処理される様になっており、処理後は基板を所定温度迄冷却している。
従来、選択エピタキシャルプロセスに於いては、成膜ガスとエッチングガスを同時に供給する方法と、成膜ガスとエッチングガスを交互に供給する方法とがある。
交互供給の場合は、成膜ガスのみを供給するステップと、エッチングガスのみを供給するステップと、それぞれのガスを供給後にパージを行うステップとを有している。
成膜ステップでは、Si基板に比べて絶縁膜上への成長開始が遅れる時間を利用してSi基板上に選択成長させており、エッチングステップでは成膜ステップで発生した可能性のある絶縁膜上の核を除去することで選択性のマージンを確保している。これらの繰返しを複数回行うことで、所望の膜厚を得ることができる。
又、通常成膜ステップやエッチングステップの後にはN2 等の不活性ガスやH2 等でパージを行うステップを挾み、成膜ガスとエッチングガスの混合を避けている。
然し乍ら、従来の方法では、成膜ステップでの膜の成長量とエッチングステップでの膜のエッチング量の差を単純に計算して得た値では理想の成長量が得られない場合があった。
本発明は斯かる実情に鑑み、エッチングステップ後のパージ条件の最適化を図り、成膜とエッチングを繰返して成膜を行う条件下でも効率的な成長レートを得ることができる半導体装置の製造方法を提供するものである。
本発明は、基板上に選択的にシリコンエピタキシャル膜を成長させる半導体装置の製造方法であって、一部分にシリコン面が露出した基板を処理室内に搬入する工程と、シラン系のガスを供給して膜を形成する工程と、第1のパージを行う工程と、エッチングガスを供給してエッチングを行う工程と、第2のパージを行う工程と、前記処理室内から基板を搬出する工程とを有し、前記第2のパージ工程では、前記処理室内の圧力を15〜80Pa、該処理室内へのH2 流量を1〜20L/minとする半導体装置の製造方法に係るものである。
本発明によれば、基板上に選択的にシリコンエピタキシャル膜を成長させる半導体装置の製造方法であって、一部分にシリコン面が露出した基板を処理室内に搬入する工程と、シラン系のガスを供給して膜を形成する工程と、第1のパージを行う工程と、エッチングガスを供給してエッチングを行う工程と、第2のパージを行う工程と、前記処理室内から基板を搬出する工程とを有し、前記第2のパージ工程では、前記処理室内の圧力を15〜80Pa、該処理室内へのH2 流量を1〜20L/minとするので、膜の成長を阻害するCl成分を除去し、膜の効率的な成長レートを得ることができるという優れた効果を発揮する。
以下、図面を参照しつつ本発明を実施する為の最良の形態を説明する。
先ず、図1に於いて、本発明が実施される基板処理装置について説明する。
処理炉16は加熱機構としてのヒータ12を有する。該ヒータ12は円筒形状であり、ヒータ素線とその周囲に設けられた断熱部材より構成され、図示しない保持体に支持されることにより垂直に据付けられている。
前記ヒータ12近傍には、処理室1内の温度を検出する温度検出体としての温度センサ(図示せず)が設けられる。前記ヒータ12及び前記温度センサには、電気的に温度制御部20が接続されており、前記温度センサにより検出された温度情報に基づき前記ヒータ12への通電具合を調節することにより前記処理室1内の温度が所望の温度分布となる様所望のタイミングにて制御する様に構成されている。
前記ヒータ12の内側には、該ヒータ12と同心に反応管2が配設されている。該反応管2は、石英(SiO2 )又は炭化シリコン(SiC)等の耐熱性材料から成り、上端が閉塞し下端が開口した円筒形状に形成されている。前記反応管2は前記処理室1を画成し、前記ボート6を収納し、ウェーハ7は前記ボート6に保持された状態で前記処理室1に収納される。
前記反応管2の下方には、該反応管2と同心にマニホールド3が配設され、前記反応管2は前記マニホールド3に立設されている。該マニホールド3は、例えば、ステンレス鋼等から成り、上端及び下端が開口した円筒形状に形成されている。尚、前記マニホールド3と前記反応管2との間には、シール部材としてのOリングが設けられている。前記マニホールド3が保持体、例えば前記ロードロック室4に支持されることにより、前記反応管2は垂直に設置された状態となっている。該反応管2と前記マニホールド3により反応容器が形成される。
前記マニホールド3には、ガス排気管9が設けられると共に、ガス供給管21が貫通する様に設けられている。該ガス供給管21は、上流側で3つに分岐し、バルブ22,23,24と、ガス流量制御装置としてのMFC25,26,27を介して第1ガス供給源28、第2ガス供給源29、第3ガス供給源30にそれぞれ接続されており、下流側では前記処理室1内に垂直状態で設けられた石英製のガスノズル11と接続されている。
前記第1ガス供給源28、前記第2ガス供給源29、前記第3ガス供給源30にはそれぞれ処理ガスとして、SiH4 又はSi2 H6 、SiH2 Cl2 又はBCl3 、GeH4 又はH2 が封入されている。
前記MFC25,26,27及び前記バルブ22,23,24には、ガス流量制御部32が電気的に接続されており、該ガス流量制御部32は供給するガスの流量が所望の流量となる様所望のタイミングにて制御する様に構成されている。
前記ガス排気管9の下流側には、図示しない圧力検出器としての圧力センサ及び圧力調整器としてのAPCバルブ17を介して真空ポンプ等の真空排気装置18が接続されている。該真空排気装置18は、排気能力の高い3次真空ポンプ、例えば分子ターボポンプ+機械ブースとポンプ+ドライポンプ等が用いられることが好ましい。
圧力センサ及び前記APCバルブ17には、圧力制御部40が電気的に接続されており、該圧力制御部40は、圧力センサにより検出された圧力に基づいて前記APCバルブ17の開度を調節することにより、前記処理室1の圧力が所望の圧力となる様所望のタイミングにて制御する様構成されている。
前記処理炉16の構成に於いて、第1の処理ガスは、前記第1ガス供給源28から供給され、前記MFC25でその流量が調節された後、前記バルブ22を介して、前記ガス供給管21により前記処理室1内に導入される。第2の処理ガスは、前記第2ガス供給源29から供給され、前記MFC26でその流量が調節された後、前記バルブ23を介して前記ガス供給管21により前記処理室1内に導入される。第3の処理ガスは、前記第3ガス供給源30から供給され、前記MFC27でその流量が調節された後、前記バルブ24を介して前記ガス供給管21より前記処理室1内に導入される。又、該処理室1内のガスは、前記ガス排気管9に接続された前記真空排気装置18により、前記処理室1から排気される。
次に、前記ボートエレベータ33について説明する。
該ボートエレベータ33の駆動機構部34は、前記ロードロック室4の側壁に設けられている。
前記駆動機構部34は、平行に立設されたガイドシャフト35、ボール螺子36を具備し、該ボール螺子36は回転自在に支持され、昇降モータ37により、回転される様になっている。昇降台38が前記ガイドシャフト35に摺動自在に嵌合すると共に前記ボール螺子36に螺合し、前記昇降台38には前記ガイドシャフト35と平行に中空の昇降シャフト39が垂設されている。
該昇降シャフト39は、前記ロードロック室4の天井面を遊貫して内部に延出しており、下端には中空の駆動部収納ケース41が気密に設けられている。前記昇降シャフト39を非接触で覆う様にベローズ42が設けられ、該ベローズ42の上端は前記昇降台38の下面に、又前記ベローズ42の下端は前記ロードロック室4の上面にそれぞれ気密に固着され、前記昇降シャフト39及び該昇降シャフト39の遊貫部は気密にシールされている。
前記ロードロック室4の天井部には前記マニホールド3と同心に炉口5が設けられ、該炉口5は前記マニホールド3の下端開口より小さく穿設され、又前記炉口5はシールキャップ8によって下方から気密に閉塞可能となっている。該シールキャップ8は、例えばステンレス等の金属から成り、円盤状に形成され、前記駆動部収納ケース41の上面に気密に固着されている。
該駆動部収納ケース41は気密構造となっており、内部は前記ロードロック室4内の雰囲気と隔離される。前記駆動部収納ケース41の内部にはボート回転機構43が設けられ、該ボート回転機構43の回転軸は前記駆動部収納ケース41の天板、前記シールキャップ8を遊貫して上方に延出し、上端にはボート載置台44が固着され、該ボート載置台44に前記ボート6が載置される。
前記シールキャップ8、前記ボート回転機構43はそれぞれ水冷式の冷却機構45,46によって冷却されており、該冷却機構45,46への冷却水管47は前記昇降シャフト39を通過して外部の冷却水源(図示せず)に接続されている。又、前記ボート回転機構43への給電は、前記昇降シャフト39を通して配線された電力供給ケーブル48を介して行われる。
前記ボート回転機構43及び前記昇降モータ37には、駆動制御部49が電気的に接続されており、所望の動作をする様所望のタイミングにて制御する様構成されている。
前記温度制御部20、前記ガス流量制御部32、前記圧力制御部40、前記駆動制御部49は、操作部、入出力部をも構成し、前記基板処理装置全体を制御する主制御部50に電気的に接続されている。
次に、前記処理炉1を用い、半導体デバイスの製造工程の1工程として、成膜ステップとエッチングステップを複数回繰返すことで所望の膜厚を得るSi又はSiGeの選択エピタキシャル成長プロセスの一例を以下に示す。尚、以下の説明に於いて、基板処理装置を構成する各部の動作は、前記主制御部50により制御される。
図2は、選択エピタキシャル成長プロセスのフローチャートである。尚、処理ガスの導入、不活性ガスの導入については前述したと同様に行われる。
ウェーハ7を搭載したボート6を前記処理室1内に装入し(STEP:01)、前記ヒータ12を加熱して前記処理室1内の温度を上昇、安定させる(STEP:02)。該処理室1内を所定の温度迄上昇させた後、成膜ガスを該処理室1内に供給する(STEP:03)。STEP:03後、図示しない不活性ガス供給源より不活性ガスを前記処理室1内に供給し、第1のガスパージを行う(STEP:04)。成膜ガスを完全にパージした後、エッチングガスを前記処理室1内に供給し、エッチング処理をする(STEP:05)。STEP:05後、前記第3ガス供給源30より前記バルブ24で流量調整されたH2 ガスにより、第2のガスパージを行う(STEP:06)。STEP:06が終了した段階で、所望の膜厚が得られているかどうかを判断し(STEP:07)、所望の膜厚が得られていない場合は再び成膜ガスを供給し、所望の膜厚が得られる迄STEP:03〜STEP:06を繰返し、膜の堆積を行う。STEP:07で所望の膜厚が得られたと判断されると前記ボート6を前記処理室1内から装脱し(STEP:08)、処理を完了する。
上記選択エピタキシャル成長プロセスに於いては、エッチングステップ後にウェーハ7の表面にCl成分が吸着し、次期の成膜ステップで膜の成長を阻害する。本発明では、Cl成分を効率的に除去することが全体の成長レート(生産性)に大きく影響する点に着目した。そこで、エッチングステップから次期の成膜ステップに移行する際の第2パージステップで圧力とH2 パージ流量の最適化を行い、H2 と残留Clを反応させ、理想の成長量が得られる様にした。
先ず、H2 パージの効果を調べる為、成膜ステップやエッチングステップの条件は変更せず、エッチング後のH2 パージの条件だけを変更して膜の成長量の違いを調べた。H2 パージ不足の場合は膜の成長が得られず、ある程度のH2 流量及び炉内圧力は必要である。然し乍ら、ただ単にH2 を大流量且つ高圧でパージすればよいというわけではないことが判明した。
以下、図3、図4に於いて、エッチングステップ後のパージ条件及び実験結果を示す。
本発明では、H2 流量、炉内圧力(全圧)、排気方法を変更し、4パターンの条件の下、H2 パージステップを行った。各条件の具体的な圧力値、H2 流量、排気方法は次の通りである。
条件1 H2 流量:0.1L/min 圧力: 1Pa 排気方法:TMP排気
条件2 H2 流量: 1L/min 圧力:15Pa 排気方法:TMP排気
条件3 H2 流量: 5L/min 圧力:30Pa 排気方法:ドライポンプ排気
条件4 H2 流量: 20L/min 圧力:80Pa 排気方法:ドライポンプ排気
条件1 H2 流量:0.1L/min 圧力: 1Pa 排気方法:TMP排気
条件2 H2 流量: 1L/min 圧力:15Pa 排気方法:TMP排気
条件3 H2 流量: 5L/min 圧力:30Pa 排気方法:ドライポンプ排気
条件4 H2 流量: 20L/min 圧力:80Pa 排気方法:ドライポンプ排気
成膜とエッチングレートから見積った理想膜厚を1とした場合、条件1に於いては、成膜反応が起らずエッチング反応のみが生じ、−0.86という結果となった。条件2に於いては膜厚が0.44となり、条件3に於いては膜厚が0.64となり、条件4に於いては膜厚が0.46という結果となった。
4つの条件のうち、条件3がエッチングステップ後にウェーハ7に吸着したCl成分を最も効果的に除去できていることになる。メカニズムは正確には不明ではあるが、全圧30Pa程度のH2 パージがCl成分と最も反応し易いのではないかと考えられる。
又、パージ不足により膜が得られなかった原因条件1として、エッチングステップ後にウェーハ7に吸着したCl成分を完全に除去することができず、その結果Cl成分の影響で次期の成膜ステップで膜が成長しなかったこと等が考えられる。
H2 大流量且つ高圧でのパージでもパージ効率が悪くなる原因として、炉内の圧力が高くなり過ぎることでガス分子の平均自由工程が短くなり、ウェーハ面内方向へのH2 の供給が均一に行われなくなること等が考えられる。
尚、本発明ではH2 連続フローによるパージについて説明したが、H2 でサイクルパージを実施する等の方法でも効果的なパージになると考えられる。
(付記)
又、本発明は以下の実施の態様を含む。
又、本発明は以下の実施の態様を含む。
(付記1)基板上に選択的にシリコンエピタキシャル膜を成長させる半導体装置の製造方法であって、一部分にシリコン面が露出した基板を処理室内に搬入する工程と、シラン系のガスを供給して膜を形成する工程と、第1のパージを行う工程と、エッチングガスを供給してエッチングを行う工程と、第2のパージを行う工程と、前記処理室内から基板を搬出する工程とを有し、前記第2のパージ工程では、前記処理室内の圧力を15〜80Pa、該処理室内へのH2 流量を1〜20L/minとすることを特徴とする半導体装置の製造方法。
(付記2)所望の膜厚になる迄、前記シラン系のガスを供給して膜を形成する工程から前記第2のパージを行う工程を繰返す付記1の半導体装置の製造方法。
(付記3)前記第2のパージを行う工程では、圧力を30Pa、H2 流量を5L/minとする付記1の半導体装置の製造方法。
1 処理室
2 反応管
6 ボート
7 ウェーハ
9 ガス排気管
11 ガスノズル
12 ヒータ
16 処理炉
18 真空排気装置
21 ガス供給管
28 第1ガス供給源
29 第2ガス供給源
30 第3ガス供給源
32 ガス流量制御部
33 ボートエレベータ
40 圧力制御部
2 反応管
6 ボート
7 ウェーハ
9 ガス排気管
11 ガスノズル
12 ヒータ
16 処理炉
18 真空排気装置
21 ガス供給管
28 第1ガス供給源
29 第2ガス供給源
30 第3ガス供給源
32 ガス流量制御部
33 ボートエレベータ
40 圧力制御部
Claims (1)
- 基板上に選択的にシリコンエピタキシャル膜を成長させる半導体装置の製造方法であって、一部分にシリコン面が露出した基板を処理室内に搬入する工程と、シラン系のガスを供給して膜を形成する工程と、第1のパージを行う工程と、エッチングガスを供給してエッチングを行う工程と、第2のパージを行う工程と、前記処理室内から基板を搬出する工程とを有し、前記第2のパージ工程では、前記処理室内の圧力を15〜80Pa、該処理室内へのH2 流量を1〜20L/minとすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008259843A JP2010092979A (ja) | 2008-10-06 | 2008-10-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008259843A JP2010092979A (ja) | 2008-10-06 | 2008-10-06 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010092979A true JP2010092979A (ja) | 2010-04-22 |
Family
ID=42255437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008259843A Pending JP2010092979A (ja) | 2008-10-06 | 2008-10-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010092979A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183514A (ja) * | 2003-12-17 | 2005-07-07 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
WO2007013464A1 (ja) * | 2005-07-29 | 2007-02-01 | Hitachi Kokusai Electric Inc. | 半導体装置の製造方法 |
-
2008
- 2008-10-06 JP JP2008259843A patent/JP2010092979A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183514A (ja) * | 2003-12-17 | 2005-07-07 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
WO2007013464A1 (ja) * | 2005-07-29 | 2007-02-01 | Hitachi Kokusai Electric Inc. | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5223804B2 (ja) | 成膜方法及び成膜装置 | |
JP5023004B2 (ja) | 基板処理方法及び基板処理装置 | |
JP5393895B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP5158068B2 (ja) | 縦型熱処理装置及び熱処理方法 | |
JP2013214726A (ja) | 基板処理装置及びその保守方法、基板移載方法並びにプログラム | |
TWI741445B (zh) | 基板處理裝置、半導體裝置之製造方法及記錄媒體 | |
JP2013243193A (ja) | 半導体装置の製造方法 | |
JP6793031B2 (ja) | 基板処理装置および基板処理方法、ならびに基板処理システム | |
JP2012169668A (ja) | 半導体装置の製造方法 | |
TW201800603A (zh) | 成膜方法 | |
JP5235142B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
US8025739B2 (en) | Method of manufacturing semiconductor device | |
JP6475135B2 (ja) | 半導体装置の製造方法、ガス供給方法及び基板処理装置並びに基板保持具 | |
JP2021068864A (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
JP2012195355A (ja) | 基板処理装置及び基板の製造方法 | |
JP2010092979A (ja) | 半導体装置の製造方法 | |
JP2009016426A (ja) | 半導体装置の製造方法および基板処理装置 | |
JP2009289807A (ja) | 半導体装置の製造方法 | |
JP5571157B2 (ja) | 半導体装置の製造方法、クリーニング方法および基板処理装置 | |
JP2008171958A (ja) | 半導体装置の製造方法 | |
JP7313402B2 (ja) | 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法 | |
JP2007234935A (ja) | 半導体装置の製造方法および基板処理装置 | |
JP2022087143A (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
JP2002289602A (ja) | 半導体基板処理装置 | |
JP2007305798A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120925 |