JP5393895B2 - 半導体装置の製造方法及び基板処理装置 - Google Patents

半導体装置の製造方法及び基板処理装置 Download PDF

Info

Publication number
JP5393895B2
JP5393895B2 JP2012531844A JP2012531844A JP5393895B2 JP 5393895 B2 JP5393895 B2 JP 5393895B2 JP 2012531844 A JP2012531844 A JP 2012531844A JP 2012531844 A JP2012531844 A JP 2012531844A JP 5393895 B2 JP5393895 B2 JP 5393895B2
Authority
JP
Japan
Prior art keywords
silicon
nucleation
substrate
processing chamber
containing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012531844A
Other languages
English (en)
Other versions
JPWO2012029661A1 (ja
Inventor
保信 越
圭吾 西田
喜世彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2012531844A priority Critical patent/JP5393895B2/ja
Publication of JPWO2012029661A1 publication Critical patent/JPWO2012029661A1/ja
Application granted granted Critical
Publication of JP5393895B2 publication Critical patent/JP5393895B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Description

本発明は、基板を処理する工程を有する半導体装置の製造方法及び基板処理装置に関して、特にシリコン膜を形成することを特徴とする半導体装置の製造方法及び基板処理装置に関する。
半導体装置の製造工程の一工程において、２ｘnm（ナノメートル）以降のNANDフラシュメモリを、隣接セル間干渉の回避およびビットコスト低減のため、シリコン膜を有するFG（FloatingGate、フローティング ゲート）構造或いはシリコン膜を縦トランジスタチャネルとするTCAT(Terabit Cell Array Transistor、テラビット セル アレイ トランジスター)およびBICS（Bit-Cost Scalable、ビット コスト スケーラブル）へ応用することが提案されている。
しかし、上述の応用例に対しシリコン膜を適用する際に、シリコン膜の表面粗さ（表面ラフネス、Ｒｍｓ）が問題となり、高いキャリアー移動度を維持することが困難になることがあった。そして、半導体装置の一部として適用された場合、適用された半導体装置の性能を十分に発揮できず、スループットを低下させる原因となることがあった。
一方、特許文献１では、シリコン膜を形成した後、研磨剤を用いてシリコン膜の表面を研磨することにより、平坦な表面を有するシリコン膜を形成していた。
特開平７−２４９６００号公報
しかしながら、シリコン膜の表面を研磨する時に汚染物やパーティクルが発生し、その汚染物やパーティクルがシリコン膜等を有する基板に混入することにより、基板の品質や半導体装置の性能が劣化してしまう等の課題を生じてしまうことがあった。
本発明は上述の課題を解決し、基板の品質や半導体装置の性能の劣化を抑制する半導体装置の製造方法及び基板処理装置を提供することを目的とする。
本発明の一態様によれば、
塩素含有ガスを基板上に供給することにより基板上の核の成長を抑制し、局所的なシリコン成長を制御する核成長抑制工程と、
シリコン含有ガスを基板上に供給することにより基板上のシリコン核を形成する核形成工程と、を有し、
前記核成長抑制工程と前記核形成工程とを１サイクルとし、２サイクル以上繰り返してシリコン膜を形成し、
前記核成長抑制工程にかかる時間は、前記核形成工程にかかる時間以下である半導体装置の製造方法が提供される。
本発明の他の態様によれば、
基板を処理する処理室と、
前記処理室内に少なくとも塩素含有ガスを供給する塩素含有ガス供給系と、
前記処理室内に少なくともシリコン含有ガスを供給するシリコン含有ガス供給系と、
前記シリコン含有ガス供給系が前記処理室内に少なくとも前記シリコン含有ガスを供給し前記塩素含有ガス供給系が前記処理室内に前記塩素含有ガスを供給し前記核の成長を抑制する核成長抑制工程と、前記基板に核を形成する核形成工程とからなり、前記核成長抑制工程と前記核形成工程とを１サイクルとし、本サイクルを２サイクル以上繰り返し、前記核成長抑制工程にかかる時間は、前記核形成工程にかかる時間以下に設定されてシリコン膜を形成するように制御するコントローラと、
を有する基板処理装置が提供される。
本発明によれば、基板の品質や半導体装置の性能の劣化を抑制することができる。
本発明の第１実施形態が適用される半導体製造装置１０の斜視図を示す。 本発明の第１実施形態が適用される半導体製造装置１０の処理炉２０２側面断面図および各部の制御構成を示す。 本発明の第１実施形態が適用される半導体製造装置１０の処理炉２０２及びその周辺構造の概略図を示す。 本発明の第１実施形態における各工程の基板の状態を示す模式図である。 本発明の第１実施形態にて評価した結果を示す図である。
[第１実施形態]
以下に、本発明の第１実施形態を図面に基づいて説明する。図１は、本発明の第１実施形態に係る基板処理装置としての半導体製造装置１０の一例であり、斜視図にて示す。この半導体製造装置１０は、バッチ式縦型熱処理装置であり、主要部が配置される筐体１２を有する。半導体製造装置１０には、例えば、Ｓｉ（シリコン、珪素）又はＳｉＣ（シリコンカーバイド、炭化珪素）等で構成された基板としてのウエハ２００を収納する基板収納器としてフープ（以下、ポッドという）１６が、ウエハキャリアとして使用される。この筐体１２の正面側には、ポッドステージ１８が配置されており、このポッドステージ１８にポッド１６が搬送される。ポッド１６には、例えば２５枚のウエハ２００が収納され、蓋が閉じられた状態でポッドステージ１８に載置される。
筐体１２内の正面側であって、ポッドステージ１８に対向する位置には、ポッド搬送装置２０が配置されている。また、このポッド搬送装置２０の近傍には、ポッド棚２２、ポッドオープナ２４及び基板枚数検知器２６が配置されている。ポッド棚２２は、ポッドオープナ２４の上方に配置され、ポッド１６を複数個載置した状態で保持するように構成されている。基板枚数検知器２６は、ポッドオープナ２４に隣接して配置される。ポッド搬送装置２０は、ポッドステージ１８とポッド棚２２とポッドオープナ２４との間でポッド１６を搬送する。ポッドオープナ２４は、ポッド１６の蓋を開けるものであり、基板枚数検知器２６は蓋を開けられたポッド１６内のウエハ２００の枚数を検知する。
筐体１２内には、基板移載機２８、基板支持具としてのボート２１７が配置されている。基板移載機２８は、アーム（ツィーザ）３２を有し、図示しない駆動手段により、上下回転動作が可能な構造になっている。アーム３２は、例えば５枚のウエハ２００を取り出すことができ、このアーム３２を動かすことにより、ポッドオープナ２４の位置に置かれたポッド１６及びボート２１７間にてウエハ２００を搬送する。
図２は、本発明の実施の形態で好適に用いられる基板処理装置の処理炉２０２の概略構成図であり、縦断面図として示されている。
図２に示されているように、処理炉２０２は加熱機構としてのヒータ２０６を有する。ヒータ２０６は筒形状であり、例えば円筒形状であり、図示しない保持板としてのヒータベースに支持されることにより垂直に据え付けられている。
ヒータ２０６の内側には、ヒータ２０６と同心円状に反応管としてのプロセスチューブ２０３が配設されている。プロセスチューブ２０３は、内部反応管としてのインナーチューブ２０４と、その外側に設けられた外部反応管としてのアウターチューブ２０５と、から構成されている。インナーチューブ２０４は、例えば石英（ＳｉＯ２）または炭化珪素（ＳｉＣ）等の耐熱性材料で構成されており、上端および下端が開口した円筒形状に形成されている。インナーチューブ２０４の筒中空部には、処理室２０１が形成されており、基板としてのウエハ２００を後述するボート２１７によって水平姿勢で垂直方向に多段に整列した状態で収容可能に構成されている。アウターチューブ２０５は、例えば石英または炭化珪素等の耐熱性材料で構成されており、内径がインナーチューブ２０４の外径よりも大きく、上端が閉塞し下端が開口した円筒形状に形成されており、インナーチューブ２０４と同心円状に設けられている。
アウターチューブ２０５の下方には、アウターチューブ２０５と同心円状にマニホールド２０９が配設されている。マニホールド２０９は、例えばステンレス等で構成されており、上端および下端が開口した円筒形状に形成されている。マニホールド２０９は、インナーチューブ２０４とアウターチューブ２０５とに係合しており、これらを支持するように設けられている。なお、マニホールド２０９とアウターチューブ２０５との間には、シール部材としてのＯリング２２０ａが設けられている。マニホールド２０９が図示しないヒータベースに支持されることにより、プロセスチューブ２０３は垂直に据え付けられた状態となっている。主にプロセスチューブ２０３とマニホールド２０９とにより反応容器が形成される。
マニホールド２０９にはガス導入部としてのノズル２３０ａ、２３０ｂ、２３０ｃが処理室２０１内に連通するように接続されており、ノズル２３０ａ、２３０ｂ、２３０ｃにはそれぞれガス供給管２３２ａ、２３２ｂ、２３２ｃが接続されている。ガス供給管２３２ａ、２３２ｂ、２３２ｃのノズル２３０ａ、２３０ｂ、２３０ｃとの接続側と反対側である上流側には、ガス流量制御器としてのＭＦＣ（マスフローコントローラ、Mass Flow Controller）２４１ａ、２４１ｂ、２４１ｃ及び開閉装置としてのバルブ３１０ａ、３１０ｂ、３１０ｃを介して、シリコン含有ガス源３００ａ、塩素含有ガス源３００ｂ、不活性ガス源３００ｃが接続されている。ＭＦＣ２４１ａ、２４１ｂ、２４１ｃには、ガス流量制御部２３５が電気的に接続されており、供給するガスの流量が所望の量となるよう所望のタイミングにて制御するように構成されている。
シリコン含有ガスとして例えばジシラン（Ｓｉ２Ｈ６）ガスを供給するノズル２３０ａは、例えば石英製であり、マニホールド２０９を貫通するようにマニホールド２０９に設けられている。ノズル２３０ａは、少なくとも１本設けられており、ヒータ２０６と対向する領域より下方であってマニホールド２０９と対向する領域に設けられ、シリコン含有ガスを処理室２０１内へ供給するよう構成されている。ノズル２３０ａは、ガス供給管２３２ａに接続されている。このガス供給管２３２ａは、流量制御器（流量制御手段）としてのマスフローコントローラ２４１ａ及びバルブ３１０ａを介してシリコン含有ガスとして、例えばジシラン（Ｓｉ２Ｈ６）ガスを供給するシリコン含有ガス源３００ａに接続されている。この構成により、処理室２０１内へ供給するシリコン含有ガス、例えばジシランガスの供給流量、濃度、分圧を制御することができる。主に、シリコン含有ガス源３００ａ、バルブ３１０ａ、マスフローコントローラ２４１ａ、ガス供給管２３２ａ、ノズル２３０ａにより、ガス供給系としてのシリコン含有ガス供給系が構成される。
塩素含有ガスとして例えばジクロロシラン（SiH2Cl2）ガスを供給するノズル２３０ｂは、例えば石英製であり、マニホールド２０９を貫通するようにマニホールド２０９に設けられている。ノズル２３０ｂは、少なくとも１本設けられており、ヒータ２０６と対向する領域より下方であってマニホールド２０９と対向する領域に設けられ、塩素含有ガスを処理室２０１内へ供給するよう構成されている。ノズル２３０ｂは、ガス供給管２３２ｂに接続されている。このガス供給管２３２ｂは、流量制御器（流量制御手段）としてのマスフローコントローラ２４１ｂ及びバルブ３１０ｂを介して塩素含有ガスとして、例えばジクロロシランガスを供給する塩素含有ガス源３００ｂに接続されている。この構成により、処理室２０１内へ供給する塩素含有ガス、例えばジクロロシランガスの供給流量、濃度、分圧を制御することができる。主に、塩素含有ガス源３００ｂ、バルブ３１０ｂ、マスフローコントローラ２４１ｂ、ガス供給管２３２ｂ、ノズル２３０ｂにより、ガス供給系としての塩素含有ガス供給系が構成される。
不活性ガスとして例えば窒素（Ｎ２）ガスを供給するノズル２３０ｃは、例えば石英製であり、マニホールド２０９を貫通するようにマニホールド２０９に設けられている。ノズル２３０ｃは、少なくとも１本設けられており、ヒータ２０６と対向する領域より下方であってマニホールド２０９と対向する領域に設けられ、不活性ガスを処理室２０１内に供給するよう構成されている。ノズル２３０ｃは、ガス供給管２３２ｄに接続されている。このガス供給管２３２ｃは、流量制御器（流量制御手段）としてのマスフローコントローラ２４１ｃ及びバルブ３１０ｃを介して不活性ガスとして、例えば、窒素ガスを供給する不活性ガス源３００ｃに接続されている。この構成により、処理室２０１内へ供給する不活性ガス、例えば窒素ガスの供給流量、濃度、分圧を制御することができる。主に、不活性ガス源３００ｃ、バルブ３１０ｃ、マスフローコントローラ２４１ｃ、ガス供給管２３２ｃ、ノズル２３０ｃにより、ガス供給系としての不活性ガス供給系が構成される。
バルブ３１０ａ、３１０ｂ、３１０ｃ、およびマスフローコントローラ２４１ａ、２４１ｂ、２４１ｃには、ガス供給量制御部２３５が電気的に接続され、ガス供給量、ガス供給開始、ガス供給停止等を、所望のタイミングにて制御するように構成されている。
尚、本実施形態では、ノズル２３０ａ、２３０ｂ、２３０ｃをマニホールド２０９と対向する領域に設けたが、これに限らず、例えば、少なくとも一部がヒータ２０６と対向する領域に設けて、シリコン含有ガスまたは塩素含有ガスまたは不活性ガスをウエハの処理領域にて供給できるようにしても良い。例えばＬ字型のノズルを１以上用いて、ガスを供給する位置をウエハの処理領域まで延在させることで、１以上の位置からガスをウエハ近傍で供給することができるようにしても良い。また、マニホールド２０９と対向する領域、又はヒータ２０６と対向する領域のいずれにおいても、ノズルを設けても良い。
また本実施形態では、シリコン含有ガスとしてジシランガスを例示したが、これに限らず、例えば、シラン（ＳｉＨ４）ガスやトリシラン（Ｓｉ３Ｈ８）ガス等の高次シランガス等を用いても良く、またこれらを組み合わせて用いてもよい。
また本実施形態では、塩素含有ガスとしてジクロロシラン（ＳｉＨ２Ｃｌ２）ガスを例示したが、これに限らず、例えば、トリクロロシラン（ＳｉＨＣｌ３）ガスやテトラクロロシラン（ＳｉＣｌ４）ガス等の塩化シラン類を用いても良く、また、塩素（Ｃｌ２）ガスや塩化水素（ＨＣｌ）ガスなどを用いても良く、またこれらを組み合わせて用いてもよい。
また本実施形態では、不活性ガスとして窒素（Ｎ２）ガスを例示したが、これに限らず、例えば、ヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、アルゴン（Ａｒ）ガス等の希ガス等を用いても良く、また窒素ガスとこれらの希ガスとを組み合わせて用いても良い。
マニホールド２０９には、処理室２０１内の雰囲気を排気する排気管２３１が設けられている。排気管２３１は、インナーチューブ２０４とアウターチューブ２０５との隙間によって形成される筒状空間２５０の下端部に配置されており、筒状空間２５０に連通している。排気管２３１のマニホールド２０９との接続側とは反対側である下流側には、圧力検出器としての圧力センサ２４５、および圧力調整装置２４２を介して、真空ポンプ等の真空排気装置２４６が接続されており、処理室２０１内の圧力が所定の圧力（真空度）となるよう真空排気し得るように構成されている。圧力調整装置２４２および圧力センサ２４５には、圧力制御部２３６が電気的に接続されている。圧力制御部２３６は、圧力センサ２４５により検出された圧力に基づいて、処理室２０１内の圧力が所望の圧力となるよう、圧力調整装置２４２を所望のタイミングにて制御するように構成されている。
マニホールド２０９の下方には、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、マニホールド２０９の下端に垂直方向下側から当接されるようになっている。シールキャップ２１９は、例えばステンレス等の金属で構成されており、円盤状に形成されている。シールキャップ２１９の上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｂが設けられる。シールキャップ２１９の処理室２０１と反対側には、ボート２１７を回転させる回転機構２５４が設置されている。回転機構２５４の回転軸２５５は、シールキャップ２１９を貫通して、後述するボート２１７に接続されており、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、プロセスチューブ２０３の外部に垂直に設備された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されており、これによりボート２１７を処理室２０１内外に対し搬入搬出することが可能となっている。回転機構２５４及びボートエレベータ１１５には、駆動制御部２３７が電気的に接続されており、所望の動作をするよう所望のタイミングにて制御するように構成されている。
基板保持具としてのボート２１７は、例えば石英や炭化珪素等の耐熱性材料で構成されており、複数枚のウエハ２００を水平姿勢でかつ互いに中心を揃えた状態で整列させて多段に保持するように構成されている。なおボート２１７の下部には、例えば石英や炭化珪素等の耐熱性材料で構成されており円板形状をした断熱部材としての断熱板２１６が、水平姿勢で多段に複数枚配置されており、ヒータ２０６からの熱がマニホールド２０９側に伝わりにくくなるよう構成されている。
プロセスチューブ２０３内には、温度検出器としての温度センサ２６３が設置されている。ヒータ２０６と温度センサ２６３には、温度制御部２３８が電気的に接続されており、温度センサ２６３により検出された温度情報に基づきヒータ２０６への通電具合を調整することにより、処理室２０１内の温度が所望の温度分布となるよう所望のタイミングにて制御するように構成されている。
ガス流量制御部２３５、圧力制御部２３６、駆動制御部２３７、温度制御部２３８は、操作部、入出力部をも構成し、基板処理装置全体を制御する主制御部２３９に電気的に接続されている。これら、ガス流量制御部２３５、圧力制御部２３６、駆動制御部２３７、温度制御部２３８、主制御部２３９は、コントローラ２４０として構成されている。
次に、上記構成に係る処理炉２０２を用いて、半導体装置の製造工程の一工程として、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、化学気相成長）法により、ウエハ２００上にシリコン膜を形成する方法について説明する。尚、以下の説明において、基板処理装置を構成する各部の動作はコントローラ２４０により制御される。
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）されると、図２に示されているように、複数枚のウエハ２００を保持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内に搬入（ボートローディング）される。この状態で、シールキャップ２１９はＯリング２２０ｂを介してマニホールド２０９の下端をシールした状態となる。
処理室２０１内が所望の圧力（真空度）となるように真空排気装置２４６によって真空排気される。この際、処理室２０１内の圧力は、圧力センサ２４５で測定され、この測定された圧力に基づき圧力調節器２４２によりフィードバック制御される。また、処理室２０１内が所望の温度となるように、ヒータ２０６によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０６への通電具合がフィードバック制御される。続いて、回転機構２５４により、ボート２１７が回転されることで、ウエハ２００が回転される。
次いで、図２に示すように、処理ガスとして、例えばシリコン含有ガス供給源３００ａからシリコン含有ガスが供給される。ＭＦＣ２４１ａにて所望の流量となるように制御されたシリコン含有ガスは、ガス供給管２３２ａを流通してノズル２３０ａから処理室２０１内に導入される。導入されたシリコン含有ガスは処理室２０１内を上昇し、インナーチューブ２０４の上端開口から筒状空間２５０内に流出して、排気管２３１から排気される。シリコン含有ガスは、処理室２０１内を通過する際にウエハ２００の表面と接触し、この際に熱ＣＶＤ反応によってウエハ２００に膜、例えばシリコン膜が堆積（デポジション）される。
予め設定された処理時間が経過すると、不活性ガス供給源３００ｃから不活性ガスがＭＦＣ２４１ｃにて所望の流量となるように制御されて供給され、処理室２０１内が不活性ガスに置換されるとともに、処理室２０１内の圧力が常圧に復帰される。
その後、ボートエレベータ１１５によりシールキャップ２１９が下降されて、マニホールド２０９の下端が開口されるとともに、処理済ウエハ２００がボート２１７に保持された状態でマニホールド２０９の下端からプロセスチューブ２０３の外部に搬出（ボートアンローディング）される。その後、処理済ウエハ２００はボート２１７より取出される（ウエハディスチャージ）。
次に本発明の第１実施形態における膜形成する方法について、さらに詳細に説明する。上述の半導体製造装置１０を用いて、半導体装置の製造工程の一工程として基板に以下のような手順で目的の膜を形成する。
図４は、第１実施形態における各工程の基板の状態を示す模式図である。図４に示すように第１実施形態では、基板となるウエハ２００上に、塩素含有ガスとシリコン含有ガスとを供給して、所定の膜厚を有するシリコン膜が形成される。これにより、ウエハ表面に形成されるシリコン膜の面内分布を制御しながら、所定の膜厚のシリコン膜を形成することができる。詳細について以下に説明する。
まず、各工程について以下に詳細に説明する。
＜核成長抑制工程＞
本工程は、核(初期の基板上に存在する不純物、形成されるシリコン核など)の一部分の除去や成長の抑制をすることにより、局所的なシリコン成長を抑制する工程である。
上記のようにウエハ２００上にシリコン核が形成された状態において、塩素含有ガスを所定の時間供給し、図４（ｂ）に示すように、図４（ａ）にて形成されたシリコン核の成長を抑制し、また、一部のシリコン核をウエハ２００上から離脱させて、シリコンの核の成長を制御する。
なお、塩素含有ガスとして、ジクロロシラン（ＳｉＨ２Ｃｌ２）ガスを例示したが、これに限らず、例えば、トリクロロシラン（ＳｉＨＣｌ３）ガスやテトラクロロシラン（ＳｉＣｌ４）ガスを用いても良く、また、塩素（Ｃｌ２）ガスや塩化水素（ＨＣｌ）ガスなどを用いても良く、またこれらの組み合わせて用いてもよい。
なお、一例まで、本実施形態の処理室２０１内にてウエハ２００を処理する際の処理条件、すなわち、ウエハ２００にジクロロシランガスによるシリコン核成長を制御する際の処理条件としては、
処理温度：３００℃以上５００℃以下、
処理圧力：１０Ｐａ以上１３３０Ｐａ以下、
ジクロロシランガス供給流量：１０ｓｃｃｍ以上５０００ｓｃｃｍ以下、
が例示され、それぞれの処理条件を、それぞれの範囲内のある値で一定に維持することで、ウエハ２００上におけるシリコン核の成長を抑制できる。
＜核形成工程＞
本工程は、基板上にシリコン核を形成させる工程である。上述の核成長抑制工程と核形成工程とを１サイクルとし、本サイクルを２サイクル以上繰り返すことで、基板上にシリコン核を敷き詰めるように核を形成させることができる。
シリコン等で構成される基板としてのウエハ２００に、例えばアモルファスシリコン（非晶質シリコン、amorphous silicon）膜を形成する膜形成工程について説明する。図４(ａ)に示すように、処理室２０１内に少なくともシリコン含有ガスを所定の時間供給し、ウエハ２００上にシリコン核を形成させる。
なお、シリコン含有ガスとして、シランガス（ＳｉＨ４ガス）、又はジシランガス（Ｓｉ２Ｈ６ガス）等が挙げられ、また、これらの組み合わせにて用いても良い。
なお、一例まで、本実施形態の処理室２０１内にてウエハ２００を処理する際の処理条件、すなわち、ウエハ２００上にジシランガスによってシリコン核を形成する際の処理条件としては、
処理温度：３００℃以上５００℃以下、
処理圧力：１０Ｐａ以上１３３０Ｐａ以下、
ジシランガス供給流量：１０ｓｃｃｍ以上５０００ｓｃｃｍ以下、
が例示され、それぞれの処理条件を、それぞれの範囲内のある値で一定に維持することでウエハ２００上にシリコン核が形成される。
核成長抑制工程の後で、基板上にシリコン核を形成させる工程である核形成工程を行うことにより、図４（ｃ）に示すように、新たにシリコン核が形成される。核成長抑制工程（図４（ｂ））と核形成工程（図４（ｃ））とを１サイクルとし、本サイクルを２サイクル以上繰り返すことにより、図４（ｄ）に示すように、ウエハ２００上にシリコン核が均一に形成され、形成されたシリコン核が成長されることで、ウエハ２００上にシリコン膜が形成される。
ここで、上記のシリコン核の成長を制御するメカニズムについて説明する。
ウエハ２００上に形成されたシリコン核は、更にシリコン含有ガスが供給されることにより粗大化し、シリコン膜へ成長していく。しかし、シリコン核が粗大化してシリコン膜へと成長していく際には、初めに形成されたシリコン核がより早く成長を開始する一方で、シリコン核が形成されない他の部分には遅れてシリコン核が形成されるため、ウエハ２００上に形成されるシリコン核の大きさには差異が生じてしまう。シリコン核の大きさに差異が生じると、ウエハ２００上に形成されるシリコン膜の膜厚面内分布に差が生じてしまう。
そこで本実施形態では、上記に示したように、まず１回目のシリコン含有ガスを所定時間供給した後、塩素含有ガスを供給することにより、１回目のシリコン含有ガスを供給した際にウエハ２００上に形成されたシリコン核の粗大化を遅らせる。その後、２回目以降のシリコン含有ガスを所定時間供給することで、１回目にシリコン核が形成されなかったウエハ２００上の所定の場所へシリコン核を形成させる。先に形成されたシリコン核の成長を抑制しつつ、新たなシリコン核の形成を行うことで、形成されるシリコン核の大きさを均一化させることができる。
このように、シリコン核の成長抑制とシリコン核の核形成とを繰り返すことにより、ウエハ２００上に、均一にシリコン核を形成することができ、均一に形成されたシリコン核が制御されて成長することにより、形成されるシリコン膜は、膜厚面内均一性の良く形成することができる。
好ましくはウエハ２００に、酸化シリコン膜が形成されていることが良く、ウエハ２００に形成されている酸化シリコン膜に対し、上述の方法で、アモルファスシリコン膜７１０が形成されることが望ましい。これにより、例えば、形成されるアモルファスシリコン膜７１０と酸化シリコン膜との密着性が高くなるので、形成する半導体装置の性能が劣化することを低減し、スループットが低下することを抑制することができる。
また、好ましくは、核形成工程の前に、前処理を施すと良い。これにより、基板２００上に付着された不純物を除去することにより、該不純物によりシリコン核の成長を阻害されることなくシリコン膜を形成することができる。
また、核成長抑制工程と核形成工程との間に、反応炉内を真空置換、若しくは、窒素ガス置換する工程を設けてもよい。これにより、それぞれの工程で供給されるガスを効率良く反応させることができる。
尚、上述では、ＣＶＤ法による膜形成について説明したが、これに限らず、例えばＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、原子層成長）法を用いても良い。
一連の処理完了後、処理ガスの供給を停止し、不活性ガス供給源から不活性ガスが供給され、処理室２０１内が不活性ガスで置換されると共に、処理室２０１内の圧力が常圧に復帰される。
その後、昇降モータ１２２によりシールキャップ２１９が下降されて、マニホールド２０９の下端が開口されると共に、処理済ウエハ２００を保持したボート２１７をマニホールド２０９の下端から処理室２０１の外部に搬出（ボートアンローディング）し、ボート２１７に支持された全てのウエハ２００が冷えるまで、ボート２１７を所定位置で待機させる。待機させたボート２１７のウエハ２００が所定温度まで冷却されると、基板（ウエハ）移載機２８により、ボート２１７からウエハ２００を取り出し、ポッドオープナ２４にセットされている空のポッド１６に搬送して収容する。その後、ポッド搬送装置２０により、ウエハ２００が収容されたポッド１６を、ポッド棚２２、またはポッドステージ１８に搬送する。このようにして半導体製造装置１０の一連の作用が完了する。
ここで、上記に記載の方法により成膜した結果について述べる。図５は、上記の方法により、形成したシリコン膜の成膜結果を示している。なお、表示されているサンプルデータは、核形成工程にかかる時間をX[sec.]としたときに、核成長抑制工程にかかる時間を0.4X、X、2X[sec.]としたときの結果である。図５の縦軸は、右側に各条件にて形成されたシリコン膜の膜厚値[Å]、左側にウエハの面内分布を示す面内偏差値[Å]を示し、図５の横軸は、「核成長抑制工程にかかる時間」を「核形成工程にかかる時間」で割った比[‐]で示す。なお、面内偏差値とは、測定されたウエハ上における最大膜厚値と最小膜厚値との差を示している。面内偏差値が小さくなることは、形成された膜がウエハ上に均一に形成されていることを示す。
図５によれば、「核成長抑制工程にかかる時間」が「核形成工程にかかる時間」に対し相対的に長くなる、つまり図５における左側であるほど、徐々に成膜速度が小さくなることが分かる。また、「核成長抑制工程にかかる時間」が「核形成工程にかかる時間」よりも長くなるほど（図中の時間比が1.0を超えると）、面内偏差値も次第に大きくなることが分かる。これにより、「核成長抑制工程にかかる時間」と「核形成工程にかかる時間」との比が、0.4以上1以下であるとき、面内偏差値の小さいシリコン膜を形成できることが分かる。
本実施形態によれば、以下に示す効果のうち少なくとも１つ以上の効果を奏する。
（１）膜厚の面内分布が良好なシリコン膜を形成することができる。
（２）（１）において、特に半導体製造工程に適用する際に、シリコンで構成される絶縁膜を均一に形成することができる。
（３）（１）において、核成長抑制工程にかかる時間は、核形成工程にかかる時間に対し、0.4倍以上１倍以下であることが好ましい。
（４）（１）において、特に高いアスペクト比（Aspect比）を有するトレンチ構造等に適用する際に、良好なステップカバレージ（Step Coverage）を得ることが出来る。
（５）良好な性能を有する半導体装置を安定して製造することができ、スループットを向上させることが出来る。
[第２実施形態]
次に、第２実施形態について説明する。第２実施形態は、第１実施形態の変形例であり、核成長抑制工程と核形成工程とを１サイクルとし、本サイクルを２サイクル以上繰り返した後、核成長工程を行う成膜方法である。詳細は以下に説明する。
各工程について以下に詳細に説明する。
＜核成長抑制工程＞
上記のようにウエハ２００上にシリコン核が形成された状態において、塩素含有ガスを所定の時間供給し、形成されたシリコンの核の成長を制御する。
なお、塩素含有ガスとして、ジクロロシラン（ＳｉＨ２Ｃｌ２）ガスを例示したが、これに限らず、例えば、トリクロロシラン（ＳｉＨＣｌ３）ガスやテトラクロロシラン（ＳｉＣｌ４）ガスを用いても良く、また、塩素（Ｃｌ２）ガスや塩化水素（ＨＣｌ）ガスなどを用いても良く、またこれらの組み合わせて用いてもよい。
なお、一例まで、本実施形態の処理室２０１内にてウエハ２００を処理する際の処理条件、すなわち、ウエハ２００にジクロロシランガスによるシリコン核成長を制御する際の処理条件としては、
処理温度：３００℃以上５００℃以下、
処理圧力：１０Ｐａ以上１３３０Ｐａ以下、
ジクロロシランガス供給流量：１０ｓｃｃｍ以上５０００ｓｃｃｍ以下、
が例示され、それぞれの処理条件を、それぞれの範囲内のある値で一定に維持することでウエハ２００上に形成されたシリコンの核の成長を抑制できる。
＜核形成工程＞
シリコン等で構成される基板としてのウエハ２００上に、例えば、アモルファスシリコン（非晶質シリコン、amorphous silicon）膜７１０を形成する膜形成工程について説明する。本工程では、処理室２０１内に少なくともシリコン含有ガスを所定の時間供給し、ウエハ２００上にシリコンの核を形成させる。
なお、シリコン含有ガスとして、シランガス（ＳｉＨ４ガス）、又はジシランガス（Ｓｉ２Ｈ６ガス）等が挙げられ、また、これらの組み合わせにて用いても良い。
なお、一例まで、本実施形態の処理室２０１内にてウエハ２００を処理する際の処理条件、すなわち、ウエハ２００にジシランガスによるシリコン核を形成する際の処理条件としては、
処理温度：３００℃以上５００℃以下、
処理圧力：１０Ｐａ以上１３３０Ｐａ以下、
ジシランガス供給流量：１０ｓｃｃｍ以上５０００ｓｃｃｍ以下、
が例示され、それぞれの処理条件を、それぞれの範囲内のある値で一定に維持することでウエハ２００上にシリコンの核が形成される。
＜核成長工程＞
核成長工程とは、核成長抑制工程と核形成工程を１サイクルとし、本サイクルを２サイクル以上行った後に、基板上に敷き詰められたシリコン核を成長させる工程である。
上記のようにウエハ２００上に均一にシリコン核が形成された状態において、シリコン含有ガスを所定の時間供給し、形成されたシリコンの核を成長させて、シリコン膜を形成する。
なお、シリコン含有ガスとして、シランガス（ＳｉＨ４ガス）又は、ジシランガス（Ｓｉ２Ｈ６ガス）等が挙げられ、また、これらの組み合わせにて用いても良い。
なお、一例まで、本実施形態の処理室２０１内にてウエハ２００を処理する際の処理条件、すなわち、ウエハ２００にシランガスによるシリコン核成長を制御する際の処理条件としては、
処理温度：３００℃以上５００℃以下、
処理圧力：１０Ｐａ以上１３３０Ｐａ以下、
シランガス供給流量：１０ｓｃｃｍ以上５０００ｓｃｃｍ以下、
が例示され、それぞれの処理条件を、それぞれの範囲内のある値で一定に維持することでウエハ２００上に形成されたシリコン核が成長し、シリコン膜が形成される。
これにより、ウエハ２００上に均一に形成されたシリコン核を効率良く成長させることができ、シリコン膜を形成することができる。
本実施形態によれば、第１実施形態で述べた効果以外に、以下に示す効果のうち少なくとも１つ以上の効果を奏する
（１）シリコン核を効率良く成長させてシリコン膜を形成することができる。
（２）（１）において、原料ガスの消費を抑制することができる。
尚、本発明はバッチ式装置に限らず枚葉式装置にも適用できる。
なお、本発明はポリシリコン膜の形成に関して説明したが、その他のエピタキシャル膜及びＣＶＤ膜、例えば窒化シリコン膜等に関しても適用することができる。
半導体製造装置 １０
筐体 １２
ポッド １６
ポッドステージ １８
ポッド搬送装置 ２０
ポッド棚 ２２
ポッドオープナ ２４
基板枚数検知器 ２６
基板移載機 ２８
アーム ３２
ボートエレベータ １１５
昇降モータ １２２
ウエハ ２００
処理室 ２０１
処理炉 ２０２
プロセスチューブ ２０３
インナーチューブ ２０４
アウターチューブ ２０５
ヒータ ２０６
マニホールド ２０９
断熱板 ２１６
ボート ２１７
シールキャップ ２１９
Ｏリング ２２０ａ、２２０ｂ
ノズル ２３０ａ、２３０ｂ、２３０ｃ
排気管 ２３１
ガス供給管 ２３２
ガス流量制御部 ２３５
圧力制御部 ２３６
駆動制御部 ２３７
温度制御部 ２３８
主制御部 ２３９
コントローラ ２４０
ＭＦＣ（マスフローコントローラ） ２４１ａ、２４１ｂ、２４１ｃ
圧力調整装置 ２４２
圧力センサ ２４５
真空排気装置 ２４６
筒状空間 ２５０
回転機構 ２５４
回転軸 ２５５
温度センサ ２６３
シリコン含有ガス供給源 ３００ａ
塩素含有ガス供給源 ３００ｂ
不活性ガス供給源 ３００ｃ
バルブ（開閉装置） ３１０ａ、３１０ｂ、３１０ｃ

Claims (4)

  1. 塩素含有ガスを処理室内の基板上に供給することにより前記基板上の核の成長を抑制し、局所的なシリコン成長を制御する核成長抑制工程と、
    シリコン含有ガスを前記処理室内の前記基板上に供給することにより前記基板上のシリコン核を形成する核形成工程と、
    前記核成長抑制工程と前記核形成工程との間に、前記処理室内を真空置換または窒素ガス置換する工程と、を有し、
    少なくとも、前記核成長抑制工程と、前記真空置換または窒素ガス置換する工程と、前記核形成工程とを１サイクルとし、前記サイクルを２サイクル以上繰り返してシリコン膜を形成し、
    前記核成長抑制工程と前記核形成工程とのそれぞれでは、前記処理室内の圧力を１０Ｐａ以上の処理圧力とし、前記核成長抑制工程にかかる時間は、前記核形成工程にかかる時間以下である半導体装置の製造方法。
  2. 基板を処理する処理室と、
    前記処理室内に少なくとも塩素含有ガスを供給する塩素含有ガス供給系と、
    前記処理室内に少なくともシリコン含有ガスを供給するシリコン含有ガス供給系と、
    前記処理室内を排気する排気管に設けられた圧力調整装置と、
    少なくとも、前記処理室内の基板上に前記塩素含有ガスを供給することにより前記基板上の核の成長を抑制し、局所的なシリコン成長を制御する核成長抑制工程と、前記処理室内の前記基板上に前記シリコン含有ガスを供給することにより前記基板上のシリコン核を形成する核形成工程と、前記核成長抑制工程と前記核形成工程との間に、前記処理室内を真空置換または窒素ガス置換する工程と、を１サイクルとし、前記サイクルを２サイクル以上繰り返してシリコン膜を形成し、前記核成長抑制工程と前記核形成工程とのそれぞれでは、前記処理室内の圧力を１０Ｐａ以上の処理圧力とし、前記核成長抑制工程にかかる時間は、前記核形成工程にかかる時間以下とするように、前記塩素含有ガス供給系、前記シリコン含有ガス供給系および前記圧力調整装置を制御するコントローラと、
    を有する基板処理装置。
  3. 前記核成長抑制工程と前記核形成工程とのそれぞれは、前記基板の温度を５００℃以下の処理温度とし、前記塩素含有ガスはジクロロシランガスである請求項１に記載の半導体装置の製造方法。
  4. 前記核成長抑制工程にかかる時間は、前記核形成工程にかかる時間の０．４倍以上１倍である請求項１または３に記載の半導体装置の製造方法。
JP2012531844A 2010-09-01 2011-08-26 半導体装置の製造方法及び基板処理装置 Active JP5393895B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012531844A JP5393895B2 (ja) 2010-09-01 2011-08-26 半導体装置の製造方法及び基板処理装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010195662 2010-09-01
JP2010195662 2010-09-01
JP2012531844A JP5393895B2 (ja) 2010-09-01 2011-08-26 半導体装置の製造方法及び基板処理装置
PCT/JP2011/069319 WO2012029661A1 (ja) 2010-09-01 2011-08-26 半導体装置の製造方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JPWO2012029661A1 JPWO2012029661A1 (ja) 2013-10-28
JP5393895B2 true JP5393895B2 (ja) 2014-01-22

Family

ID=45772751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012531844A Active JP5393895B2 (ja) 2010-09-01 2011-08-26 半導体装置の製造方法及び基板処理装置

Country Status (3)

Country Link
US (2) US20130149846A1 (ja)
JP (1) JP5393895B2 (ja)
WO (1) WO2012029661A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012859B1 (en) * 2010-03-31 2011-09-06 Tokyo Electron Limited Atomic layer deposition of silicon and silicon-containing films
JP5902073B2 (ja) * 2012-09-25 2016-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6100854B2 (ja) * 2014-11-19 2017-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
CN105609406B (zh) 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
JP6322131B2 (ja) * 2014-12-24 2018-05-09 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6078604B2 (ja) * 2015-09-24 2017-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
JP6594768B2 (ja) 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6561001B2 (ja) * 2016-03-09 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム
JP6546872B2 (ja) 2016-04-07 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6585551B2 (ja) 2016-06-15 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US20180102161A1 (en) * 2016-10-07 2018-04-12 Kilopass Technology, Inc. Vertical Thyristor Memory Array and Memory Array Tile Therefor
JP6777624B2 (ja) 2017-12-28 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US10861727B2 (en) 2018-03-13 2020-12-08 Samsung Electronics Co., Ltd. Segmented vertical wafer boat
JP7058575B2 (ja) 2018-09-12 2022-04-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR102138149B1 (ko) * 2019-08-29 2020-07-27 솔브레인 주식회사 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
KR102141547B1 (ko) * 2019-09-25 2020-09-14 솔브레인 주식회사 박막 제조 방법
KR102156663B1 (ko) * 2019-09-25 2020-09-21 솔브레인 주식회사 박막 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267166A (ja) * 1992-03-04 1993-10-15 Nec Corp シリコンエピタキシャル膜の選択成長方法及び成長装置
JP2005183514A (ja) * 2003-12-17 2005-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法
WO2007013464A1 (ja) * 2005-07-29 2007-02-01 Hitachi Kokusai Electric Inc. 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2889810B2 (ja) 1994-03-14 1999-05-10 三菱マテリアル株式会社 ポリシリコン膜の研磨方法およびポリシリコン膜用研磨剤
KR100373853B1 (ko) * 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
JP3952735B2 (ja) * 2001-10-25 2007-08-01 ソニー株式会社 半導体装置の製造方法
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7438760B2 (en) * 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
JP2007329200A (ja) * 2006-06-06 2007-12-20 Toshiba Corp 半導体装置の製造方法
JP2008177419A (ja) * 2007-01-19 2008-07-31 Nissin Electric Co Ltd シリコン薄膜形成方法
US8012885B2 (en) * 2007-04-02 2011-09-06 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device
KR101028416B1 (ko) * 2007-08-20 2011-04-13 재단법인서울대학교산학협력재단 박막 제조 방법 및 박막 제조 장치
JP5436101B2 (ja) * 2008-09-05 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20110021654A (ko) * 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
JP5514162B2 (ja) * 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267166A (ja) * 1992-03-04 1993-10-15 Nec Corp シリコンエピタキシャル膜の選択成長方法及び成長装置
JP2005183514A (ja) * 2003-12-17 2005-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法
WO2007013464A1 (ja) * 2005-07-29 2007-02-01 Hitachi Kokusai Electric Inc. 半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2012029661A1 (ja) 2013-10-28
US20130149846A1 (en) 2013-06-13
US20150126021A1 (en) 2015-05-07
WO2012029661A1 (ja) 2012-03-08
US9666430B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
JP5564311B2 (ja) 半導体装置の製造方法、基板処理装置及び基板の製造方法
JP2010010513A (ja) 基板処理方法及び基板処理装置
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
JP5235142B2 (ja) 半導体装置の製造方法及び基板処理装置
US20230170215A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, recording medium and method of processing substrate
JP2012186275A (ja) 基板処理装置及び半導体装置の製造方法
KR20200030451A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US20220178019A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7101204B2 (ja) 半導体装置の製造方法、プログラム、基板処理装置及び基板処理方法
JP2012195355A (ja) 基板処理装置及び基板の製造方法
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
WO2022176155A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2017220526A (ja) 半導体装置の製造方法、基板処理装置及びプログラム
KR20220138808A (ko) 실리콘막의 성막 방법 및 성막 장치
JP2014123616A (ja) 基板処理装置
WO2019035258A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131015

R150 Certificate of patent or registration of utility model

Ref document number: 5393895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250