JP3952735B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3952735B2 JP3952735B2 JP2001327038A JP2001327038A JP3952735B2 JP 3952735 B2 JP3952735 B2 JP 3952735B2 JP 2001327038 A JP2001327038 A JP 2001327038A JP 2001327038 A JP2001327038 A JP 2001327038A JP 3952735 B2 JP3952735 B2 JP 3952735B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- gas
- oxide film
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000007789 gas Substances 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 20
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 11
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000000470 constituent Substances 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 110
- 229910052710 silicon Inorganic materials 0.000 description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 42
- 239000010703 silicon Substances 0.000 description 42
- 230000015572 biosynthetic process Effects 0.000 description 36
- 238000006243 chemical reaction Methods 0.000 description 26
- 235000012431 wafers Nutrition 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 238000000151 deposition Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 12
- 230000001603 reducing effect Effects 0.000 description 11
- 229910044991 metal oxide Inorganic materials 0.000 description 10
- 150000004706 metal oxides Chemical class 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 230000007774 longterm Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000010926 purge Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 206010021143 Hypoxia Diseases 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- ZVADOHBJTZCNEM-UHFFFAOYSA-N [O-2].[O-2].[Pr+4] Chemical compound [O-2].[O-2].[Pr+4] ZVADOHBJTZCNEM-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- ZKATWMILCYLAPD-UHFFFAOYSA-N niobium pentoxide Inorganic materials O=[Nb](=O)O[Nb](=O)=O ZKATWMILCYLAPD-UHFFFAOYSA-N 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- IEXRMSFAVATTJX-UHFFFAOYSA-N tetrachlorogermane Chemical compound Cl[Ge](Cl)(Cl)Cl IEXRMSFAVATTJX-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁層として設けられた酸化膜上に、化学気相成長（CVD:Chemical Vapor Deposition）法を用いて、シリコン膜等からなる導電層を形成する半導体装置の製造方法に関し、更に詳細には、絶縁層の絶縁破壊耐圧や長期信頼性の低下を防止するようにした半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置として、例えばＭＯＳ型トランジスタを製造する際には、シリコン基板の主面側に、ソース拡散領域、ドレイン拡散領域及びチャネル領域を形成した後、少なくともチャネル領域上にゲート絶縁層を形成する必要がある。ゲート絶縁層は、通常、シリコン酸化膜や金属酸化膜等から構成される。
また、半導体装置として薄膜トランジスタ（ＴＦＴ）を製造する際には、絶縁性基板上に形成したシリコン層の表面に、シリコン酸化膜からなるゲート絶縁層を形成する必要がある。
【０００３】
上記ゲート絶縁層でゲート電極とチャネル領域とが確実に絶縁されることによって、半導体装置の信頼性が確保されると言っても過言ではない。
このため、シリコン酸化膜や金属酸化膜等からなるゲート絶縁層には、常に高い絶縁破壊耐圧及び長期信頼性が要求される。
【０００４】
ところで、酸化反応でゲート絶縁層を形成した後、このゲート絶縁層上に、シリコン膜を堆積して形成されたゲート電極を有するシリコンゲート型トランジスタが知られている。
このようなトランジスタでは、シリコン膜はＣＶＤ法で形成されることが多い。その場合、予め設定した成膜条件を満たす温度及び圧力を維持したＣＶＤ炉に、モノシラン（ＳｉＨ4）ガス等の材料ガスを導入し、高温雰囲気内で、ゲート絶縁層上にシリコン膜を堆積する。
【０００５】
【発明が解決しようとする課題】
しかし、折角、高い絶縁破壊耐圧が得られるゲート絶縁層を備えていても、その後に、上述のようなＳｉＨ4ガスの高温雰囲気内でシリコン膜の堆積が行われると、次のような問題が発生することがある。
【０００６】
すなわち、図４に示すように、シリコンウエハ４０上に、構成元素としてケイ素（Ｓｉ）と酸素（Ｏ）とを含む欠陥のないシリコン酸化膜４２がゲート絶縁層として形成されている場合を想定する。
この場合、高温雰囲気内でのシリコン膜４４（図６参照）の堆積時には、シリコン酸化膜４２が、所謂還元性ガスであるＳｉＨ4ガスに晒される。従って、図５に示すように、構成元素としてゲート絶縁層４２中に含まれる酸素がＳｉＨ4ガス中の水素（Ｈ）と結合すると、その分だけゲート絶縁層４２から酸素が失われることになる。
このため、図６に示すように、シリコン膜４４の堆積後には、酸素欠損を有するシリコン酸化膜４２になってしまい、ゲート絶縁層４２絶縁破壊耐圧や長期信頼性が低下することになる。
【０００７】
本発明はかかる問題点に鑑みてなされたものであって、その目的は、絶縁層として設けられた酸化膜上にＣＶＤ法で導電層を形成しながらも、酸化膜の酸素欠損を防止して、酸化膜の絶縁層としての絶縁破壊耐圧を低下させず、長期信頼性の低下を招くことがないようにした半導体装置を製造する製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者らは、絶縁層として酸化膜を形成した後、ＣＶＤ法を用いて導電層を堆積する際に、酸化膜を還元雰囲気に晒さないようにすれば、化合物の構成元素として酸化膜中に含まれる酸素が失われる問題を解消可能な点に着目し、種々の実験を重ねた結果、本発明を発明するに到った。
【０００９】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、ＭＯＳトランジスタのゲート酸化膜上に導電膜を形成する際に、前記導電膜を非還元性雰囲気内で形成するようにしたことを特徴としている。
【００１０】
本発明に係る半導体装置の製造方法では、従来のような還元性雰囲気内ではなく、非還元性雰囲気内で導電層を形成するので、導電層の形成時に、化合物の構成元素として酸化膜中に含まれる酸素が失われることがない。このため、絶縁層としての酸化膜に酸素欠損を招くことがなく、従って、絶縁層としての絶縁破壊耐圧を低下させることなく、長期信頼性の低下を招くことがない半導体装置を得ることができる。
【００１２】
また、本発明に係る半導体装置の製造方法では、導電層としてシリコンゲルマニウム膜を形成するときに、非還元性雰囲気を構成する材料ガスとして、化合物の構成元素として水素を含まないシリコン材料ガス及びゲルマニウム材料ガスを使用する。具体的には、シリコン材料ガスを、ＳｉＣｌ4、Ｓｉ 2 Ｃｌ 6 から構成し、ゲルマニウム材料ガスを四塩化ゲルマニウム（ＧｅＣｌ4）から構成することができる。
【００１３】
酸化膜は、例えば、二酸化ケイ素（ＳｉＯ2）、二酸化ハフニウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、二酸化ジルコニウム（ＺｒＯ2）、五酸化二タンタル（Ｔａ2Ｏ5）、二酸化プラセオジム（ＰｒＯ2）、酸化ランタン（ＬａＯx）、二酸化チタン（ＴｉＯ2）、及び、五酸化二ニオブ（Ｎｂ2Ｏ5）のいずれかから構成することができる。
【００１５】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。尚、以下の実施形態例で示す成膜温度、成膜圧力、ガス流量等の成膜条件は、本発明の理解を容易にするための一つの例示であって、本発明はこの例示に限定されるものではない。
製造方法の第１形態例
本形態例は、本発明に係る半導体装置の製造方法に対する参考例であって、図１は本製造方法で使用するロードロック式の縦型ＣＶＤ炉の構成を示す側面断面図、図２及び図３は本形態例の製造方法による成膜状態を模式的に示す断面図である。
【００１６】
本形態例では、半導体集積回路の製造に際し、図１に示す縦型ＣＶＤ炉１０を使用して、シリコンウエハ（基板）４０上に、ゲート絶縁層４２としてシリコン酸化膜を形成し、このシリコン酸化膜上に、ゲート電極をなす導電層４４としてシリコン膜を形成する。
図１に示すように、縦型ＣＶＤ炉１０は、従来の減圧ＣＶＤ法で使用される一般的な形式のものであり、ロードロック室１２と、ロードロック室１２上に配設された反応炉１４とを備えている。
【００１７】
ロードロック室１２は、シールキャップ１６を底部に有するボート１８を内蔵し、ロック室を開放／閉塞するゲートバルブ２０と、ボートエレベータ２２とを備え、パージガス供給管２４と、排気ライン２６とを備えている。
また、ロードロック室１２内に、ゲートバルブ２０を通ってウエハ移載機２８が自動で進入／後退するように構成されている。
【００１８】
反応炉１４は、外管３０、内管３２、及び外管３０と内管３２との間の空間３７に連通する排気管３３を有する反応管３４と、反応管３４の下部に設けられたガス導入管３８と、反応管３４を覆うように配置されたヒータ３６とを備えている。
反応炉１４の底部には、その開閉により、反応炉１４とロードロック室１２とを連通／遮断するゲートバルブ３９が設けられている。
【００１９】
次に、縦型ＣＶＤ炉１０を使用する本製造方法の具体的な工程について説明する。ここでは、ＭＯＳ型トランジスタのゲート絶縁層としてシリコン酸化膜を形成する拡散工程と、シリコン酸化膜（ＳｉＯ2）上に、ゲート電極としてシリコン膜を形成する減圧ＣＶＤ工程とを中心に説明する。
【００２０】
先ず、シリコンウエハ４０（図２参照）の表面に、例えば熱酸化反応によって、ゲート絶縁層４２としてシリコン酸化膜を形成する。
この形成工程では、公知の方法を用い、シリコンウエハ４０の主面側に、ＬＯＣＯＳ構造を有する素子分離領域を形成する。この後、ウエル形成用のイオン注入と、チャネルストッパ形成用のイオン注入とを行い、イオン濃度を調整してしきい値を調整する。これにより、シリコンウエハ４０上に、化合物の構成元素としてケイ素（Ｓｉ）と酸素（Ｏ）とを良好な状態で含むシリコン酸化膜（４２）が形成された構造が得られる（図２参照）。
【００２１】
次いで、図１に示すように、上記のようにゲート絶縁層４２を形成したシリコンウエハ４０を複数枚（図１では５枚示した）、ウエハ移載機２８にセットする。
続いて、内部が大気圧に保持されたロードロック室１２のゲートバルブ２０を開放し、自動で作動するウエハ移載機２８によって、シリコンウエハ４０をボート１８に移載する。
この後、ゲートバルブ２０を閉塞してから、排気ライン２６を介して排気（真空引き）を行って、ロードロック室１２内を減圧する。
【００２２】
続いて、ロードロック室１２内が予め設定した真空圧に達した時点で、反応炉１４のゲートバルブ３９を開放し、ボートエレベータ２２を上昇させて、ボート１８を反応炉１４内に挿入する。
この際の入炉温度は特に限定されないが、本形態例では、例えば、成膜温度と同じ６００℃にすることができる。
【００２３】
この後、ゲートバルブ３９を閉塞し、アルゴンガスなどの不活性ガスをガス導入管３８から反応炉１４に導入して、成膜圧力まで昇圧する。
そして、反応炉１４内の温度及び圧力が成膜条件を満たした時点で、ガス導入管３８から、材料ガスとして、化合物の構成元素として水素を含まない非還元性のＳｉＣｌ4ガス（非還元性ガス）を導入し、ゲート絶縁膜４２上への導電層４４の成膜を開始する。
【００２４】
本形態例では、ゲート電極をなす導電層４４としてシリコン膜を成膜する際の成長速度は０．５m／minであり、１５０分間の成膜処理を行って、所望の膜厚である７０ｎｍのシリコン膜（４４）を得る。この際の成膜条件は、
成膜温度：６００℃
成膜圧力：２０Ｐａ
ガス流量：ＳｉＣｌ4ガス=２００sccm
である。
【００２５】
上記成膜条件下で、ゲート絶縁層４２上に導電層４４が成長する際に、導電層４４の成膜時に剥き出しになっているゲート絶縁層４２は、図２に示すように、ＳｉＣｌ4ガスが導入された非還元性雰囲気に晒されている。
従って、ゲート絶縁層４２に酸素欠損が生じることはなく、図３に示すように、ＳｉとＯとを良好な状態で含有するシリコン酸化膜（４２）上に、シリコン膜（４４）が形成された状態が得られる。これにより、絶縁破壊耐圧が良好なゲート絶縁層４２が得られ、良好な長期信頼性を実現することができる。
【００２６】
そして、導電層４４の成膜終了後、反応炉１４内の残留ガスを除去するために、縦型ＣＶＤ炉１０のガス導入管３８及び排気管３３からパージ及び排気（真空引き）を行う。
続いて、反応炉１４のゲートバルブ３９を開放し、ボートエレベータ２２を下降させて、反応炉１４内のボート１８をロードロック室１２側へ引き出した後、ゲートバルブ３９を閉塞する。
【００２７】
次いで、ロードロック室１２内を大気圧雰囲気まで昇圧するために、排気ライン２６から排気しつつ、パージガス供給管２４から大気を導入する。
この後、ロードロック室１２のゲートバルブ２０を開放し、ウエハ移載機２８により、処理後のシリコンウエハ４０をボート１３から取り出す。
【００２８】
製造方法の第２形態例（本発明の実施形態例）
本実施形態例は、シリコンウエハ４０上に導電層４４としてシリコンゲルマニウム膜を形成する点が第１形態例と異なるため、ここでは、ゲート絶縁層４２形成後の導電層４４の成膜工程から説明する。
【００２９】
アルゴンガス等の反応炉１４への導入で成膜圧力まで昇圧し、温度及び圧力が成膜条件を満たした時点で、先ず、ガス導入管３８から反応炉１４内に、成膜時の材料ガスとしてＳｉＣｌ4ガスを導入し、シード層の形成を行う。この際の成膜条件は、
成膜温度：６００℃
成膜圧力：４０Ｐａ
ガス流量：ＳｉＣｌ4ガス=１５００sccm
である。この条件による処理は、表面モフォロジー改善のために必要な処理であるが、本発明はこの処理の有無に依るものではない。
【００３０】
次いで、導電層４４としてシリコンゲルマニウム膜を成膜するため、既に反応炉１４に導入しているＳｉＣｌ4ガスに加えて、ＧｅＣｌ4ガスを導入する。この際、シリコンゲルマニウム膜の成長速度は０．５nm／minであり、１１０分間の成膜処理を行って、所望の膜厚である５０ｎｍのシリコン膜（４４）を得る。この際の成膜条件は、
成膜温度：６００℃
成膜圧力：４０Ｐａ
ガス流量：ＳｉＣｌ4ガス=１５００sccm、ＧｅＣｌ4ガス=１５００sccm
である。
【００３１】
この後、第１形態例と同様の手順によって、ロードロック室１２からシリコンウエハ４０を取り出す。
本実施形態例のように、ゲート絶縁層４２としてシリコン酸化膜を形成し、導電層４４としてシリコンゲルマニウム膜を成膜した場合でも、第１形態例と同様の効果が得られた。
【００３２】
製造方法の第３形態例
本形態例は、シリコンウエハ４０上に導電層４４としてリンドープトシリコン膜を形成する点が第１形態例と異なるため、ここでは、ゲート絶縁層４２形成後の導電層４４の成膜工程から説明する。
【００３３】
アルゴンガス等の反応炉１４への導入で成膜圧力まで昇圧し、温度及び圧力が成膜条件を満たした時点で、先ず、ガス導入管３８から反応炉１４内に、成膜時の材料ガスとしてＳｉＣｌ4ガスとＰＣｌ3ガスとを導入して、導電層４４としてのリンドープトシリコン膜の成膜を開始する。この際のリンドープトシリコン膜の成長速度は０．４nm／minであり、１１０分間の成膜処理を行い、所望の４０nmの膜厚に形成する。この際の成膜条件は、
成膜温度：６００℃
成膜圧力：３５０Ｐａ
ガス流量：ＳｉＣｌ4ガス=４００sccm、ＰＣｌ3ガス=１００sccm
である。
【００３４】
この後、第１形態例と同様の手順によって、ロードロック室１２からシリコンウエハ４０を取り出す。
本形態例のように、ゲート絶縁層４２としてシリコン酸化膜を形成し、導電層４４としてリンドープトシリコン膜を成膜した場合でも、第１形態例と同様の効果が得られた。
【００３５】
製造方法の第４形態例（本発明の実施形態例）
本実施形態例は、半導体集積回路の製造に際して、シリコンウエハ４０上に、ゲート絶縁層４２として金属酸化膜を形成し、この金属酸化膜上に、導電層４４としてシリコンゲルマニウム膜を成膜する際に有効である。
【００３６】
以下、図２〜図４を参照して本実施形態例を説明する。本実施形態例では、ＭＯＳ型トランジスタのゲート絶縁層４２として金属酸化膜を形成する工程と、この金属酸化膜上に導電層４４としてシリコンゲルマニウム膜を形成する減圧ＣＶＤ工程とを中心に説明する。
【００３７】
先ず、シリコンウエハ４０の表面に、金属酸化膜をゲート絶縁層４２として形成する。
金属酸化膜の形成工程では、第１形態例と同様の手法で、シリコンウエハ４０の主面側に、ウエル形成用のイオン注入、チャネルストッパ形成用のイオン注入、及び、しきい値調整を行う。
次いで、シリコンウエハ４０の表面に、例えばＡＬＤ（Atomic Layer Deposition）法を用いてＨｆＯ2膜を形成することにより、ゲート絶縁層４２としての金属酸化膜を得る。これ以外にも、金属酸化膜として、Ａｌ2Ｏ3、ＺｒＯ2、Ｔａ2Ｏ5、ＰｒＯ2、ＬａＯx、ＴｉＯ2、及びＮｂ2Ｏ5のいずれかを形成することができる。
【００３８】
更に、ゲート絶縁層４２を形成したシリコンウエハ４０をウエハ移載機２８にセットしてから、第１形態例と同様のプロセスで、反応炉１４内にボート１８を挿入する。更に、ゲートバルブ３９を閉塞した後、アルゴンガスなどの不活性ガスを導入して、反応炉１４内を成膜圧力まで昇圧する。
【００３９】
次いで、温度及び圧力が成膜条件を満たした時点で、先ず、ガス導入管３８から反応炉１４内に、成膜時の材料ガスとしてＳｉＣｌ4ガスを導入し、シード層の形成を行う。この際の成膜条件は、
成膜温度：６００℃
成膜圧力：４０Ｐａ
ガス流量：ＳｉＣｌ4ガスを１５００sccm
である。この条件による処理は、第２形態例と同様、表面モフォロジー改善のために必要な処理であるが、本発明はこの処理の有無に依るものではない。
【００４０】
次いで、導電層４４としてシリコンゲルマニウム膜を成膜するため、既に反応炉１４に導入しているＳｉＣｌ4ガスに加え、ＧｅＣｌ4ガスを導入する。この際、シリコンゲルマニウム膜の成長速度は０．５nm／minであり、１１０分間の成膜処理を行って、所望の膜厚である５０ｎｍのシリコン膜（４４）を得る。この際の成膜条件は、
成膜温度：６００℃
成膜圧力：４０Ｐａ
ガス流量：ＳｉＣｌ4ガス=１５００sccm、ＧｅＣｌ4ガス=１５００sccm
である。
【００４１】
この後、第１形態例と同様の手順によって、ロードロック室１２からシリコンウエハ４０を取り出す。
本実施形態例のように、ゲート絶縁層４２としてＨｆＯ2膜を形成し、導電層４４としてシリコンゲルマニウム膜を成膜した場合でも、第１形態例と同様の効果が得られた。
【００４２】
以上の第１〜第４形態例で、素子分離領域は、トレンチ構造を有していてもよいし、ＬＯＣＯＳ構造とトレンチ構造との組み合わせであってもよく、ゲート構造によらない。
また、第１〜第４形態例では、縦型ＣＶＤ炉１０に代えて、枚葉ＣＶＤ炉（図示せず）を使用することができる。
【００４３】
第１〜第４形態例でのガス導入管３８の形状やガス導入の手法は、前述に限定されるものではなく、例えば、マルチノズルを使用して反応炉１４内にガス導入することもできる。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、ＭＯＳトランジスタのゲート酸化膜上に導電膜を形成する際に、導電膜を非還元性雰囲気内で形成するようにしたので、酸化膜上にＣＶＤ等で導電層を形成しながらも、酸化膜の酸素欠損を防止して、酸化膜の絶縁層としての絶縁破壊耐圧を低下させず、長期信頼性の低下を招かないようにした半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法で使用する縦型ＣＶＤ炉の構成を示す側面断面図である。
【図２】本発明に係る製造方法による成膜状態を模式的に示す断面図である。
【図３】本発明に係る製造方法による成膜状態を模式的に示す断面図である。
【図４】従来の半導体装置の製造方法による成膜状態を模式的に示す断面図である。
【図５】従来の製造方法による成膜状態を模式的に示す断面図である。
【図６】従来の製造方法による成膜状態を模式的に示す断面図である。
【符号の説明】
１０……縦型ＣＶＤ炉、１２……ロードロック室、１４……反応炉、１６……シールキャップ、１８……ボート、２０……ゲートバルブ、２２……ボートエレベータ、２４……パージガス供給管、２６……排気ライン、２８……ウエハ移載機、３０……外管、３２……内管、３３……排気管、３４……反応管、３６……ヒータ、３７……空間、３８……ガス導入管、３９……ゲートバルブ、４０……シリコンウエハ、４２……ゲート絶縁層、４４……導電層。
【発明の属する技術分野】
本発明は、絶縁層として設けられた酸化膜上に、化学気相成長（CVD:Chemical Vapor Deposition）法を用いて、シリコン膜等からなる導電層を形成する半導体装置の製造方法に関し、更に詳細には、絶縁層の絶縁破壊耐圧や長期信頼性の低下を防止するようにした半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置として、例えばＭＯＳ型トランジスタを製造する際には、シリコン基板の主面側に、ソース拡散領域、ドレイン拡散領域及びチャネル領域を形成した後、少なくともチャネル領域上にゲート絶縁層を形成する必要がある。ゲート絶縁層は、通常、シリコン酸化膜や金属酸化膜等から構成される。
また、半導体装置として薄膜トランジスタ（ＴＦＴ）を製造する際には、絶縁性基板上に形成したシリコン層の表面に、シリコン酸化膜からなるゲート絶縁層を形成する必要がある。
【０００３】
上記ゲート絶縁層でゲート電極とチャネル領域とが確実に絶縁されることによって、半導体装置の信頼性が確保されると言っても過言ではない。
このため、シリコン酸化膜や金属酸化膜等からなるゲート絶縁層には、常に高い絶縁破壊耐圧及び長期信頼性が要求される。
【０００４】
ところで、酸化反応でゲート絶縁層を形成した後、このゲート絶縁層上に、シリコン膜を堆積して形成されたゲート電極を有するシリコンゲート型トランジスタが知られている。
このようなトランジスタでは、シリコン膜はＣＶＤ法で形成されることが多い。その場合、予め設定した成膜条件を満たす温度及び圧力を維持したＣＶＤ炉に、モノシラン（ＳｉＨ4）ガス等の材料ガスを導入し、高温雰囲気内で、ゲート絶縁層上にシリコン膜を堆積する。
【０００５】
【発明が解決しようとする課題】
しかし、折角、高い絶縁破壊耐圧が得られるゲート絶縁層を備えていても、その後に、上述のようなＳｉＨ4ガスの高温雰囲気内でシリコン膜の堆積が行われると、次のような問題が発生することがある。
【０００６】
すなわち、図４に示すように、シリコンウエハ４０上に、構成元素としてケイ素（Ｓｉ）と酸素（Ｏ）とを含む欠陥のないシリコン酸化膜４２がゲート絶縁層として形成されている場合を想定する。
この場合、高温雰囲気内でのシリコン膜４４（図６参照）の堆積時には、シリコン酸化膜４２が、所謂還元性ガスであるＳｉＨ4ガスに晒される。従って、図５に示すように、構成元素としてゲート絶縁層４２中に含まれる酸素がＳｉＨ4ガス中の水素（Ｈ）と結合すると、その分だけゲート絶縁層４２から酸素が失われることになる。
このため、図６に示すように、シリコン膜４４の堆積後には、酸素欠損を有するシリコン酸化膜４２になってしまい、ゲート絶縁層４２絶縁破壊耐圧や長期信頼性が低下することになる。
【０００７】
本発明はかかる問題点に鑑みてなされたものであって、その目的は、絶縁層として設けられた酸化膜上にＣＶＤ法で導電層を形成しながらも、酸化膜の酸素欠損を防止して、酸化膜の絶縁層としての絶縁破壊耐圧を低下させず、長期信頼性の低下を招くことがないようにした半導体装置を製造する製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者らは、絶縁層として酸化膜を形成した後、ＣＶＤ法を用いて導電層を堆積する際に、酸化膜を還元雰囲気に晒さないようにすれば、化合物の構成元素として酸化膜中に含まれる酸素が失われる問題を解消可能な点に着目し、種々の実験を重ねた結果、本発明を発明するに到った。
【０００９】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、ＭＯＳトランジスタのゲート酸化膜上に導電膜を形成する際に、前記導電膜を非還元性雰囲気内で形成するようにしたことを特徴としている。
【００１０】
本発明に係る半導体装置の製造方法では、従来のような還元性雰囲気内ではなく、非還元性雰囲気内で導電層を形成するので、導電層の形成時に、化合物の構成元素として酸化膜中に含まれる酸素が失われることがない。このため、絶縁層としての酸化膜に酸素欠損を招くことがなく、従って、絶縁層としての絶縁破壊耐圧を低下させることなく、長期信頼性の低下を招くことがない半導体装置を得ることができる。
【００１２】
また、本発明に係る半導体装置の製造方法では、導電層としてシリコンゲルマニウム膜を形成するときに、非還元性雰囲気を構成する材料ガスとして、化合物の構成元素として水素を含まないシリコン材料ガス及びゲルマニウム材料ガスを使用する。具体的には、シリコン材料ガスを、ＳｉＣｌ4、Ｓｉ 2 Ｃｌ 6 から構成し、ゲルマニウム材料ガスを四塩化ゲルマニウム（ＧｅＣｌ4）から構成することができる。
【００１３】
酸化膜は、例えば、二酸化ケイ素（ＳｉＯ2）、二酸化ハフニウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、二酸化ジルコニウム（ＺｒＯ2）、五酸化二タンタル（Ｔａ2Ｏ5）、二酸化プラセオジム（ＰｒＯ2）、酸化ランタン（ＬａＯx）、二酸化チタン（ＴｉＯ2）、及び、五酸化二ニオブ（Ｎｂ2Ｏ5）のいずれかから構成することができる。
【００１５】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。尚、以下の実施形態例で示す成膜温度、成膜圧力、ガス流量等の成膜条件は、本発明の理解を容易にするための一つの例示であって、本発明はこの例示に限定されるものではない。
製造方法の第１形態例
本形態例は、本発明に係る半導体装置の製造方法に対する参考例であって、図１は本製造方法で使用するロードロック式の縦型ＣＶＤ炉の構成を示す側面断面図、図２及び図３は本形態例の製造方法による成膜状態を模式的に示す断面図である。
【００１６】
本形態例では、半導体集積回路の製造に際し、図１に示す縦型ＣＶＤ炉１０を使用して、シリコンウエハ（基板）４０上に、ゲート絶縁層４２としてシリコン酸化膜を形成し、このシリコン酸化膜上に、ゲート電極をなす導電層４４としてシリコン膜を形成する。
図１に示すように、縦型ＣＶＤ炉１０は、従来の減圧ＣＶＤ法で使用される一般的な形式のものであり、ロードロック室１２と、ロードロック室１２上に配設された反応炉１４とを備えている。
【００１７】
ロードロック室１２は、シールキャップ１６を底部に有するボート１８を内蔵し、ロック室を開放／閉塞するゲートバルブ２０と、ボートエレベータ２２とを備え、パージガス供給管２４と、排気ライン２６とを備えている。
また、ロードロック室１２内に、ゲートバルブ２０を通ってウエハ移載機２８が自動で進入／後退するように構成されている。
【００１８】
反応炉１４は、外管３０、内管３２、及び外管３０と内管３２との間の空間３７に連通する排気管３３を有する反応管３４と、反応管３４の下部に設けられたガス導入管３８と、反応管３４を覆うように配置されたヒータ３６とを備えている。
反応炉１４の底部には、その開閉により、反応炉１４とロードロック室１２とを連通／遮断するゲートバルブ３９が設けられている。
【００１９】
次に、縦型ＣＶＤ炉１０を使用する本製造方法の具体的な工程について説明する。ここでは、ＭＯＳ型トランジスタのゲート絶縁層としてシリコン酸化膜を形成する拡散工程と、シリコン酸化膜（ＳｉＯ2）上に、ゲート電極としてシリコン膜を形成する減圧ＣＶＤ工程とを中心に説明する。
【００２０】
先ず、シリコンウエハ４０（図２参照）の表面に、例えば熱酸化反応によって、ゲート絶縁層４２としてシリコン酸化膜を形成する。
この形成工程では、公知の方法を用い、シリコンウエハ４０の主面側に、ＬＯＣＯＳ構造を有する素子分離領域を形成する。この後、ウエル形成用のイオン注入と、チャネルストッパ形成用のイオン注入とを行い、イオン濃度を調整してしきい値を調整する。これにより、シリコンウエハ４０上に、化合物の構成元素としてケイ素（Ｓｉ）と酸素（Ｏ）とを良好な状態で含むシリコン酸化膜（４２）が形成された構造が得られる（図２参照）。
【００２１】
次いで、図１に示すように、上記のようにゲート絶縁層４２を形成したシリコンウエハ４０を複数枚（図１では５枚示した）、ウエハ移載機２８にセットする。
続いて、内部が大気圧に保持されたロードロック室１２のゲートバルブ２０を開放し、自動で作動するウエハ移載機２８によって、シリコンウエハ４０をボート１８に移載する。
この後、ゲートバルブ２０を閉塞してから、排気ライン２６を介して排気（真空引き）を行って、ロードロック室１２内を減圧する。
【００２２】
続いて、ロードロック室１２内が予め設定した真空圧に達した時点で、反応炉１４のゲートバルブ３９を開放し、ボートエレベータ２２を上昇させて、ボート１８を反応炉１４内に挿入する。
この際の入炉温度は特に限定されないが、本形態例では、例えば、成膜温度と同じ６００℃にすることができる。
【００２３】
この後、ゲートバルブ３９を閉塞し、アルゴンガスなどの不活性ガスをガス導入管３８から反応炉１４に導入して、成膜圧力まで昇圧する。
そして、反応炉１４内の温度及び圧力が成膜条件を満たした時点で、ガス導入管３８から、材料ガスとして、化合物の構成元素として水素を含まない非還元性のＳｉＣｌ4ガス（非還元性ガス）を導入し、ゲート絶縁膜４２上への導電層４４の成膜を開始する。
【００２４】
本形態例では、ゲート電極をなす導電層４４としてシリコン膜を成膜する際の成長速度は０．５m／minであり、１５０分間の成膜処理を行って、所望の膜厚である７０ｎｍのシリコン膜（４４）を得る。この際の成膜条件は、
成膜温度：６００℃
成膜圧力：２０Ｐａ
ガス流量：ＳｉＣｌ4ガス=２００sccm
である。
【００２５】
上記成膜条件下で、ゲート絶縁層４２上に導電層４４が成長する際に、導電層４４の成膜時に剥き出しになっているゲート絶縁層４２は、図２に示すように、ＳｉＣｌ4ガスが導入された非還元性雰囲気に晒されている。
従って、ゲート絶縁層４２に酸素欠損が生じることはなく、図３に示すように、ＳｉとＯとを良好な状態で含有するシリコン酸化膜（４２）上に、シリコン膜（４４）が形成された状態が得られる。これにより、絶縁破壊耐圧が良好なゲート絶縁層４２が得られ、良好な長期信頼性を実現することができる。
【００２６】
そして、導電層４４の成膜終了後、反応炉１４内の残留ガスを除去するために、縦型ＣＶＤ炉１０のガス導入管３８及び排気管３３からパージ及び排気（真空引き）を行う。
続いて、反応炉１４のゲートバルブ３９を開放し、ボートエレベータ２２を下降させて、反応炉１４内のボート１８をロードロック室１２側へ引き出した後、ゲートバルブ３９を閉塞する。
【００２７】
次いで、ロードロック室１２内を大気圧雰囲気まで昇圧するために、排気ライン２６から排気しつつ、パージガス供給管２４から大気を導入する。
この後、ロードロック室１２のゲートバルブ２０を開放し、ウエハ移載機２８により、処理後のシリコンウエハ４０をボート１３から取り出す。
【００２８】
製造方法の第２形態例（本発明の実施形態例）
本実施形態例は、シリコンウエハ４０上に導電層４４としてシリコンゲルマニウム膜を形成する点が第１形態例と異なるため、ここでは、ゲート絶縁層４２形成後の導電層４４の成膜工程から説明する。
【００２９】
アルゴンガス等の反応炉１４への導入で成膜圧力まで昇圧し、温度及び圧力が成膜条件を満たした時点で、先ず、ガス導入管３８から反応炉１４内に、成膜時の材料ガスとしてＳｉＣｌ4ガスを導入し、シード層の形成を行う。この際の成膜条件は、
成膜温度：６００℃
成膜圧力：４０Ｐａ
ガス流量：ＳｉＣｌ4ガス=１５００sccm
である。この条件による処理は、表面モフォロジー改善のために必要な処理であるが、本発明はこの処理の有無に依るものではない。
【００３０】
次いで、導電層４４としてシリコンゲルマニウム膜を成膜するため、既に反応炉１４に導入しているＳｉＣｌ4ガスに加えて、ＧｅＣｌ4ガスを導入する。この際、シリコンゲルマニウム膜の成長速度は０．５nm／minであり、１１０分間の成膜処理を行って、所望の膜厚である５０ｎｍのシリコン膜（４４）を得る。この際の成膜条件は、
成膜温度：６００℃
成膜圧力：４０Ｐａ
ガス流量：ＳｉＣｌ4ガス=１５００sccm、ＧｅＣｌ4ガス=１５００sccm
である。
【００３１】
この後、第１形態例と同様の手順によって、ロードロック室１２からシリコンウエハ４０を取り出す。
本実施形態例のように、ゲート絶縁層４２としてシリコン酸化膜を形成し、導電層４４としてシリコンゲルマニウム膜を成膜した場合でも、第１形態例と同様の効果が得られた。
【００３２】
製造方法の第３形態例
本形態例は、シリコンウエハ４０上に導電層４４としてリンドープトシリコン膜を形成する点が第１形態例と異なるため、ここでは、ゲート絶縁層４２形成後の導電層４４の成膜工程から説明する。
【００３３】
アルゴンガス等の反応炉１４への導入で成膜圧力まで昇圧し、温度及び圧力が成膜条件を満たした時点で、先ず、ガス導入管３８から反応炉１４内に、成膜時の材料ガスとしてＳｉＣｌ4ガスとＰＣｌ3ガスとを導入して、導電層４４としてのリンドープトシリコン膜の成膜を開始する。この際のリンドープトシリコン膜の成長速度は０．４nm／minであり、１１０分間の成膜処理を行い、所望の４０nmの膜厚に形成する。この際の成膜条件は、
成膜温度：６００℃
成膜圧力：３５０Ｐａ
ガス流量：ＳｉＣｌ4ガス=４００sccm、ＰＣｌ3ガス=１００sccm
である。
【００３４】
この後、第１形態例と同様の手順によって、ロードロック室１２からシリコンウエハ４０を取り出す。
本形態例のように、ゲート絶縁層４２としてシリコン酸化膜を形成し、導電層４４としてリンドープトシリコン膜を成膜した場合でも、第１形態例と同様の効果が得られた。
【００３５】
製造方法の第４形態例（本発明の実施形態例）
本実施形態例は、半導体集積回路の製造に際して、シリコンウエハ４０上に、ゲート絶縁層４２として金属酸化膜を形成し、この金属酸化膜上に、導電層４４としてシリコンゲルマニウム膜を成膜する際に有効である。
【００３６】
以下、図２〜図４を参照して本実施形態例を説明する。本実施形態例では、ＭＯＳ型トランジスタのゲート絶縁層４２として金属酸化膜を形成する工程と、この金属酸化膜上に導電層４４としてシリコンゲルマニウム膜を形成する減圧ＣＶＤ工程とを中心に説明する。
【００３７】
先ず、シリコンウエハ４０の表面に、金属酸化膜をゲート絶縁層４２として形成する。
金属酸化膜の形成工程では、第１形態例と同様の手法で、シリコンウエハ４０の主面側に、ウエル形成用のイオン注入、チャネルストッパ形成用のイオン注入、及び、しきい値調整を行う。
次いで、シリコンウエハ４０の表面に、例えばＡＬＤ（Atomic Layer Deposition）法を用いてＨｆＯ2膜を形成することにより、ゲート絶縁層４２としての金属酸化膜を得る。これ以外にも、金属酸化膜として、Ａｌ2Ｏ3、ＺｒＯ2、Ｔａ2Ｏ5、ＰｒＯ2、ＬａＯx、ＴｉＯ2、及びＮｂ2Ｏ5のいずれかを形成することができる。
【００３８】
更に、ゲート絶縁層４２を形成したシリコンウエハ４０をウエハ移載機２８にセットしてから、第１形態例と同様のプロセスで、反応炉１４内にボート１８を挿入する。更に、ゲートバルブ３９を閉塞した後、アルゴンガスなどの不活性ガスを導入して、反応炉１４内を成膜圧力まで昇圧する。
【００３９】
次いで、温度及び圧力が成膜条件を満たした時点で、先ず、ガス導入管３８から反応炉１４内に、成膜時の材料ガスとしてＳｉＣｌ4ガスを導入し、シード層の形成を行う。この際の成膜条件は、
成膜温度：６００℃
成膜圧力：４０Ｐａ
ガス流量：ＳｉＣｌ4ガスを１５００sccm
である。この条件による処理は、第２形態例と同様、表面モフォロジー改善のために必要な処理であるが、本発明はこの処理の有無に依るものではない。
【００４０】
次いで、導電層４４としてシリコンゲルマニウム膜を成膜するため、既に反応炉１４に導入しているＳｉＣｌ4ガスに加え、ＧｅＣｌ4ガスを導入する。この際、シリコンゲルマニウム膜の成長速度は０．５nm／minであり、１１０分間の成膜処理を行って、所望の膜厚である５０ｎｍのシリコン膜（４４）を得る。この際の成膜条件は、
成膜温度：６００℃
成膜圧力：４０Ｐａ
ガス流量：ＳｉＣｌ4ガス=１５００sccm、ＧｅＣｌ4ガス=１５００sccm
である。
【００４１】
この後、第１形態例と同様の手順によって、ロードロック室１２からシリコンウエハ４０を取り出す。
本実施形態例のように、ゲート絶縁層４２としてＨｆＯ2膜を形成し、導電層４４としてシリコンゲルマニウム膜を成膜した場合でも、第１形態例と同様の効果が得られた。
【００４２】
以上の第１〜第４形態例で、素子分離領域は、トレンチ構造を有していてもよいし、ＬＯＣＯＳ構造とトレンチ構造との組み合わせであってもよく、ゲート構造によらない。
また、第１〜第４形態例では、縦型ＣＶＤ炉１０に代えて、枚葉ＣＶＤ炉（図示せず）を使用することができる。
【００４３】
第１〜第４形態例でのガス導入管３８の形状やガス導入の手法は、前述に限定されるものではなく、例えば、マルチノズルを使用して反応炉１４内にガス導入することもできる。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、ＭＯＳトランジスタのゲート酸化膜上に導電膜を形成する際に、導電膜を非還元性雰囲気内で形成するようにしたので、酸化膜上にＣＶＤ等で導電層を形成しながらも、酸化膜の酸素欠損を防止して、酸化膜の絶縁層としての絶縁破壊耐圧を低下させず、長期信頼性の低下を招かないようにした半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法で使用する縦型ＣＶＤ炉の構成を示す側面断面図である。
【図２】本発明に係る製造方法による成膜状態を模式的に示す断面図である。
【図３】本発明に係る製造方法による成膜状態を模式的に示す断面図である。
【図４】従来の半導体装置の製造方法による成膜状態を模式的に示す断面図である。
【図５】従来の製造方法による成膜状態を模式的に示す断面図である。
【図６】従来の製造方法による成膜状態を模式的に示す断面図である。
【符号の説明】
１０……縦型ＣＶＤ炉、１２……ロードロック室、１４……反応炉、１６……シールキャップ、１８……ボート、２０……ゲートバルブ、２２……ボートエレベータ、２４……パージガス供給管、２６……排気ライン、２８……ウエハ移載機、３０……外管、３２……内管、３３……排気管、３４……反応管、３６……ヒータ、３７……空間、３８……ガス導入管、３９……ゲートバルブ、４０……シリコンウエハ、４２……ゲート絶縁層、４４……導電層。
Claims (2)
- ＭＯＳトランジスタのゲート酸化膜上に導電膜を形成する際に、
化合物の構成元素として水素を含まないシリコン材料ガスを使用して前記ゲート酸化膜上にシード層の形成を行った後に、
前記シリコン材料ガス及び化合物の構成元素として水素を含まないゲルマニウム材料ガスを使用して、減圧ＣＶＤ法により、前記導電膜としてシリコンゲルマニウム膜を形成し、
前記シリコン材料ガスは、ＳｉＣｌ 4 、Ｓｉ 2 Ｃｌ 6 からなり、前記ゲルマニウム材料ガスはＧｅＣｌ 4 からなる
ことを特徴とする半導体装置の製造方法。 - 前記ゲート酸化膜は、ＳｉＯ2、ＨｆＯ2、Ａｌ2Ｏ3、ＺｒＯ2、Ｔａ2Ｏ5、ＰｒＯ2、ＬａＯx、ＴｉＯ2、及びＮｂ2Ｏ5のいずれかからなることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001327038A JP3952735B2 (ja) | 2001-10-25 | 2001-10-25 | 半導体装置の製造方法 |
| US10/273,171 US6797571B2 (en) | 2001-10-25 | 2002-10-18 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001327038A JP3952735B2 (ja) | 2001-10-25 | 2001-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133235A JP2003133235A (ja) | 2003-05-09 |
| JP3952735B2 true JP3952735B2 (ja) | 2007-08-01 |
Family
ID=19143318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001327038A Expired - Fee Related JP3952735B2 (ja) | 2001-10-25 | 2001-10-25 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6797571B2 (ja) |
| JP (1) | JP3952735B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6830976B2 (en) | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| WO2003105206A1 (en) * | 2002-06-10 | 2003-12-18 | Amberwave Systems Corporation | Growing source and drain elements by selecive epitaxy |
| US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| US20040152287A1 (en) * | 2003-01-31 | 2004-08-05 | Sherrill Adrian B. | Deposition of a silicon film |
| US7468311B2 (en) * | 2003-09-30 | 2008-12-23 | Tokyo Electron Limited | Deposition of silicon-containing films from hexachlorodisilane |
| JP4655578B2 (ja) * | 2003-10-20 | 2011-03-23 | 東京エレクトロン株式会社 | 成膜装置及び成膜方法 |
| US20070048956A1 (en) * | 2005-08-30 | 2007-03-01 | Tokyo Electron Limited | Interrupted deposition process for selective deposition of Si-containing films |
| JP5665289B2 (ja) | 2008-10-29 | 2015-02-04 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法および基板処理装置 |
| WO2012029661A1 (ja) * | 2010-09-01 | 2012-03-08 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| US8405169B2 (en) * | 2010-10-15 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Handling layer for transparent substrate |
| US20170350752A1 (en) * | 2016-06-01 | 2017-12-07 | Ventsislav Metodiev Lavchiev | Light emitting structures and systems on the basis of group iv material(s) for the ultraviolet and visible spectral ranges |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0635323B2 (ja) * | 1982-06-25 | 1994-05-11 | 株式会社日立製作所 | 表面処理方法 |
| US6376349B1 (en) * | 2000-01-19 | 2002-04-23 | Motorola, Inc. | Process for forming a semiconductor device and a conductive structure |
-
2001
- 2001-10-25 JP JP2001327038A patent/JP3952735B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-18 US US10/273,171 patent/US6797571B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003133235A (ja) | 2003-05-09 |
| US6797571B2 (en) | 2004-09-28 |
| US20030113971A1 (en) | 2003-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3909753B2 (ja) | 強誘電体トランジスタ構造およびその製造方法 | |
| KR100640638B1 (ko) | 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법 | |
| KR101304965B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체 | |
| JP3912990B2 (ja) | 集積回路構造およびその製造方法 | |
| US6602720B2 (en) | Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same | |
| US6958277B2 (en) | Surface preparation prior to deposition | |
| KR100502381B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR100414156B1 (ko) | 집적회로소자의 캐패시터 제조방법 | |
| US20080014730A1 (en) | Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
| JP2001152339A (ja) | 原子層蒸着法を用いた薄膜形成方法 | |
| JP3952735B2 (ja) | 半導体装置の製造方法 | |
| JP2010087167A (ja) | 半導体装置の製造方法 | |
| US20050202627A1 (en) | Method for forming a dielectric layer in a semiconductor device | |
| US9048307B2 (en) | Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers | |
| JP2001177057A (ja) | アナログ回路用キャパシタ及びその製造方法 | |
| KR100621542B1 (ko) | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 | |
| JP2518406B2 (ja) | 容量絶縁膜の形成方法 | |
| JP2008235397A (ja) | 半導体装置の製造方法 | |
| JP3839950B2 (ja) | 半導体製造方法及び半導体製造装置 | |
| KR102305940B1 (ko) | 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치 | |
| KR100755072B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| JP3556795B2 (ja) | 半導体製造方法 | |
| KR20010045566A (ko) | 원자층 증착법을 이용한 박막 형성방법 | |
| KR101172312B1 (ko) | 하프늄산화물 캐패시터의 제조 방법 | |
| KR100745073B1 (ko) | 하프늄니오븀옥사이드(ＨｆＮｂＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040319 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |