JP3839950B2 - 半導体製造方法及び半導体製造装置 - Google Patents
半導体製造方法及び半導体製造装置 Download PDFInfo
- Publication number
- JP3839950B2 JP3839950B2 JP07342998A JP7342998A JP3839950B2 JP 3839950 B2 JP3839950 B2 JP 3839950B2 JP 07342998 A JP07342998 A JP 07342998A JP 7342998 A JP7342998 A JP 7342998A JP 3839950 B2 JP3839950 B2 JP 3839950B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- chamber
- doped
- phosphorus
- load lock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体製造方法および半導体製造装置に関し、特に、半導体製造装置の１つであるロードロック式ＣＶＤ装置（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）およびそれを用いたポリシリコン膜の成膜方法に関するものである。
【０００２】
【従来の技術】
ロードロック式ＣＶＤ装置として、反応室内へウェーハを出し入れする予備室をロードロック室とするものがあり次に説明する。
【０００３】
図１は、このロードロック式ＣＶＤ装置１００の概略縦断面図であり、このＣＶＤ装置１００を用いた従来のＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ（リンドープポリシリコン）膜の成膜手順を以下に示す。
【０００４】
イ）まず、ロードロック室６内において、ロードロックゲートバルブ５を介してボート２に複数のウェーハ３を搭載し、その後ロードロック室６内をＮ2 雰囲気にする。
【０００５】
ロ）次に、５００〜６００℃に設定されたヒータ（図示せず。）内に納められた反応管１内にボート２をロードロック室６から上昇させる。ボート２には水平姿勢のウェーハ３が多段に収容されている。この時、ウェーハ３上に自然酸化膜が形成されるのを防ぐ為に、ロードロック室６及び反応管１内はＮ2 雰囲気となっている。
【０００６】
ハ）次に、反応管１内を真空ポンプにより真空状態にし、反応ガスであるＳｉＨ4 ガスをＳｉＨ4 ポート７より、ＰＨ3 ガスをＰＨ3 ポート８よりそれぞれ供給し、成膜を行う。供給されたＳｉＨ4 ガスとＰＨ3 ガスはインナーチューブ１２の内側を上昇し、最上部で反転し、インナーチューブ１２の外側を下降し反応ガス排気口１３より排気される。
【０００７】
ニ）次に、成膜終了の為に反応ガスＳｉＨ4 とＰＨ3 の供給を同時にストップする。
【０００８】
ホ）次に、Ｎ2 ガスにより反応管１内を大気圧に戻した後、Ｎ2 雰囲気のロードロック室６へ５００〜６００℃に加熱されたボート２及びウェーハ３を下降させ冷却を行う。
【０００９】
【発明が解決しようとする課題】
しかしながら、この成膜方法においては、成膜直後と、成膜してから数日後では成膜したポリシリコン膜のＰ（リン）濃度が変化してしまうという問題があった。
【００１０】
このようなＰ濃度の変化を予め見越して、表面のＰ濃度を高くしておくことも考えられるが、表面のリンが揮発すると、クリーンルームを汚染し、さらには他の工程においてデバイスを汚染する問題がある。
【００１１】
また、ロードロック式ではない、ウェーハ予備室が大気開放のＣＶＤ装置においても、やはり表面のリンが揮発する問題がある。
【００１２】
従って、本発明の目的は、Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜を成膜した場合に、その膜中のＰ濃度の経時変化を防ぐことができる成膜方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明者は、鋭意研究の結果、以下のことを見いだした。すなわち、ボート２を下降するときにロードロック室６はＮ2 雰囲気（ロードロック室６にはＮ2 供給口９よりＮ2 を供給し、Ｎ2 排気口１０よりＮ2 を排気しているため酸素濃度は１ｐｐｍ以下である。）であり、このＮ2 雰囲気中でウェーハ３が冷却されるためウェーハ３表面のＰ（リン）が酸化されず不安定な状態になり、結果的にＰが揮発しやすい状態になってしまう。その為、成膜直後と、成膜してから数日後では膜中Ｐ濃度が変化してしまう。
【００１４】
また、図３に示す、ロードロック室を有せずウェーハ予備室１１が大気開放の通常のＣＶＤ装置３００においては、ウェーハ冷却室１１は大気と同じ状態であり、成膜終了後ボート２を下降するときには２０％程度のＯ2 がウェーハ冷却室１１内に存在するため、ウェーハ３自身の熱と大気中の酸素とによりＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜の表面は必然的に酸化され、その酸化膜がＰ揮発を防いでいる。しかしながら、ロードロック式ＣＶＤ装置１００の場合ほどではないが、やはりＰ揮発の問題があり、Ｐ濃度の経時変化の問題がある。
【００１５】
本発明は、以上の知見に基づくものであり、本発明によれば、
成膜室を備える成膜装置を用いてリン（Ｐ）をドーピングしたシリコン膜を基板上に成膜する半導体製造方法であって、
前記成膜室においてリンをドーピングしたシリコン膜を基板上に成膜する工程と、
前記成膜室において、前記リンをドーピングしたシリコン膜上にリンをドーピングしないシリコン膜を成膜する工程と、
その後、前記基板を前記成膜室から搬出する工程と、
を備えることを特徴とする半導体製造方法が提供される。
【００１６】
このようにすれば、成膜室において、リンをドーピングしたシリコン膜上に不純物の揮発を防止可能な膜であるリンをドーピングしないシリコン膜が成膜された後に基板が搬出されるので、リンの揮発を防止可能な膜であるリンをドーピングしないシリコン膜により不純物の揮発が防止され、リン濃度の経時変化が防止される。
【００１７】
また、好ましくは、
前記成膜装置が前記成膜室とロードロック室とを備え、
前記基板を前記成膜室から搬出する前記工程が、前記基板を前記成膜室からＮ ２ 雰囲気とした前記ロードロック室に搬出する工程である。
【００１８】
この成膜方法は、成膜装置が成膜室とロードロック室とを備える場合に特に有効に作用する。
【００１９】
また、前記リン（Ｐ）をドーピングしたシリコン膜は、好ましくはリンをドーピングしたポリシリコン膜（Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜）であり、前記リンをドーピングしないシリコン膜は、好ましくは不純物をドーピングしないシリコン膜、特に好ましくは不純物をドーピングしないポリシリコン膜（Ｎｏｎ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜）である。
【００２０】
このようにすれば、成膜室において、Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜上にＮｏｎ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜等のリンをドーピングしないシリコン膜が形成された後にロードロック室に基板が搬出されるので、Ｎｏｎ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜等のリンをドーピングしないシリコン膜によりＰの揮発が防止され、Ｐ濃度の経時変化が防止される。
【００２１】
また、本発明によれば、
成膜室を備える成膜装置を用いてリンをドーピングしたシリコン膜を基板上に成膜する半導体製造方法であって、
前記成膜室にＳｉＨ４ガスおよびＰＨ３ガスを供給して基板上にリンをドーピングしたシリコン膜を成膜し、その後、ＰＨ３ガスの供給をストップしてＳｉＨ４ガスを供給し続けた後、前記基板を前記成膜室から搬出するようにした半導体製造方法が提供される。
また、本発明によれば、
成膜室を備える半導体製造装置であって、
前記成膜室において、リンをドーピングしたシリコン膜を基板上に成膜し、その後、前記リンをドーピングしたシリコン膜上にリンをドーピングしないシリコン膜を成膜し、その後、前記基板を前記成膜室から搬出することを特徴とする半導体製造装置が提供される。
【００２２】
【発明の実施の形態】
次に、本発明の一実施の形態を説明する。
【００２３】
図１は、本発明の一実施の形態の成膜方法に使用されるロードロック式縦型ＣＶＤ装置の概略縦断面図である。
【００２４】
このＣＶＤ装置１００は、成膜室２０とその下のロードロック室６とを備えている。成膜室２０は、反応管１内に画成される。反応管１内には、インナーチューブ１２が設けられ、インナーチューブ１２の下部には、ＳｉＨ4 ガスポート７およびＰＨ3 ガスポート８が連通している。インナーチューブ１２内には、複数の水平姿勢のシリコンウェーハ３を垂直方向に積層して搭載したボート２が挿入されている。反応管１の下部には反応ガス排気口１３が連通している。
【００２５】
反応管１とロードロック室６との間には、炉口ゲートバルブ４が設けられている。ロードロック室６には、Ｎ2 供給口９とＮ2 排気口１０とがそれぞれ連通している。また、ロードロック室６の側壁にはロードロックゲートバルブ５が設けられている。なお、図には示されていないが、反応管１の外側にはヒータが設けられている。
【００２６】
このＣＶＤ装置１００を用いた本発明の一実施の形態であるＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜の成膜方法を以下に示す。
【００２７】
イ）まず、ボート２をロードロック室６に降ろし、炉口ゲートバルブ４を閉じた状態で、ロードロックゲートバルブ５を介して、複数のシリコンウェーハ３をボート２に搭載する。この際、複数のウェーハ３は水平姿勢であり、垂直方向に積層されてボート２に搭載される。
【００２８】
ロ）次に、ロードロックゲートバルブ５を閉じ、ロードロック室６を一旦減圧にし、その後、ロードロック室６にＮ2 供給口９よりＮ2 を供給し、Ｎ2 排気口１０よりＮ2 を排気して、ロードロック室６内を、酸素濃度が１ｐｐｍ以下のＮ2 雰囲気とする。
【００２９】
ハ）次に、炉口ゲートバルブ４を開き、５００〜６００℃に設定されたヒータ（図示せず。）内に納められた反応管１内のインナーチューブ１２内にボート２をロードロック室６から上昇させる。この時、ウェーハ３上に自然酸化膜が形成されるのを防ぐ為に、ロードロック室６及び反応管１内はＮ2 雰囲気となっている。
【００３０】
ニ）次に、炉口ゲートバルブ４を閉じ、反応管１内を真空ポンプ（図示せず。）により真空状態にし、反応ガスであるＳｉＨ4 ガスをＳｉＨ4 ポート７より、ＰＨ3 ガスをＰＨ3 ポート８よりそれぞれ供給し、ウェーハ３上にＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜の成膜を行う。供給されたＳｉＨ4 ガスとＰＨ3 ガスはインナーチューブ１２の内側を上昇し、最上部で反転し、インナーチューブ１２の外側を下降し反応ガス排気口１３より排気される。
【００３１】
ホ）次に、ＰＨ3 ガスのみ供給をストップし、ＳｉＨ4 ガスは供給し続ける。これにより５０〜１００オングストローム程度の薄膜Ｎｏｎ−ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜をＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜上に堆積させる。
【００３２】
ヘ）次に、ＳｉＨ4 ガスの供給もストップし、反応管１内を一旦減圧にし、その後、Ｎ2 ガスにより反応管１内を大気圧に戻す。
【００３３】
ト）次に、Ｎ2 雰囲気のロードロック室６へ５００〜６００℃に加熱されたボート２及びウェーハ３を下降させ冷却を行う。
【００３４】
チ）ウェーハ３が冷却された後に、ロードロックゲートバルブ５を介してウェーハ３をロードロック室６から取り出す。
【００３５】
以上の如く、本実施の形態においては、反応管１内において薄膜Ｎｏｎ−ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜をＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜上に堆積した後に、ロードロック６室にウェーハ３が搬出されるので、Ｎｏｎ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜によりＰの揮発が防止され、Ｐ濃度の経時変化が防止される。
【００３６】
なお、図３に示す、ロードロック室を有せずウェーハ予備室１１が大気開放の通常のＣＶＤ装置３００においても、反応管１内において薄膜Ｎｏｎ−ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜をＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜上に堆積する方法は同様に適用可能である。
【００３７】
【実施例】
次に本発明の一実施例を説明する。
【００３８】
本実施例においては、図１に示すＣＶＤ装置１００を用いて上述の一実施の形態と同様にして、Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜およびその上の薄膜Ｎｏｎ−ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜を形成した。
【００３９】
すなわち、上記工程ニ）において、Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜を成膜し、その後、上記工程ホ）において、ＰＨ3 ガスのみ供給をストップし、ＳｉＨ4 ガスは供給し続け、５０〜１００オングストローム程度の薄膜Ｎｏｎ ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜をＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜上に堆積させた。
【００４０】
比較例として、リンの揮発によるＰ（リン）濃度の変化を予め見越して、表面のＰ濃度が高くしたＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜形成した。
【００４１】
図２は、Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜の深さ方向のＰ濃度を、成膜直後と成膜後２日経た後のそれぞれにおいて、本実施例（図２（Ａ））と比較例（図２（Ｂ））のそれぞれについて示している。
【００４２】
本実施例においては、膜中の平均Ｐ濃度は成膜直後も２日後も共に５．０×１０20個／ｃｍ3 であり経時的な変化はなかった。
【００４３】
これに対して、比較例の場合は、表面部分のＰの揮発があり、膜中の平均Ｐ濃度は成膜直後で５．５×１０20個／ｃｍ3 であり、２日後では５．０×１０20個／ｃｍ3 であった。また、表面のリンが揮発すると、クリーンルームを汚染し、さらには他の工程においてデバイスを汚染する。
【００４４】
【発明の効果】
以上述べた如く、本発明によれば、Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜等の不純物をドーピングしたシリコン膜を成膜する場合において、その膜中のＰ濃度等の不純物濃度の経時変化を防ぐことができ、膜品質の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明および従来の成膜方法に使用されるロードロック式縦型ＣＶＤ装置の概略縦断面図である。
【図２】本発明の一実施例の成膜方法および比較例の成膜方法によって成膜したリンドープポリシリコン膜中のリン濃度の経時変化を示すグラフであり、図２Ａは本発明の場合を、図２Ｂは比較例の場合をそれぞれ示している。
【図３】本発明および従来の成膜方法に使用される縦型ＣＶＤ装置の概略縦断面図である。
【符号の説明】
１…反応管
２…ボート
３…ウェーハ
４…炉口ゲートバルブ
５…ロードロックゲートバルブ
６…ロードロック室
７…ＳｉＨ4 ガスポート
８…ＰＨ3 ガスポート
９…Ｎ2 供給口
１０…Ｎ2 排気口
１１…ウェーハ冷却室
１２…インナチューブ
１３…反応ガス排気口
１００…ロードロック式縦型ＣＶＤ装置
３００…縦型ＣＶＤ装置
【発明の属する技術分野】
本発明は半導体製造方法および半導体製造装置に関し、特に、半導体製造装置の１つであるロードロック式ＣＶＤ装置（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）およびそれを用いたポリシリコン膜の成膜方法に関するものである。
【０００２】
【従来の技術】
ロードロック式ＣＶＤ装置として、反応室内へウェーハを出し入れする予備室をロードロック室とするものがあり次に説明する。
【０００３】
図１は、このロードロック式ＣＶＤ装置１００の概略縦断面図であり、このＣＶＤ装置１００を用いた従来のＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ（リンドープポリシリコン）膜の成膜手順を以下に示す。
【０００４】
イ）まず、ロードロック室６内において、ロードロックゲートバルブ５を介してボート２に複数のウェーハ３を搭載し、その後ロードロック室６内をＮ2 雰囲気にする。
【０００５】
ロ）次に、５００〜６００℃に設定されたヒータ（図示せず。）内に納められた反応管１内にボート２をロードロック室６から上昇させる。ボート２には水平姿勢のウェーハ３が多段に収容されている。この時、ウェーハ３上に自然酸化膜が形成されるのを防ぐ為に、ロードロック室６及び反応管１内はＮ2 雰囲気となっている。
【０００６】
ハ）次に、反応管１内を真空ポンプにより真空状態にし、反応ガスであるＳｉＨ4 ガスをＳｉＨ4 ポート７より、ＰＨ3 ガスをＰＨ3 ポート８よりそれぞれ供給し、成膜を行う。供給されたＳｉＨ4 ガスとＰＨ3 ガスはインナーチューブ１２の内側を上昇し、最上部で反転し、インナーチューブ１２の外側を下降し反応ガス排気口１３より排気される。
【０００７】
ニ）次に、成膜終了の為に反応ガスＳｉＨ4 とＰＨ3 の供給を同時にストップする。
【０００８】
ホ）次に、Ｎ2 ガスにより反応管１内を大気圧に戻した後、Ｎ2 雰囲気のロードロック室６へ５００〜６００℃に加熱されたボート２及びウェーハ３を下降させ冷却を行う。
【０００９】
【発明が解決しようとする課題】
しかしながら、この成膜方法においては、成膜直後と、成膜してから数日後では成膜したポリシリコン膜のＰ（リン）濃度が変化してしまうという問題があった。
【００１０】
このようなＰ濃度の変化を予め見越して、表面のＰ濃度を高くしておくことも考えられるが、表面のリンが揮発すると、クリーンルームを汚染し、さらには他の工程においてデバイスを汚染する問題がある。
【００１１】
また、ロードロック式ではない、ウェーハ予備室が大気開放のＣＶＤ装置においても、やはり表面のリンが揮発する問題がある。
【００１２】
従って、本発明の目的は、Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜を成膜した場合に、その膜中のＰ濃度の経時変化を防ぐことができる成膜方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明者は、鋭意研究の結果、以下のことを見いだした。すなわち、ボート２を下降するときにロードロック室６はＮ2 雰囲気（ロードロック室６にはＮ2 供給口９よりＮ2 を供給し、Ｎ2 排気口１０よりＮ2 を排気しているため酸素濃度は１ｐｐｍ以下である。）であり、このＮ2 雰囲気中でウェーハ３が冷却されるためウェーハ３表面のＰ（リン）が酸化されず不安定な状態になり、結果的にＰが揮発しやすい状態になってしまう。その為、成膜直後と、成膜してから数日後では膜中Ｐ濃度が変化してしまう。
【００１４】
また、図３に示す、ロードロック室を有せずウェーハ予備室１１が大気開放の通常のＣＶＤ装置３００においては、ウェーハ冷却室１１は大気と同じ状態であり、成膜終了後ボート２を下降するときには２０％程度のＯ2 がウェーハ冷却室１１内に存在するため、ウェーハ３自身の熱と大気中の酸素とによりＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜の表面は必然的に酸化され、その酸化膜がＰ揮発を防いでいる。しかしながら、ロードロック式ＣＶＤ装置１００の場合ほどではないが、やはりＰ揮発の問題があり、Ｐ濃度の経時変化の問題がある。
【００１５】
本発明は、以上の知見に基づくものであり、本発明によれば、
成膜室を備える成膜装置を用いてリン（Ｐ）をドーピングしたシリコン膜を基板上に成膜する半導体製造方法であって、
前記成膜室においてリンをドーピングしたシリコン膜を基板上に成膜する工程と、
前記成膜室において、前記リンをドーピングしたシリコン膜上にリンをドーピングしないシリコン膜を成膜する工程と、
その後、前記基板を前記成膜室から搬出する工程と、
を備えることを特徴とする半導体製造方法が提供される。
【００１６】
このようにすれば、成膜室において、リンをドーピングしたシリコン膜上に不純物の揮発を防止可能な膜であるリンをドーピングしないシリコン膜が成膜された後に基板が搬出されるので、リンの揮発を防止可能な膜であるリンをドーピングしないシリコン膜により不純物の揮発が防止され、リン濃度の経時変化が防止される。
【００１７】
また、好ましくは、
前記成膜装置が前記成膜室とロードロック室とを備え、
前記基板を前記成膜室から搬出する前記工程が、前記基板を前記成膜室からＮ ２ 雰囲気とした前記ロードロック室に搬出する工程である。
【００１８】
この成膜方法は、成膜装置が成膜室とロードロック室とを備える場合に特に有効に作用する。
【００１９】
また、前記リン（Ｐ）をドーピングしたシリコン膜は、好ましくはリンをドーピングしたポリシリコン膜（Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜）であり、前記リンをドーピングしないシリコン膜は、好ましくは不純物をドーピングしないシリコン膜、特に好ましくは不純物をドーピングしないポリシリコン膜（Ｎｏｎ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜）である。
【００２０】
このようにすれば、成膜室において、Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜上にＮｏｎ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜等のリンをドーピングしないシリコン膜が形成された後にロードロック室に基板が搬出されるので、Ｎｏｎ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜等のリンをドーピングしないシリコン膜によりＰの揮発が防止され、Ｐ濃度の経時変化が防止される。
【００２１】
また、本発明によれば、
成膜室を備える成膜装置を用いてリンをドーピングしたシリコン膜を基板上に成膜する半導体製造方法であって、
前記成膜室にＳｉＨ４ガスおよびＰＨ３ガスを供給して基板上にリンをドーピングしたシリコン膜を成膜し、その後、ＰＨ３ガスの供給をストップしてＳｉＨ４ガスを供給し続けた後、前記基板を前記成膜室から搬出するようにした半導体製造方法が提供される。
また、本発明によれば、
成膜室を備える半導体製造装置であって、
前記成膜室において、リンをドーピングしたシリコン膜を基板上に成膜し、その後、前記リンをドーピングしたシリコン膜上にリンをドーピングしないシリコン膜を成膜し、その後、前記基板を前記成膜室から搬出することを特徴とする半導体製造装置が提供される。
【００２２】
【発明の実施の形態】
次に、本発明の一実施の形態を説明する。
【００２３】
図１は、本発明の一実施の形態の成膜方法に使用されるロードロック式縦型ＣＶＤ装置の概略縦断面図である。
【００２４】
このＣＶＤ装置１００は、成膜室２０とその下のロードロック室６とを備えている。成膜室２０は、反応管１内に画成される。反応管１内には、インナーチューブ１２が設けられ、インナーチューブ１２の下部には、ＳｉＨ4 ガスポート７およびＰＨ3 ガスポート８が連通している。インナーチューブ１２内には、複数の水平姿勢のシリコンウェーハ３を垂直方向に積層して搭載したボート２が挿入されている。反応管１の下部には反応ガス排気口１３が連通している。
【００２５】
反応管１とロードロック室６との間には、炉口ゲートバルブ４が設けられている。ロードロック室６には、Ｎ2 供給口９とＮ2 排気口１０とがそれぞれ連通している。また、ロードロック室６の側壁にはロードロックゲートバルブ５が設けられている。なお、図には示されていないが、反応管１の外側にはヒータが設けられている。
【００２６】
このＣＶＤ装置１００を用いた本発明の一実施の形態であるＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜の成膜方法を以下に示す。
【００２７】
イ）まず、ボート２をロードロック室６に降ろし、炉口ゲートバルブ４を閉じた状態で、ロードロックゲートバルブ５を介して、複数のシリコンウェーハ３をボート２に搭載する。この際、複数のウェーハ３は水平姿勢であり、垂直方向に積層されてボート２に搭載される。
【００２８】
ロ）次に、ロードロックゲートバルブ５を閉じ、ロードロック室６を一旦減圧にし、その後、ロードロック室６にＮ2 供給口９よりＮ2 を供給し、Ｎ2 排気口１０よりＮ2 を排気して、ロードロック室６内を、酸素濃度が１ｐｐｍ以下のＮ2 雰囲気とする。
【００２９】
ハ）次に、炉口ゲートバルブ４を開き、５００〜６００℃に設定されたヒータ（図示せず。）内に納められた反応管１内のインナーチューブ１２内にボート２をロードロック室６から上昇させる。この時、ウェーハ３上に自然酸化膜が形成されるのを防ぐ為に、ロードロック室６及び反応管１内はＮ2 雰囲気となっている。
【００３０】
ニ）次に、炉口ゲートバルブ４を閉じ、反応管１内を真空ポンプ（図示せず。）により真空状態にし、反応ガスであるＳｉＨ4 ガスをＳｉＨ4 ポート７より、ＰＨ3 ガスをＰＨ3 ポート８よりそれぞれ供給し、ウェーハ３上にＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜の成膜を行う。供給されたＳｉＨ4 ガスとＰＨ3 ガスはインナーチューブ１２の内側を上昇し、最上部で反転し、インナーチューブ１２の外側を下降し反応ガス排気口１３より排気される。
【００３１】
ホ）次に、ＰＨ3 ガスのみ供給をストップし、ＳｉＨ4 ガスは供給し続ける。これにより５０〜１００オングストローム程度の薄膜Ｎｏｎ−ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜をＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜上に堆積させる。
【００３２】
ヘ）次に、ＳｉＨ4 ガスの供給もストップし、反応管１内を一旦減圧にし、その後、Ｎ2 ガスにより反応管１内を大気圧に戻す。
【００３３】
ト）次に、Ｎ2 雰囲気のロードロック室６へ５００〜６００℃に加熱されたボート２及びウェーハ３を下降させ冷却を行う。
【００３４】
チ）ウェーハ３が冷却された後に、ロードロックゲートバルブ５を介してウェーハ３をロードロック室６から取り出す。
【００３５】
以上の如く、本実施の形態においては、反応管１内において薄膜Ｎｏｎ−ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜をＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜上に堆積した後に、ロードロック６室にウェーハ３が搬出されるので、Ｎｏｎ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜によりＰの揮発が防止され、Ｐ濃度の経時変化が防止される。
【００３６】
なお、図３に示す、ロードロック室を有せずウェーハ予備室１１が大気開放の通常のＣＶＤ装置３００においても、反応管１内において薄膜Ｎｏｎ−ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜をＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜上に堆積する方法は同様に適用可能である。
【００３７】
【実施例】
次に本発明の一実施例を説明する。
【００３８】
本実施例においては、図１に示すＣＶＤ装置１００を用いて上述の一実施の形態と同様にして、Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜およびその上の薄膜Ｎｏｎ−ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜を形成した。
【００３９】
すなわち、上記工程ニ）において、Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜を成膜し、その後、上記工程ホ）において、ＰＨ3 ガスのみ供給をストップし、ＳｉＨ4 ガスは供給し続け、５０〜１００オングストローム程度の薄膜Ｎｏｎ ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜をＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜上に堆積させた。
【００４０】
比較例として、リンの揮発によるＰ（リン）濃度の変化を予め見越して、表面のＰ濃度が高くしたＰ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜形成した。
【００４１】
図２は、Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜の深さ方向のＰ濃度を、成膜直後と成膜後２日経た後のそれぞれにおいて、本実施例（図２（Ａ））と比較例（図２（Ｂ））のそれぞれについて示している。
【００４２】
本実施例においては、膜中の平均Ｐ濃度は成膜直後も２日後も共に５．０×１０20個／ｃｍ3 であり経時的な変化はなかった。
【００４３】
これに対して、比較例の場合は、表面部分のＰの揮発があり、膜中の平均Ｐ濃度は成膜直後で５．５×１０20個／ｃｍ3 であり、２日後では５．０×１０20個／ｃｍ3 であった。また、表面のリンが揮発すると、クリーンルームを汚染し、さらには他の工程においてデバイスを汚染する。
【００４４】
【発明の効果】
以上述べた如く、本発明によれば、Ｐ−Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜等の不純物をドーピングしたシリコン膜を成膜する場合において、その膜中のＰ濃度等の不純物濃度の経時変化を防ぐことができ、膜品質の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明および従来の成膜方法に使用されるロードロック式縦型ＣＶＤ装置の概略縦断面図である。
【図２】本発明の一実施例の成膜方法および比較例の成膜方法によって成膜したリンドープポリシリコン膜中のリン濃度の経時変化を示すグラフであり、図２Ａは本発明の場合を、図２Ｂは比較例の場合をそれぞれ示している。
【図３】本発明および従来の成膜方法に使用される縦型ＣＶＤ装置の概略縦断面図である。
【符号の説明】
１…反応管
２…ボート
３…ウェーハ
４…炉口ゲートバルブ
５…ロードロックゲートバルブ
６…ロードロック室
７…ＳｉＨ4 ガスポート
８…ＰＨ3 ガスポート
９…Ｎ2 供給口
１０…Ｎ2 排気口
１１…ウェーハ冷却室
１２…インナチューブ
１３…反応ガス排気口
１００…ロードロック式縦型ＣＶＤ装置
３００…縦型ＣＶＤ装置
Claims (4)
- 成膜室を備える成膜装置を用いてリンをドーピングしたシリコン膜を基板上に成膜する半導体製造方法であって、
前記成膜室においてリンをドーピングしたシリコン膜を基板上に成膜する工程と、
前記成膜室において、前記リンをドーピングしたシリコン膜上にリンをドーピングしないシリコン膜を成膜する工程と、
その後、前記基板を前記成膜室から搬出する工程と、
を備えることを特徴とする半導体製造方法。 - 前記成膜装置が前記成膜室とロードロック室とを備え、
前記基板を前記成膜室から搬出する前記工程が、前記基板を前記成膜室からＮ２雰囲気とした前記ロードロック室に搬出する工程であることを特徴とする請求項１記載の半導体製造方法。 - 成膜室を備える成膜装置を用いてリンをドーピングしたシリコン膜を基板上に成膜する半導体製造方法であって、
前記成膜室にＳｉＨ ４ ガスおよびＰＨ ３ ガスを供給して基板上にリンをドーピングしたシリコン膜を成膜し、その後、ＰＨ ３ ガスの供給をストップしてＳｉＨ ４ ガスを供給し続けた後、前記基板を前記成膜室から搬出するようにした半導体製造方法。 - 成膜室を備える半導体製造装置であって、
前記成膜室において、リンをドーピングしたシリコン膜を基板上に成膜し、その後、前記リンをドーピングしたシリコン膜上にリンをドーピングしないシリコン膜を成膜し、その後、前記基板を前記成膜室から搬出することを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07342998A JP3839950B2 (ja) | 1998-03-06 | 1998-03-06 | 半導体製造方法及び半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07342998A JP3839950B2 (ja) | 1998-03-06 | 1998-03-06 | 半導体製造方法及び半導体製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260736A JPH11260736A (ja) | 1999-09-24 |
| JP3839950B2 true JP3839950B2 (ja) | 2006-11-01 |
Family
ID=13518004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07342998A Expired - Lifetime JP3839950B2 (ja) | 1998-03-06 | 1998-03-06 | 半導体製造方法及び半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3839950B2 (ja) |
-
1998
- 1998-03-06 JP JP07342998A patent/JP3839950B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11260736A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6793969B2 (en) | Method of forming an oxidation-resistant TiSiN film | |
| US6022586A (en) | Method and apparatus for forming laminated thin films or layers | |
| KR100938528B1 (ko) | 반도체 장치의 제조 방법 | |
| JP5721952B2 (ja) | 半導体装置、半導体装置の製造方法および基板処理装置 | |
| US20060231028A1 (en) | Method for depositing metallic nitride series thin film | |
| JP4987812B2 (ja) | 半導体装置の製造方法、基板処理方法及び基板処理装置 | |
| JP2011003915A (ja) | 半導体装置の製造方法および基板処理装置 | |
| KR100860683B1 (ko) | 성막 방법 및 열처리 장치 | |
| JP2008131050A (ja) | 半導体素子への金属含有膜の集積方法 | |
| JPH07176627A (ja) | 半導体装置の製造方法 | |
| JP3952735B2 (ja) | 半導体装置の製造方法 | |
| KR20100036255A (ko) | 반도체 웨이퍼의 보호 방법 및 반도체 장치의 제조 방법 | |
| JP3839950B2 (ja) | 半導体製造方法及び半導体製造装置 | |
| JPWO2006090645A1 (ja) | 半導体装置の製造方法および基板処理装置 | |
| KR100792398B1 (ko) | 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법 | |
| JP5944549B2 (ja) | 半導体装置の製造方法、基板処理装置および半導体装置 | |
| JP3556795B2 (ja) | 半導体製造方法 | |
| US6919102B2 (en) | Method of stabilizing material layer | |
| KR0139767B1 (ko) | 반도체장치와 그 제조방법 | |
| US6544890B2 (en) | Process for fabricating semiconductor device having silicide layer with low resistance and uniform profile and sputtering system used therein | |
| JP4345410B2 (ja) | 酸化方法 | |
| JPH07153695A (ja) | 成膜方法 | |
| KR20060111224A (ko) | 반도체 소자의 제조방법 | |
| JP3194062B2 (ja) | 熱酸化膜の形成方法 | |
| JP6176776B2 (ja) | 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140811 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |