KR100938528B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100938528B1
KR100938528B1 KR1020077030268A KR20077030268A KR100938528B1 KR 100938528 B1 KR100938528 B1 KR 100938528B1 KR 1020077030268 A KR1020077030268 A KR 1020077030268A KR 20077030268 A KR20077030268 A KR 20077030268A KR 100938528 B1 KR100938528 B1 KR 100938528B1
Authority
KR
South Korea
Prior art keywords
oxide film
hydrogen
substrate
film
reactant
Prior art date
Application number
KR1020077030268A
Other languages
English (en)
Other versions
KR20080025083A (ko
Inventor
히로노부 미야
마사유키 아사이
노리카즈 미즈노
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20080025083A publication Critical patent/KR20080025083A/ko
Application granted granted Critical
Publication of KR100938528B1 publication Critical patent/KR100938528B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 장치의 제조 방법은 표면에 텅스텐막이 형성된 적어도 1매의 기판을 처리실 내에 반입하는 공정과, 상기 기판을 400℃로 가열하면서 실리콘 원자를 포함한 제1 반응 물질을 상기 처리실 내에 공급하는 공정과, 상기 기판을 400℃로 가열하면서 제2 반응 물질인 물과 수소를 상기 수소에 대한 상기 물의 비율을 2×10-1 이하로 하여 상기 처리실 내에 공급하는 공정을 교대로 여러 차례 반복하여 상기 텅스텐막을 포함한 기판 표면에 실리콘 산화막을 형성하는 공정을 구비한다.

Description

반도체 장치의 제조 방법 {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것으로로, 예를 들어 반도체 집적회로의 제조 방법에 있어서 처리 대상이 되는 기판의 일례인 반도체 웨이퍼에 ALD(Atomic Layer Deposition)법이나 CVD(Chemical Vapor Deposition)법 등에 의해 산화막을 형성할 때에 유효한 기술에 관한 것이다. 본 발명은, 특히 W(텅스텐) 등의 베이스 금속막이 형성된 기판에 대해 그 금속막의 산화를 방지하면서 산화막을 형성하는 반도체 장치(반도체 디바이스)의 제조 방법을 제공한다.
최근, 반도체 장치의 고밀도화나 다층 배선화 등에 수반하여 베이스가 되는 금속막에 대해 저온에서의 산화막의 형성이 요구되고, 나아가서는 그러한 요구를 만족하는 산화막 재료도 요구되고 있다.
상기 요구를 만족하는 CVD 산화막 형성 방법으로서 테트라에톡시실란(TEOS：Si(OC2H5)4)의 열분해에 의한 성막(680~700℃)이 주로 이용되어 왔지만, 이 방법에 대해서는 불순물의 재확산을 방지하기 위해 한층 더 저온화가 요구되고 있고, 그 대체법으로서 비스타샬부틸아미노실란과 O2 등과의 조합에 의한 산화막 형성 방법(580~600℃)도 이용되고 있다.
또한, 한층 더한 저온에서의 산화막의 형성이 가능한 산화막 형성 방법(400~500℃)으로는, 트리에톡시실란(HSi(OC2H5)3)이나 비스메틸실릴에탄(H2Si(CH3)CH2CH2Si(CH3)H2) 등의 원료와 O2의 조합에 의한 산화막 형성 방법이나, 트리스디메틸아미노실란(TDMAS：SiH［N(CH3)2］3)과 오존(O3)의 조합에 의한 산화막 형성 방법 등이 있다.
그러나, 최근에는 전극 재료로서 W 등으로 이루어진 금속막이 이용되는 것이 많아지고, 상기와 같은 산화막 재료를 이용하여 금속막 상에 산화막을 형성하면, 금속막이 산화된다는 문제점이 있다.
본 발명의 주된 목적은 W 등의 금속막의 산화를 방지하면서 금속막 상에 저온에서 산화막을 형성할 수 있는 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 일 양태에 의하면,
표면에 텅스텐막이 형성된 적어도 1매의 기판을 처리실 내에 반입하는 공정과,
상기 기판을 400℃로 가열하면서 실리콘 원자를 포함한 제1 반응 물질을 상기 처리실 내에 공급하는 공정과, 상기 기판을 400℃로 가열하면서 제2 반응 물질인 물과 수소를 상기 수소에 대한 상기 물의 비율을 2×10-1 이하로 하여 상기 처리실 내에 공급하는 공정을 교대로 여러 차례 반복하고, 상기 텅스텐막을 포함한 기판 표면에 실리콘 산화막을 형성하는 공정을 구비하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 양태에 의하면,
표면에 금속막이 형성된 적어도 1매의 기판을 처리실 내에 반입하는 공정과,
상기 금속막을 포함한 기판 표면에 실리콘을 포함한 산화막을 형성하는 공정을 적어도 구비하는 반도체 장치의 제조 방법으로서,
상기 산화막의 형성 공정은
상기 기판을 소정의 온도로 가열하면서 실리콘 원자를 포함한 제1 반응 물질을 상기 처리실 내에 공급하는 공정과,
상기 기판을 상기 소정의 온도로 가열하면서 산소 원자를 포함한 제2 반응 물질과 수소를 상기 처리실 내에 공급하는 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 장치의 개략적인 구성을 나타내는 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 선택 산화 장치의 개략적인 구성을 나타내는 도면이다.
도 3은 온도와 H2에 대한 H2O의 분압에 대한 W의 산화·환원 영역과 Si의 산화·환원 영역을 나타내는 개략도이다.
도 4는 본 발명의 바람직한 실시예에 따른 ALD 산화막 형성 장치의 개략 구 성을 나타내는 종단면도이다.
도 5는 도 4의 ALD 산화막 형성 장치의 변형예를 나타내는 횡단면도이다.
도 6은 통상의 ALD법에 의해 산화막을 형성할 때의 개략적인 시퀀스를 나타내는 도면이다.
도 7은 본 발명의 바람직한 실시예에 있어서 W막 상에 산화막을 형성할 때의 개략적인 시퀀스(A)를 나타내는 도면이다.
도 8은 시퀀스(A)의 개략적인 변형예를 나타내는 도면으로서 촉매를 이용한 경우의 시퀀스(B)를 나타내는 것이다.
도 9는 시퀀스(A)의 개략적인 변형예를 나타내는 도면으로서 플라즈마 여기를 이용한 경우의 시퀀스(C)를 나타내는 것이다.
도 10은 본 발명의 바람직한 실시예에 따른 기판 처리 장치의 개략적인 구성을 나타내는 사시도이다.
도 11은 도 1의 반도체 장치의 변형예를 나타내는 도면이다.
이하, 도면을 참조하면서 본 발명의 바람직한 실시예를 상세하게 설명한다.
[실시예 1]
먼저, 본 발명의 바람직한 실시예의 개략에 대해 설명한다.
본 실시예는 금속막을 포함한 기판 표면에 실리콘을 포함한 산화막을 형성하는 기술에 관한 것으로, 이하에서는 금속막의 일례로서 W(텅스텐)막을 사용하고, 그 W막에 대해서 실리콘을 포함한 산화막의 일례로서 Si 산화막을 형성하는 경우에 대해 설명한다.
산화 원료(산화제)의 일례로서 H2O(물)를 이용한 경우의 W막의 산화에 대해서는, W와 H2O에 의한 WO3H2O, WO3 등의 W 산화물의 형성, 이탈에 의해 산화 반응이 진행된다고 생각되고 있다((1), (2) 식). 특히, (1)식의 현상에 의해, W가 소비되고 W막이 줄어들며, 그 위에 SiO를 성막하면 패턴성이 악화된다.
W+4H2O=WO3H2O(gas)+3H2…(1)
W+3H2O=WO3(solid)+3H2…(2)
W와 H2O의 반응에 있어서, WO2가 형성되는 경우의 활성화 에너지는 5.9 eV이고, WO3가 형성되는 경우의 활성화 에너지는 4.7eV이며, WO3H2O가 형성되는 경우의 활성화 에너지는 1.2eV이기 때문에 (1)식이 W와 H2O의 주된 반응이 된다.
(1)식의 반응 평형 정수는 (3)식으로 나타난다. (3)식을 다시 쓰면 (3)식은 (4)식이 된다.
K=(PWO3H2O)(PH2)3／(PH2O)4…(3)
PWO3H2O=(PH2O)4／(PH2)3exp(-ΔG／kT)…(4)
(4)식으로부터 W의 산화를 저감하기 위해서는, H2O 분압을 저감하고 H2 분압을 증대시켜 성막 온도를 낮출 필요가 있다.
한편, 산화 원료의 다른 예로서 O3(오존)를 이용한 경우의 W막의 산화에 대해서는, W와 O3은 하기의 (5)식~(8)식과 같은 반응에 의해 W산화물을 형성한다고 생각된다. (5)식에 나타낸 바와 같이 O3은 가열에 의해 O2와 활성 산소 라디칼(O*)로 분해하고, (6)식에 나타내는 바와 같이 활성 산소 라디칼은 W표면에 흡착하여 WO3를 생성한다.
O3=O2+O*…(5)
W+3O*=WO3…(6)
그리고 W와 활성 산소 라디칼에 대해 H2를 공급하면, (7)식에 나타내는 바와 같이 활성 산소 라디칼과 H2와 H2O가 생성되고, (8)식에 나타내는 바와 같이 W와 H2O로 W산화물이 생성된다. 결과적으로, W와 활성 산소 라디칼에 대해 H2를 공급하면, (1)식과 동일한 (8)식이 도출된다.
W+O*+H2=W+H2O…(7)
W+4H2O=WO3［H2O］(gas)+3H2…(8)
통상, H2 농도는 O3 농도에 비해 큰 값을 취하므로, (7)식에서 생성되는 H2O 농도는 O3 농도에 의존한다.
(8)식의 반응 평형 정수는 (3)식과 동일한 (9)식으로 나타난다. (9)식을 다시 쓰면, (9)식은 (10)식이 되고, (4)식과 동일하게 나타난다.
K=(PWO3H2O)(PH2)3／(PH2O)4…(9)
PWO3H2O=(PH2O)4／(PH2)3exp(-△G／kT)…(10)
산화 원료로서 O3을 이용한 경우에도 H2O를 이용한 경우와 동일하게, (10)식으로부터 W의 산화를 저감하기 위해서는, H2O 분압을 저감하고, H2 분압을 증대시켜 성막 온도를 낮출 필요가 있다.
(4), (10)식으로부터, H2 분압을 일정하게 하여 H2O 분압을 증가시킨 경우, W의 산화량은 증대한다. 반대로, H2O 분압을 일정하게 하여 H2 분압을 증대시킨 경우는 W의 산화량은 감소한다. 이렇게 W의 산화량은 H2O(또는 O3)와 H2의 분압에 의존하고 있다.
본 발명의 바람직한 실시예에 있어서는, W 상에 Si 원료와 H2O(또는 O3)와 같은 산화 원료를 교대로 공급하는 경우에, H2O(또는 O3)에 의한 W의 산화를 방지하기 위해 H2O(또는 O3) 공급 시에 H2를 동시에 공급하여 H2O 분압을 저감하여 W의 산화를 방지하면서, Si 원료를 H2O(또는 O3)에 의해 산화시키도록 되어 있다.
또한, H2O(또는 O3)와 H2의 분압비는 공급비와 대략 동일하기 때문에 「분압 비」와「공급비」는 서로 동일한 것이라 생각해도 좋다.
다음에, 도 1을 참조하면서 본 발명의 바람직한 실시예에 따른 반도체 장치에 대해 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 장치의 개략 구성을 나타내는 단면도이며, 특히 MPU／ASIC 메탈 하프 피치 65㎚ 이후의 선단 디바이스로서 ALD법에 의해 Si 산화막이 형성되어 있는 반도체 장치의 일례를 나타내고 있다.
반도체 장치(15)는 Si 기판(20)을 갖고 있고, Si 기판(20)의 표면 근방에는 SiO2층(21)이 매립되어 있다. SiO2층(21) 상의 Si층(23)에는 소자 분리를 위한 SiO2 영역(22)이 형성되고, 각 SiO2층(22) 사이에 복수의 소자 영역(16)이 형성되어 있다. 각 소자 영역(16)에는 소스 영역(24, 25)과 드레인 영역(27, 26)이 형성되어 있다. 소스 영역(25)과 드레인 영역(26) 사이의 Si층(23)의 표면에는 게이트 산화막(28)이 형성되어 있다.
게이트 산화막(28) 상에는 게이트 전극(31)이 형성되어 있다. 게이트 전극(31)은 W막(30)으로 구성되어 있다. 게이트 전극(31)의 측면에는 사이드 월로서의 SiO막(32)과 SiN막(33)이 이 순서로 형성되어 있다. 저농도의 소스 영역(25)과 저농도의 드레인 영역(26)은 게이트 전극(31)에 대해서 자기 정합적으로 형성되어 있고, 고농도의 소스 영역(24)과 고농도의 드레인 영역(27)은 SiO막(32), SiN막(33)에 대해서 자기 정합적으로 형성되어 있다. 반도체 장치(15)에서는 게이트 산화막(28), 게이트 전극(31), 소스 영역(24, 25), 드레인 영역(27, 26)을 구비하 는 MOS 트랜지스터(17)가 각 소자 영역(16)에 형성되어 있다.
또한, 게이트 전극(31)의 구성 재료로서 산화가 문제가 되지 않는 폴리사이드(WSix／PolySi)가 이용되는 경우, 사이드 월로서의 SiO막(32)과 SiN막(33)은 각각 680℃, 700℃의 온도에서 CVD법에 의해 형성되지만, PolySi 전극에서는 공핍화에 의한 구동력의 저하가 발생하기 때문에, 반도체 장치(15)와 같은 MPU／ASIC 메탈 하프 피치 65㎚ 이후의 세대에서는, 상기와 같이 게이트 전극으로서 메탈 게이트(W막(30))가 사용되고 있다.
또한, 게이트 전극(31)의 측면에 대해 직접적으로 SiN막(33)을 형성하면 접합 용량을 가지기 때문에, 본 실시예에 따른 반도체 장치(15)와 같이 디바이스 구조의 축소화에 수반하여 게이트 전극(31)의 측면을 SiO막(32)으로 절연하는 것이 일반적이다. 또한, Si 기판(20)에 대해서는, 접합 용량이나 리크 전류를 저감하기 때문에, Si 기판(20)의 하층은 SOI(Silicon On Insulater) 등의 절연 재료가 이용되는 경향에 있다.
MOS 트랜지스터(17)가 형성된 Si 기판(20)의 표면의 전면에는 에칭 스토퍼가 되는 SiN층(34)이 형성되어 있다. SiN층(34) 상에는 층간 절연막이 되는 SiO2막(35)이 형성되어 있다. SiN층(34)과 SiO2층(35)에는 MOS 트랜지스터(17)의 소스 영역(24)과 드레인 영역(27)을 노출시키는 비어 홀(36)이 형성되어 있다. 소스 영역(24)과 드레인 영역(27)으로부터 SiO2층(35)의 상면에 이르는 부분에는 비어 홀(36)을 통해 배선 금속(37)이 연장되어 있다.
SiO2층(35)의 상면의 전면에는 SiO2층(35) 상에 노출한 배선 금속(37)을 덮도록 SiN층(38)이 형성되어 있다. SiN층(38) 상에는 저유전율의 폴라스층(39)이 형성되고, 폴라스층(39) 상에는 SiO2층(40)이 형성되어 있다. 폴라스층(39)과 SiO2층(40)으로 이루어진 층간 절연막에는 비어 홀(41)이 형성되고 있고 비어 홀(41)에는 배선 금속(42)이 매립되어 있다. 이후, SiN층(38)을 개재시킨 상태로 폴라스층(39)과 SiO2층(40)으로 이루어진 층간 절연막이 복수층에 걸쳐서 적층되고 있고, 그 각층에 대해 배선 금속(42)이 관통하도록 형성되어 있다.
이상의 반도체 장치(15)에서는, W막(30)을 형성한 후에 SiO막(32)과 SiN막(33)이 차례로 형성되지만, SiO막(32)을 형성시킬 때에 W막(30)이 산화되면 W의 산화에 의한 체적 팽창으로 형상이 바뀐다는 문제를 일으키기 때문에, 본 발명의 바람직한 실시예에서는 W막(30)의 산화를 방지하면서 W막(30)에 대해 ALD법에 의해 SiO막(32)이 형성되고 있다.
다음에, 도 2를 참조하면서 본 발명의 바람직한 실시예를 실현함에 있어서 검토한 선택 산화 장치에 대해 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 선택 산화 장치의 개략적인 구성을 나타내는 도면이며, 예를 들어 Si와 W가 동시에 웨이퍼 표면에 존재하는 반도체 장치에 있어서, W의 산화를 방지하면서 Si를 선택적으로 산화시키기 위한 개략적인 구조를 나타내고 있다.
선택 산화 장치(50)는 주로는, 가스 공급 기구(60), 촉매식 수분 발생 장 치(CWVG : 70), 처리노(80), 로드 락실(90) 등으로 구성되어 있다. 가스 공급 기구(60)에는 N2, H2, O2의 각 가스 공급관(61~65)이 설치되어 있다. 공급관(62~65)에는 각각 밸브(62a~65a)와 매스 플로우 콘트롤러(62b~65b)가 1개씩 설치되어 있고, 밸브(62a~65a)의 개폐와 매스 플로우 콘트롤러(62b~65b)의 제어로 각 가스의 공급이나 그 정지, 유량 조정 등을 행할 수 있도록 되어 있다. N2의 공급관(61)은 각 공급관(62~64)에 연결하고 있고, 각 공급관(62~64) 내의 가스를 퍼지할 수 있도록 되어 있다.
CWVG(70)는 촉매에 의해 H2와 O2로 이루어진 H2O를 생성하는 리액터(71)를 갖고 있다. 리액터(71)의 한 쪽 측에는 H2 공급관(62)과 O2 공급관(63)이 서로 연결하여 구성된 공급관(66)이 접속되고 있다. 리액터(71)의 다른 쪽 측에는 해당 리액터(71)에서 생성한 H2O를 처리노(80)에 공급하는 공급관(73)이 접속되어 있다. 공급관(66)과 공급관(73)의 각 중도부에는 히터(73~75)가 설치되어 있고, 공급관(66)과 공급관(73)을 유통하는 가스를 가열할 수 있도록 되어 있다. 또한 공급관(73)에는 H2의 공급관(64)이 접속되어 있다.
처리노(80)는 웨이퍼에 대해 처리를 행하는 처리실을 구성하는 것으로, 해당 처리노(80)에는 다수매의 웨이퍼(81)를 탑재한 보트(82)가 수용되도록 되어 있다. 처리노(80)의 내부에는 측벽을 따라서 연장되는 노즐(83)이 설치되어 있다. 노즐(83)은 공급관(73)과 연결되어 있고, 공급관(73)으로부터의 가스의 공급을 받아 처리노(80)의 내부에 그 가스를 공급하도록 되어 있다. 처리노(80)에는 배기관(84)이 접속되어 있고, 처리노(80)의 내부의 여분의 가스를 배기할 수 있도록 되어 있다. 처리노(80)의 외부에는 히터(85)가 설치되어 있고, 처리노(80)의 내부를 가열할 수 있도록 되어 있다.
로드 락실(90)은 처리노(80)의 하부에 설치되어 있다. 로드 락실(90)의 상부에는 게이트 밸브(91)가 설치되어 있고, 게이트 밸브(91)를 통해 보트(82)를 처리노(80)와 로드 락실(90) 사이에서 승강할 수 있도록 되어 있다. 로드 락실(90)의 측부에도 게이트 밸브(92)가 설치되어 있고, 게이트 밸브(92)를 통해 보트(82)를 로드 락실(90)의 내부와 외부 사이에 반입·반출할 수 있도록 되어 있다. 로드 락실(90)에는 N2의 공급관(65)이 통하고 있고, 로드 락실(90)의 내부를 N2 분위기로 할 수 있도록 되어 있다. 또한 로드 락실(90)에는 진공 펌프(93)에 접속된 배기관(94)이 접속되어 있다. 배기관(94)의 중도부에는 밸브(95)가 설치되어 있고, 밸브(95)를 연 상태에서 진공 펌프(93)를 작동시킴으로써 로드 락실(90)의 내부를 진공으로 할 수 있도록 되어 있다.
이상의 선택 산화 장치(50)에서는 공급관(62, 63, 66)을 통해서 H2와 O2를 리액터(71)에 공급하여 H2O를 발생시킴과 함께, 공급관(64)을 통해서 공급관(72)에 H2를 공급할 수 있다. 그리고 H2O와 H2를 혼합한 상태로 공급관(72)으로부터 노즐(83)을 통해서 처리노(80)의 내부에 유입시키고, 웨이퍼(81)에 대해 H2O와 H2를 공급하고, W의 산화를 방지하면서 Si를 선택적으로 산화시킬 수 있도록 되어 있다.
다음에, 도 3을 참조하면서, W막의 산화를 방지하면서 그 W막 상에 산화막을 형성할 때의 원리에 대해 설명한다.
도 3은 온도와 H2에 대한 H2O의 분압에 대한 W의 산화·환원 영역과 Si의 산화·환원 영역을 나타내는 개략도이다.
산화 원료의 일례로서 H2O를 이용한 경우, H2O 분압이 높은 영역에서는 W의 산화가 진행되고, 온도가 높은 영역에서는 SiO2의 환원이 행해지며, 이 중간 영역에서는 WO3의 환원과 Si의 산화가 동시에 진행된다. Si의 산화 속도는 H2O 분압과 함께 상승하고 산화막 두께는 증대한다.
도 3으로부터, 온도가 100~450℃의 범위에 있어서 H2에 대한 H2O의 분압비가 도 3 중 부호 400으로 나타낸 곡선(산화 환원 경계선) 이하인 경우에는, WO3은 환원되고 W의 산화를 방지할 수 있는 것을 알 수 있다. 상세하게는, 온도와 H2에 대한 H2O의 분압비를(T(℃), H2O／H2)로 했을 경우에, (T(℃), H2O／H2)=(100℃, 8×10-4), (200℃, 2×10-2), (300℃, 9×10-2), (400℃, 2×10-1), (450℃, 2.5×10-1)가 되고 있고, 온도가 100~450℃의 범위 내에 있어서 H2에 대한 H2O의 분압비가 이들 각 점을 연결하는 직선(도 3 중 부호 500으로 나타낸 직선) 이하이면, WO3는 환원되어 W 의 산화를 방지할 수 있는 것을 알 수 있다.
예를 들어, 온도가 400℃에서 H2에 대한 H2O의 분압비를 2×10-1 이하로 하면, WO3은 환원되어 W의 산화를 방지할 수 있다.
또한, W의 산화를 방지하면서 Si를 산화시키기 위해서는 온도의 하한값을 100℃로 할 필요가 있고, 그 하한값을 100℃로 하는 것은 온도가 100℃ 미만에서는 Si에 대한 H2O의 산화 능력이 없어지거나, 또는 저감되기 때문이다.
산화 원료의 다른 예로서 O3을 이용한 경우에는, 충분한 H2 분위기 하에 있어서는 온도가 450℃ 이하인 저온 영역에서 (11), (12)식에 나타내는 바와 같이 O3으로부터 H2O가 생성되고, 온도가 450℃을 상회하는 영역에서도 (13), (14)식에 나타내는 바와 같이 O3으로부터 H2O가 생성되며, 산화 원료의 일례로서 H2O를 이용한 경우와 동일하게 최종적으로는 WO3의 환원과 Si의 산화가 H2O 분압으로 표현된다.
O3=O2＋O*…(11)
O*+H2=H2O…(12)
O3=3O*…(13)
3O*+3H2=3H2O…(14)
다만, 산화 원료의 다른 예로서 O3을 이용한 경우, 온도가 450℃ 이하인 저온 영역에서는 1몰의 O3에 대해서 1몰의 산소 라디칼이 생성되는((11)식 참조) 것에 대해, 온도가 450℃를 상회하는 고온 영역에서는 1몰의 O3에 대해서 3몰의 산소 라디칼이 생성되기((13)식 참조) 때문에, 저온 영역과 고온 영역에서 H2O 농도가 바뀌는 것에 고려해야 한다.
또한, 처리 온도가 450℃ 이하인 저온 영역에서 산화 원료로서 O3을 이용한 경우에 있어서는, (11), (12)식에 의거하여 1몰의 O3으로부터 1몰의 H2O가 생성(400℃에서의 O3의 열분해는 99.9％임)되기 때문에, 산화 원료로서 O3를 이용해도 이 O3는 산화 원료로서의 H2O와 동등한 것이라고 생각할 수 있고, 나아가서는 온도와 H2에 대한 O3의 분압비와의 관계도 온도와 H2에 대한 H2O의 분압비와의 관계와 동등한 것이라고 생각할 수 있다.
다음에, 도 4를 참조하면서, 본 발명의 바람직한 실시예에 따른 ALD 산화막형성 장치에 대해 설명한다.
도 4는 본 발명의 바람직한 실시예에 따른 ALD 산화막 형성 장치의 개략 구성을 나타내는 단면도이다.
ALD 산화막 형성 장치(202)는 로드 락실(300)을 갖고 있다. 로드 락실(300)의 상부에는 매니폴드(302)와 O링(303)을 통해 처리노(304)가 설치되어 있다. 처 리노(304)의 내부에는 복수매의 웨이퍼(310)를 탑재한 보트(312)가 수용되어 있고, 웨이퍼(310)의 표면에는 W막이 형성된 상태로 되어 있다. 보트(312)는 시일 캡(314)에 의해 회전 자유롭게 지지되고 있다. 시일 캡(314)은 O링(316)을 통해 매니폴드(302)의 플랜지부에 밀착되어 있고, 처리노(304)의 하부가 폐색되어 있다. ALD 산화막 형성 장치(202)에서는 적어도 시일 캡(314), O링(316), 매니폴드(302), O링(303), 처리노(304)에 의해 웨이퍼(310)에 대해 처리를 행하는 처리실(318)이 형성되어 있다.
처리노(304)에는 노즐(320, 324)이 설치되어 있다. 노즐(320, 322)은 처리노(304)의 내벽을 따라서 연장되어 있고, 그 중도부에 다수의 공급 구멍(322, 326)이 설치되어 있다. 노즐(320)에는 Si 원료(예를 들어 TDMAS)를 유입시키도록 되어 있고, 그 Si 원료를 공급 구멍(322)으로부터 처리실(318)에 공급할 수 있도록 되어 있다. 한편, 노즐(324)에는 산화 원료(예를 들어 H2O나 O2)를 유입시키도록 되어 있고, 그 산화 원료를 공급 구멍(326)으로부터 처리실(318)에 공급할 수 있도록 되어 있다.
매니폴드(302)에는 배기관(330)이 접속되어 있고, 처리노(304)의 가스를 배기할 수 있도록 되어 있다. 처리노(304)의 외부에는 히터(340)가 설치되어 있고, 처리실(318)을 가열할 수 있도록 되어 있다.
이상의 ALD 산화막 형성 장치(202)에서는 기본적으로, 처리실(318)을 히터(340)로 가열하면서 처리실(318)에 대해 노즐(320, 324)을 통해서 Si 원료와 H2O 등의 산화 원료를 교대로 여러 차례 반복 공급하고, 웨이퍼(310)의 W막 상에 Si 산화막을 형성할 수 있도록 되어 있다. 특히 본 실시예에서는 노즐(324)을 통한 산화 원료의 공급 시에 있어서 그에 더하여 H2도 동시에 공급하도록 되어 있고, W막의 산화를 방지하면서 Si 산화막을 형성하도록 되어 있다.
또한, 산화 원료로서 H2O를 이용하는 경우에는, 예를 들어 상기 선택 산화 장치(50)의 공급관(72)을 노즐(324)에 연결하여 H2O와 H2를 동시에 처리실(318)에 공급할 수 있다.
또한, 도 3으로부터 히터(340)에 의해 처리실(318)의 웨이퍼(310)를 400℃의 저온 영역에서 가열하는 경우는, 웨이퍼(310)의 W막의 산화를 방지하기 위해서는 H2에 대한 H2O의 분압비를 2×10-1 이하로 할 필요가 있다.
또한, 산화 원료로서는 H2O 이외에도 O2나 O3 등을 사용할 수 있다. O2나 O3을 H2와 동시에 공급하면, O2나 O3을 H2와 반응시켜 H2O를 생성할 수 있기 때문이다. 산화 원료로서 O2을 이용하는 경우에는, H2와 반응시키기 위해서 처리실(318)의 온도를 적어도 500℃ 이상으로 올릴 필요가 있지만, 산화 원료로서 O3을 이용하는 경우에는 저온에서의 생성이 가능하다((11), (12)식 참조).
또한, 처리실(318)에는 노즐(320)로부터 피리딘(CAS No.110-86-1, C5H5N, 분자량 79.1)과 같은 촉매를 Si 원료와 함께 공급하여 Si 산화막을 형성해도 좋고, 노즐(320) 및 노즐(324)로부터 피리딘과 같은 촉매를 Si 원료와 H2O와 함께 공급하여 Si 산화막을 형성해도 좋다.
또한, ALD 산화막 형성 장치의 다른 예로서 플라즈마를 발생시키는 장치를 사용하고, H2와 플라즈마 여기시킨 O2로 H2O를 발생시키도록 해도 좋다.
하기에 도 5를 참조하면서, 도 4의 ALD 산화막 형성 장치의 변형예로서, 플라즈마를 발생 가능한 ALD 산화막 형성 장치의 일례를 나타낸다.
처리노(304)에는 처리실(318)에 O2를 공급하기 위한 노즐(114)이 설치되어 있다. 노즐(114)은 처리노(304)의 내벽을 따라서 연장되어 있고, 그 중도부에 다수의 공급 구멍(211)이 형성되어 있다. 또한, 처리노(304)에는 1쌍의 전극(230, 231)과 그것을 보호하는 커버(218, 220)가 설치되어 있다. 전극(230, 231)과 커버(218, 220)도 처리노(304)의 내벽을 따라서 연장되어 있고, 전극(230, 231)이 커버(218, 220)에 삽입 관통된 상태가 되고 있다.
전극(230, 231) 사이에는 배리어 블루 콘덴서(232)와 교류 전원(233)이 설치되어 있고, 제어 장치(9)가 배리어 블루 콘덴서(232)와 교류 전원(233)에 접속되어 있다.
또한, 처리노(304)에는 노즐(114), 전극(230, 231) 및 커버(218, 220)를 둘러싸도록 격벽(212)이 설치되어 있다. 격벽(212)은 처리노(304)의 내벽을 따라서 입설되어 있고, 노즐(114) 등과 동일하게 공급 구멍(238)이 형성되어 있다.
이상의 ALD 산화막 형성 장치(202)에서는 전극(230, 231) 사이에 전압을 인 가하면, 격벽(212)과 처리노(304)의 내벽으로 둘러싸인 영역에서 플라즈마를 발생시킬 수 있도록 되어 있다. 이 경우에 있어서, 노즐(114)을 통해서 O2를 처리노(304)에 공급하면, 산소 라디칼이 생성되고, 해당 산소 라디칼이 격벽(212)의 공급 구멍(238)을 통해서 처리실(318)에 공급되며 처리실(318) 내에서 H2O를 발생시킬 수 있다.
또한, O2의 공급과 동시에 Ar, N2와 같은 불활성 가스를 처리노(304)에 공급해도 좋다.
다음에, 도 6~도 9를 참조하면서, ALD 산화막 형성 장치를 이용한 본 발명의 바람직한 실시예에 따른 산화막의 형성 방법을 설명한다.
우선, 도 6을 참조하면서, 통상의 ALD법에 따른 Si 산화막의 프로세스 시퀀스에 대해 설명한다.
Si 산화막의 형성에 앞서, W막이 형성된 복수의 웨이퍼(310)를 보트(312)에 탑재한 상태로 이들 웨이퍼(310)를 로드 락실(300)로부터 처리실(318)에 반입하고, 도 6에 나타내는 사이클의 처리를 반복하여 실행한다. 1개의 사이클은 주로는 4개의 단계로 구성되어 있다.
제1 단계에서는, 히터(340)에 의해 처리실(318) 내의 웨이퍼(310)를 소정의 온도로 가열하면서, 노즐(320)로부터 처리실(318) 내에 Si 원료를 공급하고, 웨이퍼(318)의 표면에 이 원료를 흡착시킨다.
제2 단계에서는, 불활성 가스에 의해 처리실(318) 내를 퍼지하고 해당 처리 실(318) 내에 잔류한 Si 원료를 배기관(330)으로부터 처리실(318) 외에 배출한다.
제3 단계에서는, 히터(340)에 의해 처리실(318) 내의 웨이퍼(310)를 제1 단계와 대략 동일한 온도에서 가열하면서, 산화 원료(예를 들어 H2O나 O3)를 노즐(324)로부터 처리실(318) 내에 공급하고, 웨이퍼(310)의 표면에 흡착되어 있는 Si 원료와 산화 원료의 반응에 의해 Si 산화막을 형성한다.
제4 단계에서는, 불활성 가스에 의해 처리실(318) 내를 퍼지하고, 처리실(318) 내에 잔류한 산화 원료를 배기관(330)으로부터 처리실(318) 외로 배출한다.
제1~제4 단계의 각 처리 시간은, 예를 들어 제1 단계(Si 원료 공급 공정)에서는 1~30초이며, 제2 단계(퍼지 공정)에서는 5~15초이며, 제3 단계(산화 원료 공급 공정)에서는 5~60초이며, 제4 단계(퍼지 공정)에서는 3초이다.
또한, 제1~제4 단계의 처리는, 처리 가스(Si 원료 가스, 산화 원료 가스)의 공급이나 배기 등의 타이밍, 처리실(318) 내의 압력, 히터(340)의 동작 등을 제어하면서 실행한다.
이것에 대해, 본 발명의 바람직한 실시예에서는 하기의 시퀀스(A)~(C)를 채용한다.
구체적으로 시퀀스(A)에서는, 도 7에 나타낸 바와 같이, 제1, 제2, 제4 단계를 전술한 도 6의 ALD 산화막의 형성 공정과 동일하게 하고, 제3 단계에 있어서 산화 원료(예를 들어 H2O나 O3)와 H2를 동시에 노즐(324)로부터 처리실(318) 내에 공 급한다.
특히 시퀀스(A)에서는, 제3 단계에 있어서, 처리실(318)의 가열 온도와 H2에 대한 H2O의 공급비를 제어하여 W막의 산화를 방지하도록 한다. 즉, 도 3에 있어서 WO3가 환원되는 영역을 선택하도록, 처리실(318)의 가열 온도와 H2에 대한 H2O의 공급비를 제어한다.
예를 들어, 처리실(318)을 400℃로 가열하면서 산화 원료로서 H2O를 공급하는 경우는, H2에 대한 H2O의 공급비를 2×10-1 이하로 한다. 처리실(318)을 100~450℃의 범위 내에서 가열하는 경우에는, H2에 대한 H2O의 공급비를 도 3 중 부호 400으로 나타낸 곡선 이하(또는 도 3 중 부호 500으로 나타낸 직선 이하)로 한다. 그 결과, 시퀀스(A)에서는 W막이 만일 산화되었다고 해도 그 산화물은 환원되고, 450℃ 또는 그 이하라는 저온에서도 Si 원료가 산화되며, W막의 산화를 방지하면서 그 W막 상에 450℃ 또는 그 이하라는 저온에서 Si 산화막을 형성할 수 있다.
또한, 처리실(318)을 100~450℃로 가열하면서 산화 원료로서 O3을 공급하는 경우에도, H2에 대한 O3의 공급비를, H2에 대한 H2O의 공급비와 동등하게 취급함으로써, W막의 산화를 방지하면서 그 W막 상에 450℃ 이하라는 저온에서 Si 산화막을 형성할 수 있다.
시퀀스(A)의 변형예에 따른 시퀀스(B)에서는, 도 8에 나타내는 바와 같이, 기본적으로는 제1~제4 단계를 시퀀스(A)의 단계와 동일하게 하고, 특히 제3 단계에 있어서 산화 원료(예를 들어 H2O)와 H2에 더하여 촉매를 처리실(318)에 공급한다. 촉매로서는 전술의 피리딘과 같은 원료가 사용 가능하고, 해당 촉매에 의해 450℃ 이하라는 저온에서 Si 산화막을 용이하게 형성할 수 있다.
또한, 시퀀스(B)에서는, 제1 단계에 있어서도 Si 원료에 더하여 피리딘과 같은 촉매를 처리실(318)에 공급해도 좋다.
시퀀스(A)의 변형예에 따른 시퀀스(C)에서는, 기본적으로 제1~제4 단계를 시퀀스(A)의 단계와 동일하게 한다. 그리고 특히, 도 5에 나타내는 바와 같은 플라즈마를 발생 가능한 ALD 산화막 형성 장치를 이용하는 것과 동시에 산화 원료로서 O2을 이용하고, 제3 단계에 있어서, 플라즈마 여기시킨 O2와, 여기시키지 않은 H2를, 동시에 처리실(318) 내에 공급한다.
또한, 본 발명의 바람직한 실시예에서는 W의 산화를 방지하면서 저온에서 산화막을 형성하는 것을 목적으로 하고 있기 때문에, W를 산화하는 일이 없는 원하는 막두께까지 산화막을 형성한 후에는, H2의 공급을 행하지 않고 산화막을 형성해도 좋고, 이 경우에는 산화막의 생산성(성막 속도)을 향상시킬 수 있다.
즉, W가 산화하지 않는다고 생각되는 원하는 막두께까지는, 시퀀스(A)~(C)에 따르는 산화 원료와 H2와의 동시 공급으로 산화막의 성막을 행하고, W가 산화하지 않은 막두께에 이르면, 그 이후에는 H2의 공급을 행하지 않고 도 6의 시퀀스에 따른 통상의 ALD법에 의한 성막으로 전환한다. 여기서 말하는 「통상의 ALD법」이란, H2의 공급을 행하지 않은 상태에서 Si 원료와 산화 원료를 교대로 여러 차례 반복 공급하여 Si 산화막을 형성하는 방법이다.
W 상에 형성한 산화막의 막두께와 이 산화막을 투과하여 W를 산화시키는 산화 원료의 관계에 대해서는, 산화막 중의 산소의 확산 계수를 산출함으로써 구할 수 있다.
본 실시예에 있어서, O3에 의한 W의 산화를 회피할 수 있는 산화막의 막두께 X0는 선칙에 준거하여 (15)식에서 나타난다.
X0=B／A×t…(15)
「B／A」=Ce- E2 ／ kT이고, 「C」=18.35Å／초이며, 「E2」=7.5×10-2eV이고, 「k」는 볼츠만 상수로서 k=8.62×10-5eVK-1이며, 「t」는 O3의 공급 시간(산화 시간)이다.
예를 들어, 처리실(318)을 300℃로 가열하면서 O3를 이용하여 Si 산화막의 성막을 행하는 경우에 있어서, K의 값은 273＋300=573(K)이며, B／A의 값은 약 4.01Å／초로 산출할 수 있다. O3의 공급 시간을 5초로 하면, X0의 값은 약 20Å로 산출할 수 있다. Si 산화막의 1층 당 막두께는 약 0.7Å이기 때문에, Si 산화막을 29층분만큼 적층하면 Si 산화막의 막두께가 20Å에 이르고, O3에 의한 W의 산화를 회피할 수 있다고 생각된다.
따라서, 이 경우에 있어서는, Si 산화막을 29층분만큼 적층하여 그 막두께가 20Å에 이를 때까지는 O3와 H2의 공급을 행하는 ALD법에 의해 Si 산화막을 형성하고, Si 산화막의 막두께가 20Å에 이른 후에는 O3과 H2의 공급 공정에 있어서 H2의 공급을 행하지 않고 통상의 ALD법에 의해 Si 산화막을 형성하면 좋다. 그 결과, Si 산화막의 생산성(성막 속도)을 향상시킬 수 있다.
다음에, 도 10을 참조하면서, 본 발명의 바람직한 실시예에 따른 기판 처리 장치에 대해 설명한다.
해당 기판 처리 장치는 반도체 장치(IC(Integrated Circuits))의 제조 방법에서의 처리 공정을 실시하는 반도체 제조 장치의 일례로서 구성되는 것으로, 이하의 설명에서는 기판 처리 장치의 일례로서 기판에 대해 산화 처리 등을 행하는 종형의 장치를 사용한 경우에 대해 설명한다.
도 10은, 본 발명의 바람직한 실시예에 따른 기판 처리 장치의 개략적인 구성을 나타내는 사시도이다.
기판 처리 장치(101)에서는 기판의 일례로서 실리콘 등으로 이루어진 웨이퍼(200)가 사용되고, 웨이퍼(200)를 수납하는 웨이퍼 캐리어로서 카세트(110)가 사용된다. 기판 처리 장치(101)는 케이스(111)를 구비하고 있고, 케이스(111)의 정면벽(111a)의 아래쪽에는 유지 보수 가능하도록 설치된 개구부로서의 정면 유지 보수구(103)가 개설되어 있다. 정면 유지 보수구(103)에는 개폐 자유로운 정면 유지 보수문(104)이 세워져 있다.
유지 보수문(104)에는 카세트 반입 반출구(112)가 케이스(111) 내외를 연통하도록 개설되어 있고, 카세트 반입 반출구(112)는 프런트 셔터(113)에 의해서 개폐되도록 되어 있다.
카세트 반입 반출구(112)의 케이스(111) 내측에는 카세트 스테이지(114)가 설치되어 있다. 카세트(110)는 공장 내 반송 장치(도시 생략)에 의해서, 카세트 스테이지(114) 상에 반입되거나 카세트 스테이지(114) 상으로부터 반출되도록 되어 있다. 카세트 스테이지(114)는 공장 내 반송 장치에 의해서 카세트(110) 내에서 웨이퍼(200)가 수직 자세를 유지하고, 카세트(110)의 웨이퍼 출납구가 윗방향을 향하도록 적재되도록 구성되어 있다.
케이스(111) 내의 전후 방향의 대략 중앙 하부에는 카세트 선반(105)이 설치되어 있다. 카세트 선반(105)은 복수단 복수열에 걸쳐 복수개의 카세트(110)를 수용 가능한 선반이며, 카세트(110) 내의 웨이퍼(200)를 출납하는 것이 가능해지도록 배치되어 있다. 카세트 선반(105)은 슬라이드 스테이지(106) 상에 횡행 가능하게 설치되어 있다. 카세트 선반(105)의 위쪽에는 버퍼 선반(107)이 설치되어 있고, 예비 카세트(110)를 보관할 수 있도록 되어 있다.
카세트 스테이지(114)와 카세트 선반(105) 사이에는 카세트 반송 장치(118)가 설치되어 있다. 카세트 반송 장치(118)는 카세트(110)를 유지한 채로 승강 가능한 카세트 엘리베이터(118a)와, 반송 기구로서의 카세트 반송 기구(118b)로 구성되어 있다. 카세트 반송 장치(118)는 카세트 엘리베이터(118a)와 카세트 반송 기 구(118b)의 연속 동작에 의해, 카세트(110)를 카세트 스테이지(114)와 카세트 선반(105)과 버퍼 선반(107) 사이에서 반송하도록 되어 있다.
카세트 선반(105)의 뒤쪽에는 웨이퍼 이재(移載) 기구(125)가 설치되어 있다. 웨이퍼 이재 기구(125)는 웨이퍼(200)를 수평 방향으로 회전 내지 직동 가능한 웨이퍼 이재 장치(125a)와, 웨이퍼 이재 장치(125a)를 승강시키기 위한 웨이퍼 이재 장치 엘리베이터(도시 생략)로 구성되어 있다. 또한, 웨이퍼 이재 장치 엘리베이터는 내압 케이스(140)의 좌측 단부에 설치되어 있다. 웨이퍼 이재 기구(125)는, 웨이퍼 이재 장치(125a)와 웨이퍼 이재 장치 엘리베이터의 연속 동작에 의해, 웨이퍼 이재 장치(125a)의 트위저(125c)로 웨이퍼(200)를 픽업하여 그 웨이퍼(200)를 보트(217)에 장전(차징)하거나 보트(217)로부터 탈장(디스차징)하거나 하도록 구성되어 있다.
버퍼 선반(107)의 뒤쪽에는 청정화된 분위기인 클린 에어를 공급하는 클린 유닛(134a)이 설치되어 있다. 클린 유닛(134a)은 공급 팬 및 방진 필터로 구성되어 있고, 클린 에어를 케이스(111)의 내부에 유통시키도록 구성되어 있다.
웨이퍼 이재 장치 엘리베이터측과 반대측인 우측 단부에도 클린 에어를 공급하는 클린 유닛(도시 생략)이 설치되어 있다. 해당 클린 유닛도 클린 유닛(134a)과 동일하게 공급 팬 및 방진 필터로 구성되어 있다. 해당 클린 유닛으로부터 공급된 클린 에어는 웨이퍼 이재 장치(125a)의 근방을 유통하고, 그 후에 케이스(111)의 외부에 배기되도록 되어 있다.
웨이퍼 이재 장치(125a)의 후측에는 대기압 미만의 압력(부압)을 유지 가능 한 기밀 성능을 갖는 내압 케이스(140)가 설치되어 있고, 내압 케이스(140)에 의해 보트(217)를 수용 가능한 용적을 갖는 로드 락 방식의 대기실인 로드 락실(141)이 형성되어 있다.
내압 케이스(140)의 정면벽(140a)에는 웨이퍼 반입 반출구(142)가 개설되어 있고, 웨이퍼 반입 반출구(142)는 게이트 밸브(143)에 의해서 개폐되도록 되어 있다. 내압 케이스(140)의 측벽에는 로드 락실(141)로 질소 가스 등의 불활성 가스를 급기하기 위한 가스 공급관(144)과, 로드 락실(141)을 부압으로 유지하면서 로드 락실(141) 내의 가스를 배기하기 위해 배기관(도시 생략)이 각각 접속되어 있다.
로드 락실(141)의 위쪽에는 처리노(202)가 설치되어 있다. 처리노(202)의 하단부는 노구 게이트 밸브(147)에 의해 개폐되도록 구성되어 있다.
도 10에 모식적으로 나타나고 있는 바와 같이, 로드 락실(141)에는 보트(217)를 승강시키기 위한 보트 엘리베이터(115)가 설치되어 있다. 보트 엘리베이터(115)에는 연결구로서의 아암(도시 생략)이 연결되어 있고, 해당 아암에는 덮개체로서의 시일 캡(219)이 수평으로 설치되어 있다. 시일 캡(219)은 보트(217)를 수직으로 지지하는 것으로, 처리노(202)의 하단부를 폐색 가능하도록 구성되어 있다.
보트(217)는 복수의 유지 부재를 구비하고 있고, 복수매(예를 들어 50~150매 정도)의 웨이퍼(200)를 그 중심을 가지런히 하여 수직 방향으로 정렬시킨 상태로, 각각 수평으로 유지하도록 구성되어 있다.
다음에, 기판 처리 장치(101)의 동작에 대해 설명한다.
카세트(110)가 카세트 스테이지(114)에 공급됨에 앞서, 카세트 반입 반출구(112)가 프런트 셔터(113)에 의해서 개방된다. 그 후, 카세트(110)는 카세트 반입 반출구(112)로부터 카세트 스테이지(114) 상에 반입된다. 이 때, 카세트(110) 내의 웨이퍼(200)는 수직 자세로 유지되고, 카세트(110)의 웨이퍼 출납구가 윗방향을 향하도록 적재된다.
다음에, 카세트(110)는 카세트 반송 장치(118)에 의해서 카세트 스테이지(114)로부터 들어 올려짐과 함께, 카세트(110) 내의 웨이퍼(200)가 수평 자세가 되고 또한 카세트(110)의 웨이퍼 출납구가 케이스(111)의 뒤쪽을 향하도록 오른쪽 둘레 세로 방향 90° 회전된다. 계속해서, 카세트(110)는 카세트 반송 장치(118)에 의해서, 카세트 선반(105) 내지 버퍼 선반(107)의 지정된 선반 위치로 자동적으로 반송되어 수수되고, 일시적으로 보관된 후 카세트 반송 장치(118)에 의해서 카세트 선반(105)에 이재되거나, 혹은 직접 카세트 선반(105)에 반송된다.
그 후, 슬라이드 스테이지(106)가 카세트 선반(105)을 수평 이동시키고, 이재의 대상이 되는 카세트(110)를 웨이퍼 이재 장치(125a)에 대치하도록 위치 결정한다. 그리고, 미리 내부가 대기압 상태로 되어 있던 로드 락실(141)의 웨이퍼 반입 반출구(142)가 게이트 밸브(143)의 동작에 의해 개방되고, 웨이퍼(200)가 카세트(110)로부터 웨이퍼 이재 장치(125a)의 트위저(125c)에 의해서 웨이퍼 출납구를 통해서 픽업되고, 웨이퍼 반입 반출구(142)를 통해서 로드 락실(141)에 반입되고 보트(217)로 이재되어 장전된다. 보트(217)에 웨이퍼(200)를 수수한 웨이퍼 이 재 장치(125a)는 카세트(110)에 돌아오고, 후속의 웨이퍼(200)를 보트(217)에 장전한다.
미리 지정된 매수의 웨이퍼(200)가 보트(217)에 장전되면, 웨이퍼 반입 반출구(142)가 게이트 밸브(143)에 의해서 닫혀지고, 로드 락실(141)이 진공되어 감압된다. 로드 락실(141)이 처리노(202) 내의 압력과 동압으로 감압되면, 처리노(202) 의 하단부가 노구 게이트 밸브(147)에 의해서 개방된다. 계속해서, 시일 캡(219)이 보트 엘리베이터(115)에 의해서 상승되고, 시일 캡(219)에 지지된 보트(217)가 처리노(202) 내로 반입(로딩)된다.
로딩 후에는 처리노(202)에서 웨이퍼(200)에 임의의 처리(전술의 Si 산화막의 형성 처리)가 실시된다. 처리 후에는 보트 엘리베이터(115)에 의해 보트(217)가 인출되고 또한 로드 락실(140) 내부를 대기압으로 복압시킨 후에 게이트 밸브(143)가 열린다. 그 후에는 상기와 반대의 순서로 카세트(110) 및 웨이퍼(200)가 케이스(111)의 외부에 반출된다.
[실시예 2]
다음에, 도 11을 참조하면서 본 발명의 바람직한 실시예에 따른 반도체 장치의 변형예에 대해 설명한다.
도 11은 도 1의 반도체 장치의 변형예를 나타내는 도면이다.
도 11의 반도체 장치(15)는, 도 1의 반도체 장치(15)와 대략 동일한 구성을 갖고 있지만, 게이트 전극(31)이 하층의 poly-Si층(29)과 그 상층의 W막(30)으로 구성되어 있다. 이러한 반도체 장치(15)에 있어서도, W막(30)을 형성한 후에 SiO 막(32)과 SiN막(33)이 차례로 형성되지만, SiO막(32)을 형성시킬 때에 W막(30)이 산화되면 W의 산화에 의한 체적 팽창으로 형상이 바뀐다는 문제를 일으키기 때문에, 산화 원료의 공급 시에 H2를 공급하면서 W막의 산화를 방지지하면서, W막(30)에 대해 ALD법에 의해 SiO막(32)이 형성되어 있다.
이상, 본 발명의 바람직한 실시예를 설명했지만, 본 발명의 바람직한 실시 형태에 의하면, 표면에 텅스텐막이 형성된 적어도 1매의 기판을 처리실 내에 반입하는 공정과, 상기 기판을 400℃로 가열하면서 실리콘 원자를 포함한 제1 반응 물질을 상기 처리실 내에 공급하는 공정과, 상기 기판을 400℃로 가열하면서 제2 반응 물질인 물과 수소를 상기 수소에 대한 상기 물의 비율을 2×10-1 이하로 하여 상기 처리실 내에 공급하는 공정을 교대로 여러 차례 반복하고, 상기 텅스텐막을 포함한 기판 표면에 실리콘 산화막을 형성하는 공정을 구비하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 바람직한 실시 형태에 의하면, 특정한 비율로 물과 수소를 처리실 내에 공급하기 때문에, 텅스텐막이 만일 산화되었다고 해도 그 산화물은 환원되고, 400℃ 이하라고 하는 저온에서도 제1 반응 물질이 산화된다. 그 때문에, 텅스텐 막의 산화를 방지하면서 그 텅스텐막 상에 400℃라는 저온에서 실리콘 산화막을 형성할 수 있다.
본 발명의 다른 바람직한 실시 형태에 의하면, 표면에 금속막이 형성된 적어도 1매의 기판을 처리실 내에 반입하는 공정과, 상기 금속막을 포함한 기판 표면에 실리콘을 포함한 산화막을 형성하는 공정을 적어도 구비하는 반도체 장치의 제조 방법으로서, 상기 산화막의 형성 공정은 상기 기판을 소정의 온도로 가열하면서 실리콘 원자를 포함한 제1 반응 물질을 상기 처리실 내에 공급하는 공정과, 상기 기판을 상기 소정의 온도로 가열하면서 산소 원자를 포함한 제2 반응 물질과 수소를 상기 처리실 내에 공급하는 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 바람직한 실시 형태에 의하면, 산소 원자를 포함한 제2 반응 물질과 수소를 처리실 내에 공급하기 때문에 금속막이 만일 산화되었다고 해도 그 산화물은 환원되고 저온에서도 제1 반응 물질이 산화된다. 그 때문에, 금속막의 산화를 방지하면서 그 금속막 상에 저온에서 산화막을 형성할 수 있다.
바람직하게는 상기 산화막의 형성 공정에서는 상기 제1 반응 물질의 공급과 상기 제2 반응 물질 및 상기 수소의 공급을 교대로 여러 차례 반복하여 상기 산화막을 형성하는 반도체 장치의 제조 방법이 제공되고, 이 제조 방법의 일례로서 ALD법이 사용된다.
바람직하게는, 상기 금속막이 텅스텐막이며, 상기 소정의 온도가 100~450℃ 이며, 상기 제2 반응 물질이 물이며, 상기 수소에 대한 상기 물의 공급비가 상기 소정의 온도와 상기 수소에 대한 상기 물의 공급비를 (T, H2O／H2)로 한 경우에, (T, H2O／H2)=(100℃, 8×10-4), (200℃, 2×10-2), (300℃, 9×10-2), (400℃, 2×10-1), (450℃, 2.5×10-1)의 각 점을 연결하는 직선 이하인 반도체 장치의 제조 방법 이 제공된다.
바람직하게는 상기 금속막이 텅스텐막이고, 상기 소정의 온도가 100~450℃ 이며, 상기 제2 반응 물질이 오존이고, 상기 수소에 대한 상기 오존의 공급비가 상기 소정의 온도와 상기 수소에 대한 상기 오존의 공급비를 (T, O3／H2)로 한 경우에, (T, O3／H2)=(100℃, 8×10-4), (200℃, 2×10-2), (300℃, 9×10-2), (400℃, 2×10-1), (450℃, 2.5×10-1)의 각 점을 연결하는 직선 이하인 반도체 장치의 제조 방법이 제공된다.
바람직하게는 상기 산화막의 형성 공정에서는 상기 산화막의 두께가 원하는 두께에 이른 후에는, 상기 제2 반응 물질 및 상기 수소의 공급 공정에 있어서 상기 수소의 공급을 행하지 않고 상기 산화막을 형성하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는 상기 원하는 두께가 다음 식에서 정의되는 X0인 반도체 장치의 제조 방법이 제공된다.
X0=B／A(t+τ)
단, 「B／A」=Ce- E2 ／ kT이고, 「C」=18.35Å／초이며, 「E2」=7.5×10-2eV이고, 「k」는 볼츠만 상수로서 k=8.62×10-5eVK-1이며, 「t」는 상기 제2 반응 물질의 공급 시간이다.
바람직하게는 상기 소정의 온도가 300℃이고, 상기 제2 반응 물질이 오존이며, 상기 산화막의 형성 공정에서는 상기 산화막의 두께가 20Å에 이를 때까지 상기 제2 반응 물질 및 상기 수소의 공급 공정에 있어서, 상기 수소를 상기 처리실 내에 공급하고, 상기 산화막의 두께가 20Å에 이른 후에는 상기 제2 반응 물질 및 상기 수소의 공급 공정에 있어서, 상기 수소의 상기 처리실 내로의 공급을 행하지 않고 상기 산화막을 형성하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는 상기 산화막의 형성 공정에서는, 상기 제1 반응 물질과 상기 제2 반응 물질 및 상기 수소가 동시에 상기 처리실 내에 존재하도록 상기 제1 반응 물질의 공급과 상기 제2 반응 물질 및 상기 수소의 공급을 동시에 행하여 상기 산화막을 형성하는 반도체 장치의 제조 방법이 제공되고, 이 제조 방법의 일례로서 CVD법이 사용된다.
더욱 바람직하게는 실리콘 원자를 포함한 제1 반응 물질이, TDMAS(Tris Dimethyl Amino Silane) 등의 실리콘의 유기 화합물인 반도체 장치의 제조 방법이 제공된다.
더욱 바람직하게는 제2 반응 물질이 물, 오존, 산소 등의 산화 원료인 반도체 장치의 제조 방법이 제공된다.
더욱 바람직하게는 제2 반응 물질 및 수소를 공급할 때에 피리딘 등의 촉매를 첨가하여 산화막을 형성하는 반도체 장치의 제조 방법이 제공된다.
더욱 바람직하게는 제2 반응 물질 및 수소를 공급할 때에 산화 원료의 일례로서의 산소를 여기시키기 위해서 플라즈마 여기를 사용하는 반도체 장치의 제조 방법이 제공된다.
더욱 바람직하게는 제1 반응 물질의 공급 공정의 후나 제2 반응 물질 및 수소의 공급 공정의 후에 불활성 가스로 처리실 내를 퍼지하는 반도체 장치의 제조 방법이 제공되고, 그 불활성 가스의 일례로서 헬륨(He), 네온(Ne), 아르곤(Ar), 질소(N2)를 사용하는 반도체 장치의 제조 방법이 제공된다.
더욱 바람직하게는 처리실 내의 온도를 0~700℃로 하는 반도체 장치의 제조 방법이 제공된다.
더욱 바람직하게는 산화막의 형성 공정에서의 처리실 압력을 1~10000Pa로 하는 반도체 장치의 제조 방법이 제공된다.
또한, 명세서, 특허 청구의 범위, 도면 및 요약서를 포함한 2006년 1월 17일 제출의 일본 특허 출원 2006-008611호의 개시 내용 전체는 본 국제 출원에서 지정한 지정국, 또는 선택한 선택국의 국내 법령이 허락하는 한, 그대로 인용하여 여기에 삽입된다.
여러 가지 전형적인 실시 형태를 나타내고 또한 설명해 왔지만, 본 발명은 그러한 실시 형태에 한정되지 않는다. 따라서, 본 발명의 범위는 다음의 청구의 범위에 의해서만 한정되는 것이다.
이상 설명한 바와 같이, 본 발명의 바람직한 실시 형태에 의하면, 금속막의 산화를 방지하면서 그 금속막 상에 저온에서 산화막을 형성할 수 있다. 그 결과, 본 발명은 베이스가 되는 금속막이 형성된 기판에 대해 그 금속막의 산화를 방지하면서 산화막을 형성하는 반도체 장치의 제조 방법에 특히 매우 적합하게 이용할 수 있다.

Claims (9)

  1. 표면에 텅스텐막이 형성된 적어도 1매의 기판을 처리실 내에 반입하는 공정과,
    상기 기판을 소정의 온도로 가열하면서 실리콘 원자를 포함한 제1 반응 물질을 상기 처리실 내에 공급하는 공정과, 상기 기판을 상기 소정의 온도로 가열하면서 제2 반응 물질인 물과 수소를, 상기 수소에 대한 상기 물의 비율을 소정의 비율로 하여 상기 처리실 내에 공급하는 공정을 교대로 여러 차례 반복하고, 상기 텅스텐막을 포함한 기판 표면에 실리콘 산화막을 형성하는 공정을 구비하고,
    상기 소정의 온도는 100~450℃이며,
    상기 소정의 비율은, 상기 소정의 온도와 상기 수소에 대한 상기 물의 공급비를 (T, H2O／H2)로 한 경우에, (T, H2O／H2)=(100℃, 8×10-4), (200℃, 2×10-2), (300℃, 9×10-2), (400℃, 2×10-1), (450℃, 2.5×10-1)의 각 점을 연결하는 직선 이하인 반도체 장치의 제조 방법.
  2. 표면에 금속막이 형성된 적어도 1매의 기판을 처리실 내에 반입하는 공정과,
    상기 금속막을 포함한 기판 표면에 실리콘을 포함한 산화막을 형성하는 공정을 적어도 구비한 반도체 장치의 제조 방법으로서,
    상기 산화막의 형성 공정은,
    상기 기판을 소정의 온도로 가열하면서 실리콘 원자를 포함한 제1 반응 물질을 상기 처리실 내에 공급하는 공정과,
    상기 기판을 상기 소정의 온도로 가열하면서 산소 원자를 포함한 제2 반응 물질과 수소를 상기 처리실 내에 공급하는 공정을 갖고,
    상기 산화막의 형성 공정에서는,
    상기 제1 반응 물질의 공급과 상기 제2 반응 물질 및 상기 수소의 공급을 교대로 여러 차례 반복하여 상기 산화막을 형성하며,
    상기 금속막이 텅스텐막이고,
    상기 소정의 온도가 100~450℃이며,
    상기 제2 반응 물질이 물이고,
    상기 수소에 대한 상기 물의 공급비가 상기 소정의 온도와 상기 수소에 대한 상기 물의 공급비를 (T, H2O／H2)로 한 경우에, (T, H2O／H2)=(100℃, 8×10-4), (200℃, 2×10-2), (300℃, 9×10-2), (400℃, 2×10-1), (450℃, 2.5×10-1)의 각 점을 연결하는 직선 이하인 반도체 장치의 제조 방법.
  3. 표면에 금속막이 형성된 적어도 1매의 기판을 처리실 내에 반입하는 공정과,
    상기 금속막을 포함한 기판 표면에 실리콘을 포함한 산화막을 형성하는 공정을 적어도 구비한 반도체 장치의 제조 방법으로서,
    상기 산화막의 형성 공정은,
    상기 기판을 소정의 온도로 가열하면서 실리콘 원자를 포함한 제1 반응 물질을 상기 처리실 내에 공급하는 공정과,
    상기 기판을 상기 소정의 온도로 가열하면서 산소 원자를 포함한 제2 반응 물질과 수소를 상기 처리실 내에 공급하는 공정을 갖고,
    상기 산화막의 형성 공정에서는,
    상기 제1 반응 물질의 공급과 상기 제2 반응 물질 및 상기 수소의 공급을 교대로 여러 차례 반복하여 상기 산화막을 형성하며,
    상기 금속막이 텅스텐막이고,
    상기 소정의 온도가 100~450℃이며,
    상기 제2 반응 물질이 오존이고,
    상기 수소에 대한 상기 오존의 공급비가 상기 소정의 온도와 상기 수소에 대한 상기 오존의 공급비를 (T, O3／H2)로 한 경우에, (T, O3／H2)=(100℃, 8×10-4), (200℃, 2×10-2), (300℃, 9×10-2), (400℃, 2×10-1), (450℃, 2.5×10-1)의 각 점을 연결하는 직선 이하인 반도체 장치의 제조 방법.
  4. 표면에 금속막이 형성된 적어도 1매의 기판을 처리실 내에 반입하는 공정과,
    상기 금속막을 포함한 기판 표면에 실리콘을 포함한 산화막을 형성하는 공정을 적어도 구비한 반도체 장치의 제조 방법으로서,
    상기 산화막의 형성 공정은,
    상기 기판을 소정의 온도로 가열하면서 실리콘 원자를 포함한 제1 반응 물질을 상기 처리실 내에 공급하는 공정과,
    상기 기판을 상기 소정의 온도로 가열하면서 산소 원자를 포함한 제2 반응 물질과 수소를 상기 처리실 내에 공급하는 공정을 갖고,
    상기 산화막의 형성 공정에서는,
    상기 제1 반응 물질의 공급과 상기 제2 반응 물질 및 상기 수소의 공급을 교대로 여러 차례 반복하여 상기 산화막을 형성하며,
    상기 산화막의 형성 공정에서는,
    상기 산화막의 두께가 원하는 두께에 이른 후에는,
    상기 제2 반응 물질 및 상기 수소의 공급 공정에 있어서, 상기 수소의 공급을 행하지 않고 상기 산화막을 형성하는 반도체 장치의 제조 방법.
  5. 청구항 4에 있어서,
    상기 원하는 두께가 다음 식으로 정의되는 X0인 반도체 장치의 제조 방법.
    X0=B／A×t
    단, 「B／A」=Ce-E2／kT이고, 「C」=18.35Å／초이며, 「E2」=7.5×10-2eV이고, 「k」는 볼츠만 상수로서 k=8.62×10-5eVK-1이며, 「t」는 상기 제2 반응 물질의 공급 시간이다.
  6. 청구항 4에 있어서,
    상기 소정의 온도가 300℃이고,
    상기 제2 반응 물질이 오존이며,
    상기 산화막의 형성 공정에서는,
    상기 산화막의 두께가 20Å에 이를 때까지 상기 제2 반응 물질 및 상기 수소의 공급 공정에 있어서 상기 수소를 상기 처리실 내에 공급하고,
    상기 산화막의 두께가 20Å에 이른 후에는 상기 제2 반응 물질 및 상기 수소의 공급 공정에 있어서, 상기 수소의 상기 처리실 내로의 공급을 행하지 않고 상기 산화막을 형성하는 반도체 장치의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020077030268A 2006-01-17 2007-01-17 반도체 장치의 제조 방법 KR100938528B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00008611 2006-01-17
JP2006008611 2006-01-17

Publications (2)

Publication Number Publication Date
KR20080025083A KR20080025083A (ko) 2008-03-19
KR100938528B1 true KR100938528B1 (ko) 2010-01-25

Family

ID=38287602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077030268A KR100938528B1 (ko) 2006-01-17 2007-01-17 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (2) US7767594B2 (ko)
JP (2) JP4896041B2 (ko)
KR (1) KR100938528B1 (ko)
WO (1) WO2007083651A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938528B1 (ko) * 2006-01-17 2010-01-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법
US7749574B2 (en) * 2006-11-14 2010-07-06 Applied Materials, Inc. Low temperature ALD SiO2
US20090035951A1 (en) * 2007-07-20 2009-02-05 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device
JP5616591B2 (ja) * 2008-06-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5797255B2 (ja) * 2008-10-29 2015-10-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5616737B2 (ja) * 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5770892B2 (ja) * 2009-11-20 2015-08-26 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US9460913B2 (en) 2010-12-27 2016-10-04 Tokyo Electron Limited Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
US9466476B2 (en) 2010-12-27 2016-10-11 Tokyo Electron Limited Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP2013084643A (ja) * 2011-10-06 2013-05-09 Nano Material Kenkyusho:Kk 半導体製造装置及び製造方法
JP2013187324A (ja) * 2012-03-07 2013-09-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
US20140034632A1 (en) * 2012-08-01 2014-02-06 Heng Pan Apparatus and method for selective oxidation at lower temperature using remote plasma source
JP6112928B2 (ja) 2013-03-19 2017-04-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
KR101846850B1 (ko) * 2013-09-30 2018-04-09 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치, 기판 처리 시스템 및 기록 매체
JP6277388B2 (ja) * 2014-01-14 2018-02-14 株式会社昭和真空 成膜方法
JP6211941B2 (ja) * 2014-01-28 2017-10-11 東京エレクトロン株式会社 成膜方法および成膜装置
US9953830B2 (en) 2014-03-13 2018-04-24 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
CN116978778A (zh) * 2016-06-28 2023-10-31 应用材料公司 用于3d nand存储器器件的基于cvd的氧化物-金属多结构
JP2018148142A (ja) 2017-03-08 2018-09-20 東芝メモリ株式会社 半導体装置の製造方法
SG11202109666TA (en) * 2019-03-05 2021-10-28 Kokusai Electric Corp Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and program

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040025479A (ko) * 2002-09-19 2004-03-24 삼성전자주식회사 금속 게이트 패턴을 갖는 반도체소자의 제조방법
JP2005327836A (ja) * 2004-05-13 2005-11-24 Ulvac Japan Ltd 成膜方法
KR20060050163A (ko) * 2004-07-15 2006-05-19 도쿄 엘렉트론 가부시키가이샤 실리콘 산화막 형성 방법 및 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610745B2 (ja) * 1996-11-28 2005-01-19 ソニー株式会社 層間絶縁膜の形成方法
US6905939B2 (en) * 2002-02-27 2005-06-14 Applied Materials, Inc. Process for forming silicon oxide material
KR100505668B1 (ko) * 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
TWI262960B (en) * 2003-02-27 2006-10-01 Samsung Electronics Co Ltd Method for forming silicon dioxide film using siloxane
JP2005079223A (ja) 2003-08-29 2005-03-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
KR100938528B1 (ko) * 2006-01-17 2010-01-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5616737B2 (ja) * 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5813303B2 (ja) * 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040025479A (ko) * 2002-09-19 2004-03-24 삼성전자주식회사 금속 게이트 패턴을 갖는 반도체소자의 제조방법
JP2005327836A (ja) * 2004-05-13 2005-11-24 Ulvac Japan Ltd 成膜方法
KR20060050163A (ko) * 2004-07-15 2006-05-19 도쿄 엘렉트론 가부시키가이샤 실리콘 산화막 형성 방법 및 장치

Also Published As

Publication number Publication date
US20100173501A1 (en) 2010-07-08
US20090104792A1 (en) 2009-04-23
JP4896041B2 (ja) 2012-03-14
JPWO2007083651A1 (ja) 2009-06-11
US7767594B2 (en) 2010-08-03
JP5331150B2 (ja) 2013-10-30
US8058184B2 (en) 2011-11-15
KR20080025083A (ko) 2008-03-19
WO2007083651A1 (ja) 2007-07-26
JP2011176330A (ja) 2011-09-08

Similar Documents

Publication Publication Date Title
KR100938528B1 (ko) 반도체 장치의 제조 방법
US8435905B2 (en) Manufacturing method of semiconductor device, and substrate processing apparatus
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
US6348420B1 (en) Situ dielectric stacks
JP4281082B2 (ja) 堆積前の表面調整方法
JP5097554B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
KR100924055B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
KR100832929B1 (ko) 금속 실리케이트막의 성막 방법 및 장치, 그리고 반도체장치의 제조 방법
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
WO1998039802A1 (fr) Procede de production de circuit integre
KR20210002672A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101294873B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
WO2006137287A1 (ja) 半導体装置の製造方法および基板処理装置
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
WO2011093203A1 (ja) 半導体装置の製造方法、基板処理装置及び半導体装置
KR100985363B1 (ko) 반도체 장치의 제조방법 및 기판처리 장치
JP3578155B2 (ja) 被処理体の酸化方法
KR100865581B1 (ko) 반도체장치의 제조방법 및 기판처리장치
JP4563113B2 (ja) シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
JP5286565B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5421812B2 (ja) 半導体基板の成膜装置及び方法
JP4112591B2 (ja) 半導体装置の製造方法および基板処理装置
JP2010212416A (ja) 半導体装置の製造方法および基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200107

Year of fee payment: 11