JP2018148142A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018148142A
JP2018148142A JP2017044258A JP2017044258A JP2018148142A JP 2018148142 A JP2018148142 A JP 2018148142A JP 2017044258 A JP2017044258 A JP 2017044258A JP 2017044258 A JP2017044258 A JP 2017044258A JP 2018148142 A JP2018148142 A JP 2018148142A
Authority
JP
Japan
Prior art keywords
layer
processing tank
hydrogen
semiconductor device
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017044258A
Other languages
English (en)
Inventor
貢至 古橋
Takashi Furuhashi
貢至 古橋
田中　正幸
Masayuki Tanaka
正幸 田中
伸二 森
Shinji Mori
伸二 森
健一郎 虎谷
Kenichiro Toraya
健一郎 虎谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017044258A priority Critical patent/JP2018148142A/ja
Priority to US15/695,203 priority patent/US10593542B2/en
Publication of JP2018148142A publication Critical patent/JP2018148142A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電極層の酸化を抑制することができる半導体装置の製造方法を提供する。【解決手段】実施形態によれば、半導体装置の製造方法は、電極層と、絶縁層とが交互に積層された基板を処理槽内に搬入し、処理槽内を所定温度に昇温し、ＡＬＤ法を用いて、処理槽内に、金属を含む材料ガスおよび水素を同時供給し、かつ、電極層に対して還元雰囲気となるような水素に対する分圧比の酸化ガスを供給することによって、金属を酸化させた金属酸化物層を、電極層および絶縁層の表面に形成する。【選択図】図５

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体装置の製造工程には、金属を含む材料ガスと酸化ガスとを高温状態の処理槽内に供給することによって、電極層および絶縁層の表面に金属酸化物層を形成する工程がある。
上記のような工程では、絶縁層から放出された酸素や酸化ガスによって、電極層の金属が酸化するおそれがある。この金属が酸化すると、電気抵抗の増加等の不具合が起こり得る。
特開２０１１−１７６３３０号公報
本発明が解決しようとする課題は、電極層の酸化を抑制することができる半導体装置の製造方法を提供することである。
一実施形態に係る半導体装置の製造方法は、電極層と、絶縁層とが交互に積層された基板を処理槽内に搬入し、処理槽内を所定温度に昇温し、ＡＬＤ法を用いて、処理槽内に、金属を含む材料ガスおよび水素を同時供給し、かつ、電極層に対して還元雰囲気となるような水素に対する分圧比の酸化ガスを供給することによって、金属を酸化させた金属酸化物層を、電極層および絶縁層の表面に形成する。
第１実施形態に係る半導体装置の断面図である。 絶縁層および電極層を形成する工程を示す断面図である。 メモリホールを形成する工程を示す断面図である。 電荷ブロック層を形成する工程を示す模式図である。 電荷ブロック層を形成する工程を示す断面図である。 水と水素との分圧比と、温度との関係を示すエリンガム図の一例である。 電荷蓄積層とトンネル絶縁層とチャネル層を形成する工程を示す断面図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
図１は、本実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置１は、基板１０、絶縁層２０、電極層３０、電荷ブロック層４０、電荷蓄積層５０、トンネル絶縁層６０、チャネル層７０、およびコア層８０を備える。この半導体装置１は、いわゆる３次元型の半導体記憶装置である。以下、この半導体装置１の製造方法について図２〜図７を参照して説明する。
まず、図２に示すように、基板１０上に、絶縁層２０と電極層３０とを交互に積層する。基板１０は、例えば単結晶のシリコン基板である。絶縁層２０は、例えば、ＣＶＤ（Chemical Vapor Deposition）法またはＡＬＤ（Atomic Layer Deposition）法により形成されたシリコン酸化物を含んでいる。電極層３０は、例えば、スパッタ法またはＣＶＤ法により形成された金属または金属シリサイドを含んでいる。具体的には、電極層３０は、タングステン、モリブデン、アルミニウム、コバルト、銅、金、またはニッケルシリサイドのいずれかを含んでいる。
次に、図３に示すように、例えばＲＩＥ（Reactive Ion Etching）法によって、メモリホール９０を形成する。メモリホール９０は、絶縁層２０および電極層３０を貫通して基板１０まで延びている。本実施形態では、複数のメモリホール９０が、マトリクス状に形成される。
次に、図４に示すように、例えばＡＬＤ法またはＣＶＤ法により、電荷ブロック層４０を形成する。以下、ＡＬＤ法を用いた電荷ブロック層４０の形成方法について、図４および図５を参照して詳しく説明する。
まず、図４に示すように、メモリホール９０が形成された基板１０を処理槽１０１内に搬入する。ここでは、複数の基板１０が、互いに間隔をおいて支持部材１０２に支持された状態で処理槽１０１内に搬入される。
次に、処理槽１０１内を真空にして昇温する。この昇温が始まると、水素２０１が配管１０３から処理槽１０１内に供給され始める。処理槽１０１内の温度が、所定温度に達すると、材料ガス２０２が、配管１０３とは別の配管１０４から処理槽１０１内に供給される。これにより、材料ガス２０２の一部が、メモリホール９０内を含む絶縁層２０および電極層３０の表面に付着する。このとき、水素２０１の供給は、継続している。
次に、不活性ガス２０４が配管１０４から処理槽１０１内に供給される。これにより、処理槽１０１内で浮遊している材料ガス２０２が処理槽１０１に設けられた排気口(不図示)から排気される。不活性ガス２０４には、例えば、窒素ガスやアルゴンガスなどを適用できる。
次に、酸化ガス２０３が、配管１０４から処理槽１０１内に供給される。これにより、材料ガス２０２に含まれた金属が酸化する。これにより、金属酸化物層、すなわち電荷ブロック層４０が、絶縁層２０および電極層３０の表面に形成される。次に、不活性ガス２０４が、再び処理槽１０１内に供給されることによって、処理槽１０１内で浮遊している酸化ガス２０３が上記排気口から排気される。この時点では、電荷ブロック層４０の厚さは、所定値に達していない。そのため、電荷ブロック層４０の厚さが所定値に達するまで、材料ガス２０２、酸化ガス２０３、および不活性ガス２０４の供給と排気とが繰り返される。
上記ガスの供給および排気が終了すると、処理槽１０１内を降温する。その後、複数の基板１０を支持部材１０２とともに処理槽１０１から搬出する。このとき、水素２０１の供給は停止する。
本実施形態では、酸化ガス２０３の供給時に、材料ガス２０２の金属を酸化させつつ、電極層３０の金属を還元させるように、処理槽１０１内の温度と、酸化ガス２０３と水素２０１との分圧比を設定している。例えば、電極層３０の金属がタングステンであり、材料ガス２０２がＴＭＡ(トリメチルアルミニウム)であり、酸化ガス２０３が水蒸気（Ｈ２Ｏ）であるとする。
図６は、水と水素との分圧比と、温度との関係を示すエリンガム図の一例である。図６には、タングステン、モリブデン、タンタル、シリコン、およびチタンのエリンガム図が示されている。図６に示すエリンガム図によれば、酸化ガス２０３が、アルミニウムには酸化ガスとして作用する一方で、タングステンには還元ガスとして作用する領域Ｒが存在する。例えば、処理槽１０１内の温度を３００℃に設定し、酸化ガス２０３と水素２０１との分圧比を１：３３以上に設定すると、アルミニウムは酸化し、タングステンは還元される。そのため、電極層３０上にタングステン酸化物を形成することなくアルミニウム酸化物から成る電荷ブロック層４０を形成できる。
なお、処理槽１０１内の温度と、酸化ガス２０３と水素２０１との分圧比とを制御することによって、電極層３０には、タングステンの他に、モリブデン、アルミニウム、コバルト、銅、金、およびニッケルシリサイド等を適用することができる。また、電荷ブロック層４０には、アルミニウム酸化物の他に、ジルコニウム酸化物、ハフニウム酸化物、アルミニウム酸化物、ランタン酸化物、イットリウム酸化物、チタニウム酸化物、タンタル酸化物、若しくはシリコン酸化物の単一体または混合物を適用することができる。さらに、酸化ガス２０３にも、水蒸気の他に、オゾン、酸素、酸素ラジカル、窒化酸素などを適用することができる。
上記のように電荷ブロック層４０を形成した後、続いて、図７に示すように、電荷蓄積層５０と、トンネル絶縁層６０と、チャネル層７０とが順次に形成される。電荷蓄積層５０は、例えばＡＬＤ法またはＣＶＤ法によって、電荷ブロック層４０上に形成される。電荷蓄積層５０は、例えばシリコン窒化物を含んでいる。
トンネル絶縁層６０は、例えばＡＬＤ法またはＣＶＤ法によって電荷蓄積層５０上に形成される。トンネル絶縁層６０は、例えばシリコン酸化物を含んでいる。
チャネル層７０は、例えばＣＶＤ法によってトンネル絶縁層６０上に形成される。チャネル層７０は、例えば、アモルファスシリコンを含んでいる。チャネル層７０の形成時には、ＲＩＥ法等により、メモリホール９０の底部に形成されたチャネル層７０、トンネル絶縁層６０、電荷蓄積層５０、および電荷ブロック層４０を除去し、更に基板１０の上層部も除去する。そして、再度、チャネル層７０を形成し、アニールにより結晶化させる。
その後、図１に戻って、コア層８０は、例えばＡＬＤ法またはＣＶＤ法によってチャネル層７０上に形成される。コア層８０は、例えばシリコン酸化物を含んでいる。その後、例えば配線層等を形成することによって、半導体装置１が完成する。
以上説明した本実施形態によれば、材料ガス２０２を高温の処理槽１０１内に供給するときには、水素２０１も処理槽１０１内に同時供給されている。これにより、絶縁層２０からの酸素の放出が制限されるので、温度に起因する電極層３０の酸化を抑制することができる。仮に、電極層３０が酸化され、昇華した場合、昇華した金属酸化物が絶縁層２０に取り込まれ電極間でリークが発生するおそれがある。また、電荷ブロック層４０に金属酸化物が取り込まれた場合にはメモリセルのリーク電流が増大するおそれがある。
また、酸化ガス２０３の供給時には、材料ガス２０２の金属を酸化させつつ電極層３０の金属を還元させるように、酸化ガス２０３と水素２０１との分圧比および処理槽１０１内の温度が設定されている。そのため、酸化ガス２０３に起因する電極層３０の酸化も抑制することができる。
特に、本実施形態では、処理槽１０１内を昇温し始めてから基板１０を処理槽１０１から搬出するまで水素２０１を供給し続けている。これにより、電荷ブロック層４０を形成する際、水素２０１が、常時、処理槽１０１内に存在している。そのため、電極層３０の酸化をより確実に防ぐことができる。
また、本実施形態では、処理槽１０１内の温度が、ＡＬＤ法を用いて電荷ブロック層４０を形成できる範囲内に設定されている。そのため、アスペクト比の高いメモリホール９０内にも、電荷ブロック層４０を形成することができる。
なお、本実施形態では、不活性ガス２０４の供給によって処理槽１０１内を前もって不活性状態にした後、基板１０を処理槽１０１内に搬入することとしてもよい。この場合、基板１０を搬入してから水素２０１の供給を開始するまでの期間内における電極層３０の酸化を防ぐことができる。
また、材料ガス２０２を供給する前、すなわち電荷ブロック層４０を形成する前に、水素２０１を供給した状態で電極層３０をアニールしてもよい。具体的には、処理槽１０１内を、成膜温度よりも高い温度に一時的に昇温する。この場合、仮に基板１０を大気中で搬送しているときに電極層３０内に金属酸化物が形成されたとしても、上記アニールによって、金属酸化物を金属に還元することができる。
さらに、電荷ブロック層４０を形成した後に、水素２０１を供給した状態で電極層３０をアニールしてもよい。このアニールによって、水素２０１が電荷ブロック層４０を通過して電極層３０内に入り込む。そのため、仮に電極層３０の一部が酸化した状態で電荷ブロック層４０が形成されたとしても、電極層３０を還元して酸化を防ぐことができる。
なお、本実施形態では、３次元の半導体記憶装置の製造方法について説明したが、当該製造方法は、電極層および絶縁層の表面に金属酸化物層を形成する工程を有する半導体装置にも適用できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０ 基板、２０ 絶縁層、３０ 電極層、１０１ 処理槽、２０１ 水素、２０２ 材料ガス、２０３ 酸化ガス、４０ 電荷ブロック層（金属酸化物層）、

Claims (6)

  1. 電極層と、絶縁層とが交互に積層された基板を処理槽内に搬入し、
    前記処理槽内を所定温度に昇温し、
    ＡＬＤ法を用いて、前記処理槽内に、金属を含む材料ガスおよび水素を同時供給し、かつ、前記電極層に対して還元雰囲気となるような前記水素に対する分圧比の酸化ガスを供給することによって、前記金属を酸化させた金属酸化物層を、前記電極層および前記絶縁層の表面に形成する、ことを特徴とする半導体装置の製造方法。
  2. 前記処理槽内を昇温するときから、前記金属酸化物層が形成された前記基板を前記処理槽から搬出するまで、前記水素を前記処理槽内に供給し続ける、ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記処理槽内を不活性状態にした後、前記基板を前記処理槽内に搬入する、ことを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記金属酸化物層の形成前または形成後に、前記処理槽内に前記水素を供給した状態で前記電極層をアニールする、ことを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
  5. 前記電極層がタングステン、モリブデン、アルミニウム、コバルト、銅、金、またはニッケルシリサイドを含み、
    前記材料ガスに含まれる前記金属がアルミニウム、ジルコニウム、ハフニウム、ランタン、イットリウム、チタニウム、タンタル、若しくはシリコンの単一体または混合物を含む、ことを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
  6. 前記金属酸化物層は電荷ブロック層であることを特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。
JP2017044258A 2017-03-08 2017-03-08 半導体装置の製造方法 Pending JP2018148142A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017044258A JP2018148142A (ja) 2017-03-08 2017-03-08 半導体装置の製造方法
US15/695,203 US10593542B2 (en) 2017-03-08 2017-09-05 Manufacturing method of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017044258A JP2018148142A (ja) 2017-03-08 2017-03-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018148142A true JP2018148142A (ja) 2018-09-20

Family

ID=63445035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017044258A Pending JP2018148142A (ja) 2017-03-08 2017-03-08 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10593542B2 (ja)
JP (1) JP2018148142A (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4921837B1 (ja) 1969-04-23 1974-06-04
JPS5518880B2 (ja) 1972-04-07 1980-05-22
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
KR100414156B1 (ko) * 2001-05-29 2004-01-07 삼성전자주식회사 집적회로소자의 캐패시터 제조방법
JP2006339371A (ja) * 2005-06-01 2006-12-14 Toshiba Corp 半導体装置の製造方法
US7767594B2 (en) 2006-01-17 2010-08-03 Hitachi Kokusai Electric Inc. Semiconductor device producing method
JP4921837B2 (ja) 2006-04-14 2012-04-25 株式会社東芝 半導体装置の製造方法
US8545936B2 (en) * 2008-03-28 2013-10-01 Asm International N.V. Methods for forming carbon nanotubes
JP2010045239A (ja) 2008-08-14 2010-02-25 Toshiba Corp 不揮発性半導体記憶装置の製造方法
WO2011033637A1 (ja) 2009-09-17 2011-03-24 株式会社 東芝 半導体装置の製造方法
EP3770974A1 (en) * 2009-09-18 2021-01-27 Shin-Etsu Chemical Co., Ltd. Solar cell, method for manufacturing solar cell, and solar cell module
US8614126B1 (en) * 2012-08-15 2013-12-24 Sandisk Technologies Inc. Method of making a three-dimensional memory array with etch stop
US9659955B1 (en) * 2015-10-28 2017-05-23 Sandisk Technologies Llc Crystalinity-dependent aluminum oxide etching for self-aligned blocking dielectric in a memory structure

Also Published As

Publication number Publication date
US10593542B2 (en) 2020-03-17
US20180261445A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
KR100586020B1 (ko) 반도체 장치의 게이트 형성 방법
JP5097554B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
KR100938528B1 (ko) 반도체 장치의 제조 방법
JP3746968B2 (ja) 絶縁膜の形成方法および形成システム
KR20080009755A (ko) 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
US11152260B2 (en) Embedding method and processing system
JP2016072454A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US9281463B2 (en) Atomic layer deposition of metal-oxide tunnel barriers using optimized oxidants
US10199451B2 (en) Lower electrode of DRAM capacitor and manufacturing method thereof
KR20220056750A (ko) 기판 처리 방법
JP2007129190A (ja) 誘電膜形成方法、及び半導体装置の製造方法
KR100922905B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
JP2018148142A (ja) 半導体装置の製造方法
KR100361209B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP2020047702A (ja) 半導体装置およびその製造方法
JP2024508711A (ja) 連続プラズマ及び熱処理
TW201436040A (zh) 形成含氮氧化物層及含氮高介電常數層的方法、以及包含其之半導體裝置
CN112740364B (zh) 半导体装置的制造方法、基板处理装置和记录介质
JP2006303404A (ja) 半導体素子の製造方法
KR100551884B1 (ko) 반도체 소자의 캐패시터 제조방법
CN108475638B (zh) Cu膜的形成方法
JP2008053733A (ja) 層堆積プロセス
KR100671634B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100246471B1 (ko) 반도체 장치의 절연막 형성방법
JP2021040092A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180904