KR100671634B1 - 반도체 소자의 캐패시터 제조방법 - Google Patents

Abstract

본 발명은 확산 방지막의 산화를 방지하기 위한 반도체 소자의 캐패시터 제조방법에 관한 것으로, 반도체 기판상에 확산 방지막과 하부 전극을 차례로 형성하는 단계와, 상기 하부 전극상에 산소 공급층과 유전층을 차례로 형성하는 단계와, 상기 유전층을 결정화시키기 위한 1차 열처리 공정을 실시하는 단계와, 상기 유전층상에 상부 전극을 형성하는 단계와, 산소 분위기에서 2차 열처리 공정을 실시한 후, 상기 상부 전극에 양의 전압을 인가하여 상기 1차 열처리 공정에서 상기 유전층에 발생된 산소 공공을 제거하는 단계를 포함하여 형성한다.

BST(Barium Strontium Titanium) 캐패시터

Description

반도체 소자의 캐패시터 제조방법{Method for Fabricating Capacitor of Semiconductor Device}

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조공정 단면도

도 2a 내지 도 2b는 본 발명에서 유전막의 산소 공공을 제거하는 방법을 설명하기 위한 도면

도면의 주요 부분에 대한 부호 설명

11 : 반도체 기판 12 : 확산 방지막

13 : 하부 전극 14 : 산소 공급층

15 : 유전층 16 : 상부 전극

본 발명은 반도체 소자에 관한 것으로 특히, 확산 방지막의 산화를 방지하여 소자의 특성을 향상시키기 위한 반도체 소자의 캐패시터 제조방법에 관한 것이다.

0.1㎛ 이하 크기의 디램(DRAM) 또는 피램(FeRAM) 소자의 사이즈(Size)가 감소함에 따라서 필요한 정전 용량(Capacitance)을 확보하기 위해서는 3차원의 매우 복잡한 구조의 캐패시터를 형성하여야 한다.

이때, 캐패시터의 유전막은 BST, PZT, SBT 등의 높은 유전율을 갖는 물질로 형성해야 하며 이들 유전막은 Pt, Ru, Ir 등의 하부 전극을 필요로 한다.

그리고, 상기 유전막의 결정화 열처리 공정시 하부 전극과 그 하부에 놓이게 되는 다결정 실리콘(Poly-Si)과의 반응을 억제하기 위하여 반도체 기판과 하부 전극의 계면에는 TiN등의 확산 방지막을 사용한다.

그러나, 상기 TiN막은 유전막의 결정화 온도인 600℃ 이상의 온도를 견디지 못하고 산화되므로 종래에는 상기 TiN막 대신에 TiAIN, TiSiN 등으로 확산 방지막을 형성하고자 하는 연구가 진행 중이다.

또한, 상기 유전막을 결정화시키기 위한 열처리 공정시 유전층에서 산소가 빠져나가 산소공공이 발생되는데 종래에는 산소가 포함된 분위기에서 약 550℃의 온도로 장시간 열처리 공정을 실시하여 산소 공공을 제거하고 있다.

그러나, 상기와 같은 종래의 반도체 소자의 캐패시터 제조방법은 다음과 같은 문제점이 있다.

첫째, 유전막의 결정화 열처리 공정시 확산 방지막이 산화되어 저유전층을 형성하므로 캐패시터의 정전용량이 저하된다.

둘째, 유전막의 산소 공공을 제거하기 위해서는 고온에서 장시간의 열처리 공정을 실시해야 하므로 열손실이 발생된다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 확산 방지 막의 산화를 방지하여 정전 용량을 향상시키는데 적합한 반도체 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 캐패시터 제조방법은 반도체 기판상에 확산 방지막과 하부 전극을 차례로 형성하는 단계와, 상기 하부 전극상에 산소 공급층과 유전층을 차례로 형성하는 단계와, 상기 유전층을 결정화시키기 위한 1차 열처리 공정을 실시하는 단계와, 상기 유전층상에 상부 전극을 형성하는 단계와, 산소 분위기에서 2차 열처리 공정을 실시한 후, 상기 상부 전극에 양의 전압을 인가하여 상기 1차 열처리 공정에서 상기 유전층에 발생된 산소 공공을 제거하는 단계를 포함하여 형성함을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 캐패시터 제조방법을 설명하면 다음과 같다.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조공정 단면도이고, 도 2a 내지 도 2b는 본 발명에서 유전막의 산소 공공을 제거하는 방법을 설명하기 위한 도면이다.

우선, 도 1a에 도시된 바와 같이, 반도체 기판(11)상에 확산 방지막(12)과 하부 전극(13)을 형성한다.

여기서, 상기 확산 방지막(12)은 상기 하부 전극(13)과 상기 반도체 기판(11)의 반응을 억제하는 역할을 하며, TiN을 비롯하여 TiSiN, TiAIN, TaSiN, TaN, RuTiN 중 어느 하나를 이용하여 형성한다.

그리고, 상기 하부 전극(13)은 PVD(Plasma Vapor Deposition), CVD(Chemical Vapor Deposition), 전기화학증착법(Electro Chemical Deposition) 등의 방법을 이용하여 Pt, Ru, Ir 중 어느 하나를 증착하여 형성한다.

그리고, 도 1b에 도시된 바와 같이 상기 하부 전극(13)상에 80∼100Å의 두께로 산소 공급층(14)을 형성한다.

여기서, 상기 산소 공급층(14)은 하부 전극(13)을 표면 처리하여 형성하거나, 박막의 전도성 산화막을 증착하여 형성한다.

전자는 O₂, N₂O등의 산화가스를 플라즈마(Plasma) 상태로 만든 후, 상기 하부 전극(13)을 노출시키어 그 표면에 산소 공급층(14)을 형성하거나 O₂, N₂O, O₃ 등의 가스 분위기에서 열처리 공정을 실시하여 상기 하부 전극(13)의 표면에 산소 공급층(14)을 형성하는 방법이다.

그리고, 후자는 PVD, CVD, 전기화학증착법 등의 방법을 이용하여 SrRuO₃, LaSrCoO₃, LaNiO₃, BaRuO₃, SrRuO₃, RuO₂, IrO₂ 등의 전도성 산화막을 매우 얇은 두께로 증착하여 산소 공급층(14)을 형성하는 방법이다.

여기서, 상기 산소 공급층(14)은 100Å 이하의 두께로 형성해야 하는데 그렇지 않을 경우, 오히려 상기 산소 공급층(14)에 의하여 하부의 확산 방지막(12)이 산화될 수 있기 때문이다.

그리고, 도 1c에 도시된 바와 같이 상기 산소 공급층(14)상에 유전층(15)을 형성한다.

여기서, 상기 유전층(15)은 BST, PZT, SBT, STO 등의 높은 유전율을 갖는 물질로 형성한다.

그리고, 상기 유전층(15)을 결정화시키기 위하여 550∼600℃의 온도에서 1차 열처리 공정을 실시한다.

이때, 상기 유전층(15)에서 산소가 빠져나가 그 내부에 산소 공공(17)이 발생되게 된다.

역기서, 상기 1차 열처리 공정은 상기 확산 방지막(12)의 산화를 방지하기 위하여 질소(N₂), 아르곤(Ar) 또는 진공 분위기에서 실시한다.

그리고, 상기 1차 열처리 공정은 열손실(Thermal Budget)을 줄이기 위하여 급속 열처리 공정(RTP)을 수행하는 것이 유리하지만, 산소의 유입을 정밀하게 제어할 수 있는 노(Furnace)를 이용하여도 무방하다.

그리고, 도 1d에 도시된 바와 같이 상기 유전층(15)상에 상부 전극(16)을 형성한다.

이어, 산소 분위기에서 350∼400℃의 온도로 2차 열처리 공정을 실시하고 상기 상부 전극(16)에 양의 전압을 인가하여 상기 유전층(15) 내부의 산소 공공(17)을 제거하여 본 발명의 반도체 소자의 캐패시터를 완성한다. 이때 상기 상부 전극(16)은 웨이퍼의 최상층이므로 웨이퍼의 표면에 전압 단자를 접촉하여 인가할 수 있다.

상기 유전층(15)에 발생된 산소 공공(17)을 제거하는 방법을 보다 상세히 설명하면 다음과 같다.

상기 유전층(15)을 결정화시키기 위한 열처리 공정을 실시하면 상기 유전층(15) 내부의 산소가 빠져나가 도 2a에 도시된 바와 같이, 유전층(15) 내부에 산소 공공(17)이 발생되어 유전층(15)의 특성이 저하되게 된다.

따라서, 상기 유전막(15)의 특성을 향상시키기 위하여 도 2b에 도시된 바와 같이 산소 분위기에서 350∼400℃의 낮은 온도로 열처리하면 상기 상부 전극(16)과의 계면에 형성된 산소 공공(17)을 제거할 수 있다.

삭제

상기와 같은 본 발명의 반도체 소자의 캐패시터 제조방법은 다음과 같은 효과가 있다.

첫째, 유전층의 산소 공공을 제거하기 위한 열처리 온도를 낮출 수 있으므로 확산 방지막의 산화를 방지하여 소자의 특성을 향상시킬 수 있다.

둘째, 유전층의 산소 공공을 제거하기 위한 열처리 온도를 낮출 수 있으므로 열효율을 향상시킬 수 있다.

셋째, 확산 방지막을 기존의 TiN막을 그대로 적용할 수 있으므로 새로운 확산 방지막의 개발에 드는 비용을 줄일 수 있으므로 경쟁력을 향상시킬 수 있다.

Claims (3)

1. 반도체 기판상에 확산 방지막과 하부 전극을 차례로 형성하는 단계;

   상기 하부 전극상에 산소 공급층과 유전층을 차례로 형성하는 단계;

   상기 유전층을 결정화시키기 위한 1차 열처리 공정을 실시하는 단계;

   상기 유전층상에 상부 전극을 형성하는 단계;

   산소 분위기에서 2차 열처리 공정을 실시한 후, 상기 상부 전극에 양의 전압을 인가하여 상기 1차 열처리 공정에서 상기 유전층에 발생된 산소 공공을 제거하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
2. 제 1항에 있어서, 상기 산소 공급층은 80∼100Å의 두께로 형성함을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
3. 제 1 항에 있어서, 상기 2차 열처리 공정은 350∼400℃에서 실시함을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

Images