KR100384869B1 - 캐패시터의 제조 방법 - Google Patents

캐패시터의 제조 방법 Download PDF

Info

Publication number
KR100384869B1
KR100384869B1 KR10-2000-0084544A KR20000084544A KR100384869B1 KR 100384869 B1 KR100384869 B1 KR 100384869B1 KR 20000084544 A KR20000084544 A KR 20000084544A KR 100384869 B1 KR100384869 B1 KR 100384869B1
Authority
KR
South Korea
Prior art keywords
thin film
metal thin
forming
capacitor
electrode
Prior art date
Application number
KR10-2000-0084544A
Other languages
English (en)
Other versions
KR20020055181A (ko
Inventor
길덕신
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0084544A priority Critical patent/KR100384869B1/ko
Publication of KR20020055181A publication Critical patent/KR20020055181A/ko
Application granted granted Critical
Publication of KR100384869B1 publication Critical patent/KR100384869B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 전극용 금속박막내에 잔류하는 산소를 제거하기 위한 캐패시터의 전극 형성 방법에 관한 것으로, 반도체층상에 산화방지를 위한 제 1 금속박막을 형성하는 단계, 상기 제 1 금속박막상에 하부전극용 제 2 금속박막을 형성하는 단계, 상기 제 2 금속박막상에 상기 제 1 금속박막보다 상대적으로 낮은 온도에서 산화되는 제 3 금속박막을 형성하는 단계, 상기 제 3 금속박막을 산화시킴과 동시에 상기 산화된 제 3 금속박막이 상기 제 2 금속박막내에 잔류하는 산소를 포획하도록 하는 열처리를 수행하는 단계, 및 상기 산화된 제 3 금속박막을 제거하는 단계를 포함하여 이루어진다.
본 발명은 금속유기화학기상증착법에 의해 증착된 전극용 금속박막내의 산소를 제거하므로써 후속 열처리공정시 하부 산화방지막을 산화시키지 않으면서 산소를 포함하지 않는 전극용 금속 박막을 형성하여 높은 종횡비를 갖는 DRAM 및 FeRAM에 금속 박막을 하부전극으로 적용할 수 있는 효과가 있다.

Description

캐패시터의 제조 방법{METHOD OF FABRICATING CAPACITOR}
본 발명은 메모리소자의 제조 방법에 관한 것으로, 특히 산소를 포함하지 않는 루테늄(Ru) 박막을 하부전극으로 이용하는 캐패시터의 제조 방법에 관한 것이다.
일반적으로, 반도체 메모리 소자에서 강유전체(Ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(Ferroelectric Random Access Memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
이러한 FeRAM 소자의 축전물질로는 SrBi2Ta2O9(이하 SBT)와 Pb(Zr,Ti)O3(이하 PZT) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(Remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(Nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 '1'과 '0'을 저장하는 히스테리시스(Hysteresis) 특성을 이용한다.
FeRAM 소자에서 캐패시터의 강유전체 재료로서 PZT, SBT, SrxBiy(TaiNbj)2O9(이하 SBTN) 등의 페로브스카이트(perovskite) 구조를 갖는 강유전체를 사용하는 경우 통상적으로 백금(Pt), 이리듐(Ir), 루테늄(Ru), 백금합금(Pt-alloy) 등의 금속을 이용하여 상/하부전극을 형성한다. 이러한 금속 중 루테늄(Ru)은 백금과 비교하여 식각공정이 상대적으로 쉬울 뿐만 아니라 화학적기상증착법(Chemical Vapor Deposition; CVD)의 상대적으로 높은 가능성 때문에 많은 연구가 진행되고 있다.
그러나, 루테늄(Ru)을 DRAM 및 FeRAM의 하부전극으로 이용하기 위하여 금속유기화학기상증착법(Metal Organic CVD; MOCVD)에 의해 형성할 경우, 소스 분해를 위해 필연적으로 첨가되는 산소(O2) 또는 N2O가 루테늄(Ru) 내에 잔류하게 된다. 루테늄막 내에 잔류하는 산소는 루테늄막의 치밀도 향상이나, 루테늄막상에 형성되는 BST 등의 강유전체막을 결정화시키는 후속 열처리동안, 산화방지막으로 이용되는 TiN 등을 산화시켜 전체 캐패시터의 유전 용량을 감소시키는 원인으로 작용하는 문제점이 있다.
따라서, 금속유기화학기상증착법(MOCVD)에 의해 형성된 루테늄을 산화방지막을 갖는 DRAM 및 FeRAM의 하부전극으로 적용하는데 어려움이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 산화방지막의 산화를 방지하면서 하부전극용 금속박막 내에 잔류하는 산소를 제거하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 산소를 포함하지 않는 루테늄 박막을 형성하여 높은 종횡비를 갖는 캐패시터의 하부전극에 적용하는데 적합한 루테늄 박막의 제조 방법을 제공하는데 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 하부전극용 루테늄 박막의 제조 방법을 도시한 도면,
도 2는 열처리온도에 따른 티타늄과 TiN의 산화 정도를 비교한 그래프.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체층 22 : TiN
23a : 루테늄 박막 24 : 티타늄막
24a : TiOx
상기 목적을 달성하기 위한 본 발명의 캐패시터의 전극 형성 방법은 반도체층상에 산화방지를 위한 제 1 금속박막을 형성하는 단계, 상기 제 1 금속박막상에 하부전극용 제 2 금속박막을 형성하는 단계, 상기 제 2 금속박막상에 상기 제 1 금속박막보다 상대적으로 낮은 온도에서 산화되는 제 3 금속박막을 형성하는 단계, 상기 제 3 금속박막을 산화시킴과 동시에 상기 산화된 제 3 금속박막이 상기 제 2 금속박막내에 잔류하는 산소를 포획하도록 하는 열처리를 수행하는 단계, 및 상기 산화된 제 3 금속박막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게 상기 제 3 금속박막을 산화시키는 열처리는 질소 분위기의 300℃∼500℃의 온도에서 급속열처리하거나 노열처리하여 이루어지거나, 진공중 또는 암모니아, 아르곤 또는 수소 중 어느 하나의 환원 가스를 이용한 분위기에서 이루어지는 것을 특징으로 하고, 상기 제 3 금속박막은 티타늄, 알루미늄 또는 텅스텐 중 어느 하나의 금속박막을 이용한다.
또한, 본 발명의 캐패시터의 전극 형성 방법은 반도체층상에 산화방지막을 형성하는 단계, 상기 산화방지막상에 하부전극용 루테늄 박막을 형성하는 단계, 상기 루테늄 박막상에 상기 산화방지막보다 상대적으로 낮은 온도에서 산화되는 금속박막을 형성하는 단계, 상기 금속박막을 산화시킴과 동시에 상기 산화된 금속박막이 상기 루테늄 박막내에 잔류하는 산소를 포획하도록 하는 열처리를 수행하는 단계, 및 상기 산화된 금속박막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 도면으로서, 하부전극용 루테늄(Ru)의 제조 방법을 도시하고 있다.
도 1a에 도시된 바와 같이, 폴리실리콘 등의 반도체층(21)상에 산화방지막으로서 TiN(22)을 형성한다. 이 때, 산화방지막으로는 TiN(22)을 비롯하여 TiAlN, TiSiN, TaSiN, TaN, RuTiN 중 어느 하나를 이용하며, 이러한 산화방지막은 스퍼터링법(Sputtering), 금속유기화학기상증착법(MOCVD), ECR(Electron Cyclotron Resonance) CVD, PECVD(Plasma Enhanced CVD) 중 어느 하나의 방법을 이용하여 형성된다. 한편, DRAM 및 FeRAM의 산화방지막으로 이용되는 TiN(22)을 비롯하여 TiAlN, TiSiN, TaSiN, TaN, RuTiN은 500℃∼550℃에서 산화가 시작되는 것으로 알려져 있다.
이어서, TiN(22)상에 캐패시터의 하부전극으로 이용되는 루테늄(Ru) 박막(23)을 형성하는데, 이 때, 하부전극으로 이용되는 금속박막은 루테늄 박막(23) 외에 백금(Pt) 또는 이리듐(Ir) 중 어느 하나의 금속박막을 이용하며, 이러한 금속박막은 높은 종횡비(Aspect ratio) 대응을 위해 금속유기화학적기상증착법(MOCVD)에 의해 형성된다. 하지만, 화학적기상증착법을 이용하여 형성된 백금(Pt), 루테늄(Ru) 또는 이리듐(Ir) 중 어느 하나의 금속박막은 그 내부에 다량의 산소(O)가 잔류한다. 이하 루테늄 박막(23)은 산소가 잔류하는 루테늄 박막(Ru--O)(23)으로 설명한다.
도 1b에 도시된 바와 같이, 다량의 산소가 잔류하는 루테늄 박막(Ru--O)(23)상에 50Å∼150Å의 두께를 갖는 티타늄막(Ti)(24)을 형성한다. 이 때, 티타늄막(24)은 산화특성이 우수한 금속박막이며, 티타늄막(24) 외에 티타늄막(24)과 같은 용도의 박막으로 산화방지막인 TiN(22)보다 산화온도가 낮으면서 산화후에 불산 등에 의해 쉽게 제거되는 금속, 예컨대, 텅스텐(W) 또는 알루미늄(Al) 중 어느 하나를 이용함이 바람직하다. 그리고, 이러한 산화특성이 우수한 금속박막은 스퍼터링법 또는 금속유기화학기상증착법 중 어느 하나의 방법을 이용하여 형성된다.
도 1c에 도시된 바와 같이, 티타늄막(24)을 열처리하여 TiOx(24a)을 형성하되, 산소가 포함되지 않은 질소 분위기에서 300℃∼500℃의 온도에서 급속열처리(Rapid Thermal Annealing; RTA)하거나 노열처리(Furnace annealing)한다. 이 때, 열처리 분위기는 금속박막(23)내의 산소를 포획하기 위해 진공중이나 암모니아(NH3), 아르곤(Ar), 수소(H2) 등의 환원 가스를 이용하여 그 효과를 증대시킬 수 있다. 한편, 질소분위기에서 급속열처리하는 경우 5분 미만의 시간동안 이루어지며, 노열처리를 이용하는 경우 30분 미만의 시간동안 이루어진다.
상술한 열처리는 티타늄(24)이 산화되는 300℃ 이상, TiN(22)이 산화되는 500℃ 이하의 온도에서 이루어져 루테늄 박막(23)내에 잔류하는 산소를 제거하며, 티타늄막(24)은 열처리에 의해 방출되는 하부 루테늄 박막(23)의 산소를 포획하여 TiOx(24a)로 변하게 된다. 즉, 산화방지막보다 낮은 온도에서 산화가 일어나는 금속박막을 루테늄 박막상에 형성한 후, 이를 산화시켜 루테늄 박막(23) 내부에 잔류하는 산소를 제거한다. 여기서, TiOx(24a)은 불산(HF) 등의 용액에 의해 쉽게 제거된다. 미설명 도면부호 23a는 산소가 제거된 루테늄박막을 나타낸다.
도 1d에 도시된 바와 같이, TiOx(24a)을 루테늄 박막(23a)과 선택비를 갖는 식각 조건을 이용하여 제거하는데, 예컨대, Cl2, SF6, CF4, BCl3중 어느 하나의 플라즈마를 이용하여 제거하여, 산소가 포함되지 않은 루테늄 박막(23a)을 산화방지막(22)상에 형성한다.
도 2는 열처리온도에 따른 티타늄(Ti)과 TiN의 산화정도를 비교한 그래프로서, 티타늄은 300℃ 근처(TTi)에서 산화되기 시작하며, TiN은 500℃ 근처(TTiN)에서 산화되기 시작한다. 즉, 이러한 티타늄이 산화되기 시작하는 온도(300℃)와 TiN이 산화되기 시작하는 온도(500℃) 사이(T)에서 티타늄을 열처리하므로써 TiN이 아닌 티타늄에서 금속박막내의 산소를 반응시켜 금속박막내의 잔류 산소를 제거한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명의 캐패시터의 제조 방법은 금속유기화학기상증착법에 의해 증착된 루테늄 박막내의 산소를 제거하므로써 후속 열처리공정시 하부 산화방지막을 산화시키지 않고 루테늄 박막을 형성하여 높은 종횡비를 갖는 DRAM 및 FeRAM에 루테늄 박막을 하부전극으로 적용할 수 있는 효과가 있다.

Claims (20)

  1. 캐패시터의 제조 방법에 있어서,
    반도체층상에 산화방지를 위한 제 1 금속박막을 형성하는 단계;
    상기 제 1 금속박막상에 하부전극용 제 2 금속박막을 형성하는 단계;
    상기 제 2 금속박막상에 상기 제 1 금속박막보다 상대적으로 낮은 온도에서 산화되는 제 3 금속박막을 형성하는 단계;
    상기 제 3 금속박막을 산화시킴과 동시에 상기 산화된 제 3 금속박막이 상기 제 2 금속박막내에 잔류하는 산소를 포획하도록 하는 열처리를 수행하는 단계; 및
    상기 산화된 제 3 금속박막을 제거하는 단계
    를 포함하여 이루어짐을 특징으로 하는 캐패시터의 전극 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 3 금속박막을 산화시키는 열처리는,
    질소 분위기의 300℃∼500℃의 온도에서 급속열처리하거나 노열처리하는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 3 금속박막을 산화시키는 열처리는,
    진공에서 이루어지거나 또는 암모니아, 아르곤 또는 수소 중 어느 하나의 환원 가스를 이용한 분위기에서 이루어지는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  4. 제 1 항에 있어서,
    상기 산화된 제 3 금속박막을 제거하는 단계는,
    불산 용액 또는 Cl2, SF6, CF4또는 BCl3중 어느 하나의 플라즈마를 이용하여 이루어지는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 3 금속박막은 티타늄, 알루미늄 또는 텅스텐 중 어느 하나의 금속박막을 이용하는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 제 3 금속박막은 50Å∼150Å의 두께로 형성되는 것을 특징으로 하는캐패시터의 전극 형성 방법.
  7. 제 1 항 또는 제 5 항에 있어서,
    상기 제 3 금속박막은 스퍼터링법 또는 금속유기화학기상증착법 중 어느 하나의 방법을 이용하여 형성되는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  8. 제 1 항 또는 제 5 항에 있어서,
    상기 제 3 금속박막은 300℃∼500℃에서 산화되는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  9. 제 1 항에 있어서,
    상기 제 1 금속박막은 TiN, TiAlN, TiSiN, TaSiN, TaN 또는 RuTiN 중 어느 하나를 이용하되, 스퍼터링법, 금속유기화학기상증착법, ECR CVD 또는 PECVD 중 어느 하나의 방법을 이용하여 형성되는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  10. 제 1 항 또는 제 9 항에 있어서,
    상기 제 1 금속박막은 500℃∼550℃에서 산화가 시작되는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  11. 제 1 항에 있어서,
    상기 제 2 금속박막은 루테늄, 백금 또는 이리듐 중 어느 하나의 박막을 이용하는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  12. 캐패시터의 제조 방법에 있어서,
    반도체층상에 산화방지막을 형성하는 단계;
    상기 산화방지막상에 하부전극용 루테늄 박막을 형성하는 단계;
    상기 루테늄 박막상에 상기 산화방지막보다 상대적으로 낮은 온도에서 산화되는 금속박막을 형성하는 단계;
    상기 금속박막을 산화시킴과 동시에 상기 산화된 금속박막이 상기 루테늄 박막내에 잔류하는 산소를 포획하도록 하는 열처리를 수행하는 단계; 및
    상기 산화된 금속박막을 제거하는 단계
    를 포함하여 이루어짐을 특징으로 하는 캐패시터의 전극 형성 방법.
  13. 제 12 항에 있어서,
    상기 금속박막을 산화시키는 열처리는,
    질소 분위기의 300℃∼500℃의 온도에서 급속열처리하거나 노열처리하는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 금속박막을 산화시키는 열처리는,
    진공에서 이루어지거나 또는 암모니아, 아르곤 또는 수소 중 어느 하나의 환원 가스를 이용한 분위기에서 이루어지는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  15. 제 12 항에 있어서,
    상기 산화된 금속박막을 제거하는 단계는,
    불산 용액 또는 Cl2, SF6, CF4또는 BCl3중 어느 하나의 플라즈마를 이용하여 이루어지는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  16. 제 12 항에 있어서,
    상기 금속박막은 티타늄, 알루미늄 또는 텅스텐 중 어느 하나의 금속박막을 이용하는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  17. 제 12 항 또는 제 16 항에 있어서,
    상기 금속박막은 50Å∼150Å의 두께로 형성되는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  18. 제 12 항 또는 제 16 항에 있어서,
    상기 금속박막은 스퍼터링법 또는 금속유기화학기상증착법 중 어느 하나의 방법을 이용하여 형성되는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  19. 제 12 항 또는 제 16 항에 있어서,
    상기 금속박막은 300℃∼500℃에서 산화되는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
  20. 제 12 항에 있어서,
    상기 산화방지막은 500℃∼550℃에서 산화가 시작되는 것을 특징으로 하는 캐패시터의 전극 형성 방법.
KR10-2000-0084544A 2000-12-28 2000-12-28 캐패시터의 제조 방법 KR100384869B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0084544A KR100384869B1 (ko) 2000-12-28 2000-12-28 캐패시터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0084544A KR100384869B1 (ko) 2000-12-28 2000-12-28 캐패시터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020055181A KR20020055181A (ko) 2002-07-08
KR100384869B1 true KR100384869B1 (ko) 2003-05-22

Family

ID=27687934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0084544A KR100384869B1 (ko) 2000-12-28 2000-12-28 캐패시터의 제조 방법

Country Status (1)

Country Link
KR (1) KR100384869B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143092B2 (en) * 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
US8846443B2 (en) 2011-08-05 2014-09-30 Intermolecular, Inc. Atomic layer deposition of metal oxides for memory applications

Also Published As

Publication number Publication date
KR20020055181A (ko) 2002-07-08

Similar Documents

Publication Publication Date Title
KR100763559B1 (ko) 강유전체막의 형성 방법 및 이를 이용한 강유전체캐패시터의 제조 방법
JPH1154718A (ja) 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法
US20030059959A1 (en) Method for fabricating capacitor
KR100500938B1 (ko) 캐패시터 제조 방법
KR100384869B1 (ko) 캐패시터의 제조 방법
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100390837B1 (ko) 캐패시터 제조 방법
US6783996B2 (en) Capacitor of semiconductor device and fabrication method thereof
KR100384846B1 (ko) 캐패시터의 제조 방법
KR20020043905A (ko) 캐패시터의 제조 방법
KR100448233B1 (ko) 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법
KR100388466B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100721184B1 (ko) 반도체 커패시터의 제조방법
KR100390845B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR100671634B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100362185B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100362184B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR100472724B1 (ko) 분극특성을 향상시킨 강유전체 캐패시터 제조방법
KR101016950B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100490649B1 (ko) 강유전체 메모리 소자의 제조방법
KR100573835B1 (ko) 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법
KR100578211B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법
JP5493326B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee