KR100721184B1 - 반도체 커패시터의 제조방법 - Google Patents

Abstract

반도체 커패시터의 하부전극을 구성하는 확산 방지막의 산화를 방지할 수 있는 방법을 제공한다.

확산 방지막의 산화를 방지하기 위하여 확산 방지막 상에 산화물을 포함하는 1차 금속박막을 형성하고 그 위에 산화특성이 강한 완충 금속박막을 형성한 후 불활성 개스 분위기에서 열처리하여, 1차 금속박막내에 포함되어 있는 산소를 완충금속박막으로 확산시켜 완충 금속박막을 산화물층으로 변환시킨 후 제거하여 산소를 포함하지 않는 1차 금속박막을 형성하고, 그 위에 2차 금속박막을 적층하여 커패시터의 하부전극을 제조한다.

커패시터, 하부전극, 확산방지막, 금속박막, 산화막, 완충 금속막

Description

반도체 커패시터의 제조방법{fabrication method of semiconductor capacitor}

도 1a 내지 도 1h는 본 발명의 실시예에 의한 반도체 커패시터의 제조방법을 설명하기 위한 단면도.

* 도면의 주요부분에 대한 부호의 설명

11 : 반도체 기판 13 : 확산방지막

15 : 1차 금속박막 16a : 완충금속박막

16b : 금속산화물 박막 17 : 2차 금속박막

19 : 유전체막 21 : 상부전극

본 발명은 커패시터의 제조방법에 관한 것으로, 특히 커패시터의 하부전극을 구성하는 확산 방지막의 산화를 방지할 수 있는 커패시터 제조방법에 관한 것이다.

DRAM(Dynamic Random Access Memory) 또는 FeRAM(Fe RAM)소자의 크기가 감소 함에 따라서 필요한 정전용량의 확보를 위하여 커패시터의 구조는 더욱더 복잡해져 3차원의 매우 복잡한 구조 위에 커패시터를 형성하여야 한다. 이와 같은 복잡한 형상 위에 BST((Ba_XSr_1-X)TiO₃) 또는 PZT(Pb_y(Zr_xTi _1-x)O₃), SBT(SrBi₂TaO₉) 등의 유전막을 형성하기 위해서는 유전막 아래에 놓이게 되는 하부전극 역시 복잡한 3차원 구조의 형상위에 형성되어야 한다. 따라서 최근 Ru 또는 Pt, Ir 등을 금속유기화학 기상 증착법 (MOCVD)에 의하여 형성하고자 하는 기술이 연구되어지고 있다. 그러나 이들 박막을 형성하기 위해서는 유기금속 전구체를 분해하기 위하여 기본적으로 많은 양의 산소를 반응챔버내에 주입하여야 하기 때문에 최종적으로 형성되는 박막의 내부에는 약 10% 이상의 많은 양의 산소가 잔류하게 된다.

그런데, 이들 산소는 후속 열처리 공정에서 하부에 위치하는 TiN 등의 확산 방지막으로 확산하여 확산방지막을 산화시키는 원인이 되고 있다.

이와 같이, 확산 방지막이 산화되면 유전율이 낮은 Ti 산화막이 BST 등의 유전체막과 직렬로 연결되어 전체 커패시터의 유전용량이 감소하게 된다. 따라서 Ru 등의 금속박막을 금속 유기화학 기상 증착법에 의하여 형성함으로써 유전체의 하부전극으로 적용하는데 가장 큰 장애 요소로 지적되고 있으며, 특히 0.1㎛이하 세대의 DRAM 개발을 위하여 시급히 해결되어야할 과제이다. 또한 Ru의 경우 물질 자체의 산화특성으로 인하여 Ru 전극 위에 역시 금속 유기화학 기상 증착법에 의하여 BST 등의 박막을 형성할 경우 박막의 특성이 열화되는 문제가 발생하여 Ru 전극 위에 우수한 특성을 갖는 BST 등의 유전막을 형성하기 어려운 문제가 있었다.

상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 본 발명은 커패시터의 하부전극에 배리어층으로서 형성되는 확산방지막의 산화를 방지할 수 있는 커패시터의 제조방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 커패시터용 하부전극의 제조방법은, 불순물 영역을 포함하는 도전형 기판상에 확산방지막을 형성하는 단계와, 상기 확산방지막 상에 1차 금속박막을 형성하는 단계와, 상기 1차 금속박막 상에 상기 확산방지막 보다 산화특성이 강한 완충 금속박막하는 단계와, 상기 완충금속산화막을 열처리하여 상기 1차 금속박막내에 포함되어 있는 산소를 상기 완충금속박막으로 확산시켜 금속산화물 박막을 형성하는 단계와, 상기 금속산화물 박막을 제거하고, 상기 1차 금속박막상에 2차 금속박막을 형성하는 단계와, 상기 2차 금속박막 상에 유전체막 및 상부전극을 차례로 형성하는 단계를 포함하는 것을 특징으로 한다.

본 발명에 따른 커패시터는 도전체 기판상에 확산방지막, 1차 금속박막, 2차 금속박막을 차례로 적층하여 형성되는 하부전극과, 이 하부전극 상에 형성되는 유전체막, 및 이 유전체막상에 형성되는 상부전극을 포함하여 구성된다.

이러한 구성을 가지는 커패시터는 하부전극을 형성하기 위한 1차 금속박막의 형성시에, 금속 유기화학 기상증착법을 사용하게 되므로 1차 금속박막에 산소가 포 함되게 되며, 이에 의해 후속 열처리공정시에 1차 금속박막에 포함되어 있는 산소가 하측의 확산방지막으로 확산하여 산화시키는 문제를 해결하는 것을 특징점으로 하고 있다.

이러한 문제를 해결하기 위하여 본 발명은 1차 금속박막상에 확산방지막보다 산화특성이 강한 완충금속박막을 형성하고 열처리하여, 1차 금속박막에 포함되어 있는 산소가 완충 금속박막과 반응하여 금속산화막으로 변환되도록 하고, 이 변환된 금속산화막을 제거하는 것에 의해, 확산방지막이 산화되는 종래기술의 문제점을 해결한 구성을 가지고 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명한다.

도 1a 내지 도 1h는 본 발명의 실시예를 설명하기 위한 커패시터의 공정 단면도이다.

본 발명의 실시예에 따른 커패시터는 다음과 같은 공정 단계에 따라 제조된다.

먼저, 도 1a에 도시되어 있는 바와 같이, 도전형 기판(11)상에 TiN, TiSiN, TiAlN, TaSiN, TaN, RuTiN 등을 증착하고 열처리하여 확산 방지막(13)을 형성한다. 이때, 도전형 기판(11)은 반도체 소자의 불순물 영역을 포함하는 반도체 기판일 수도 있고, 반도체 소자가 형성되어 있는 반도체 기판의 불순물 영역에 플러그를 통하여 접속되어 있는 폴리실리콘층 일 수도 있다.

이 확산방지막을 증착하는 방법으로는 MOCVD법, 스퍼터링법, ALD (Atomic Layer Deposition)법 및 PEALD(Plasma Eehanced Atomic Layer Deposi- tion)법 등 이 선택적으로 적용될 수 있다.

이어서, 도 1b에 도시되어 있는 바와 같이, 확산방지막(13)상에 금속 유기화학기상증착법에 의해 50∼200Å 두께의 Ru, Pt, Ir중의 하나를 증착하여 1차 금속박막(15)을 형성한다.

이 1차 금속박막(15)은 증착된 후, 불활성 가스인 질소, 아르곤, 헬륨중의 하나를 주입하는 분위기에서 열처리된다.

그런데, 이 1차 금속박막(15)은 증착 공정시에 유기금속 전구체를 분해하기 위하여 기본적으로 많은 양의 산소를 반응챔버내에 주입하기 때문에 최종적으로 형성되는 박막의 내부에는 약 10% 이상의 많은 양의 산소가 잔류하게 되는 문제를 가지고 있다.

이와 같이, 1차 금속박막(15)이 산소를 포함하는 경우, 후속 열처리공정에서 산소가 하부측으로 확산하여 확산방지막(13)을 산화시키는 문제를 발생시킨다.

이어서, 도 1c에 도시되어 있는 바와 같이, 열화학기상 증착법, 스퍼터링법, 금속 유기화학 기상증착법, 열증착법, PLD(Pulsed Laser Deposition)법을 이용하여, 1차 금속박막(15)상에 상기 확산방지막(13)보다 산화특성이 강한 50∼200Å 두께의 Ti, Al, 및 폴리실리콘을 증착하고 산소가 존재하지 않는 질소, 아르곤 및 암모니아 개스 분위기에서 열처리하여 완충금속 박막(16a)을 형성한다.

그 다음, 도 1d에 도시되어 있는 바와 같이, 완충 금속박막(16a)을 300∼500℃의 질소 분위기에서 열처리하여 상기 완충 금속박막(16a)을 금속 산화막(16b)으로 변환시킨다.

이 금속 산화막(16b)는 질소분위기에서 열처리되는 과정에서 1차 금속박막(15)내에 포함되어 있는 산소가 완충 금속박막(16a)으로 확산하여 반응하는 것에 의해 형성되게 된다.

이어서, 도 1e에 도시되어 있는 바와 같이, HF, Cl₂, CF₄, SF₆, HBr, Ar 용액 또는 이들을 혼합한 용액을 사용하는 에칭공정에 의해 금속산화막(16b)을 제거한다.

그 다음, 도 1f에 도시되어 있는 바와 같이, 1차 금속박막(15)상에 금속유기화학 기상증착법을 이용하여 50∼100Å 두께를 가지는 Ru를 증착하여 2차 금속박막(17)을 형성하는 것에 의해, 도전체 기판(11), 확산방지막(13), 1차 금속박막(15) 및 2차 금속박막(17)을 포함하여 이루어지는 하부전극 또는 1차 금속박막(15)과 2차 금속박막(17)으로 이루어지는 하부전극을 형성한다.

이때 형성되는 2차 금속박막(17)은 금속 유기화학 기상 증착법으로 형성되며, 유기금속 전구체를 분해하기 위하여 많은 양의 산소를 반응챔버내에 주입하기 때문에 10%이상의 산소가 존재하게 된다.

이와 같이, 2차 금속박막(17)에 포함되어 있는 산소는 후속 형성되는 유전체막에 산소를 공급하는 역할을 하므로, 산소를 포함하지 않는 경우에 비하여 유전체막의 표면이 균일하게 형성되게 하는 효과를 나타낸다.

이어서, 도 1g에 도시되어 있는 바와 같이, 금속유기화학 증착법을 이용하여 2차 금속박막(17)상에 BST, SBT, STO, PZT, BLT, PLZT, Ta₂O₅을 증착하여 유전체 막(19)을 형성한다.

그 다음, 도 1h에 도시되어 있는 바와 같이, 금속 유기화학 기상 증착법을 이용하여 유전체막(19)상에 Pt, Ir, Ru, TiN, SRO(SrRuO₃), RuO₃, IrO₂를 증착하여 상부전극(21)을 형성하는 것에 의해 커패시터를 제조한다.

본 발명의 실시예 1에 의한 커패시터의 제조방법은 확산방지막상에 형성되는 1차 금속박막내에 포함되어 있는 산소를 제거하기 위해 1차 금속박막상에 확산방지막보다 산화특성이 강한 Ti, Al, 폴리실리콘 등으로 완충 금속박막을 형성하고 열처리하는 것에 의해 1차 금속박막내에 포함되어 있는 산소를 완충금속박막층으로 확산시켜 완충금속박막을 산화물 박막으로 변환시켜 제거한다.

이에 의해, 확산방지막이 산화를 방지할 수 있으므로, 종래의 커패시터에 있어서 확산방지막이 산화되어, 커패시터의 유전율을 감소시키는 문제점을 해결할 수 있는 효과를 나타낸다.

Claims (17)

1. 불순물 영역을 포함하는 도전형 기판 상에 확산방지막을 형성하는 단계와,

   상기 확산방지막 상에 1차 금속박막을 형성하는 단계와,

   상기 1차 금속박막 상에 상기 확산방지막보다 산화특성이 강한 완충 금속박막을 형성하는 단계와,

   상기 완충 금속박막을 열처리하여, 상기 1차 금속박막내에 포함되어 있는 산소를 상기 완충 금속박막으로 확산시켜 금속산화물 박막으로 변환시키는 단계와,

   상기 금속산화물 박막을 제거하고, 상기 1차 금속박막상에 2차 금속박막을 형성하는 단계와,

   상기 2차 금속박막상에 유전체막과 상부전극을 차례로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 커패시터의 제조방법.
2. 제 1 항에 있어서,

   상기 도전형 기판은 반도체 기판의 불순물 영역에 접속되어 있는 폴리실리콘층인 것을 특징으로 하는 반도체 커패시터의 제조방법.
3. 제 1 항에 있어서,

   상기 확산방지막은 TiN, TiSiN, TiAlN, TaSiN, TaN, RuTiN 중 어느 하나인 것을 특징으로 하는 반도체 커패시터의 제조방법.
4. 제 1 항에 있어서,

   상기 1차 금속박막은 Ru, Pt, Ir중 어느 하나인 것을 특징으로 하는 반도체 커패시터의 제조방법.
5. 제 3 항에 있어서,

   상기 1차 금속박막은 금속유기화학 증착법에 의해 형성되는 것을 특징으로 하는 반도체 커패시터의 제조방법.
6. 제 1 항에 있어서,

   상기 1차 금속박막은 50∼100Å의 두께로 형성되는 것을 특징으로 하는 반도체 커패시터의 제조방법.
7. 제 1 항에 있어서,

   상기 완충금속박막은 Ti, Al 및 폴리실리콘중 어느 하나인 것을 특징으로 하는 반도체 커패시터의 제조방법.
8. 제 7 항에 있어서,

   상기 완충금속박막은 열화학기상증착법, 스퍼터링법, 금속유기화학기상증착법, 열증착법, PLD법중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 반도체 커패시터의 제조방법.
9. 제 1 항에 있어서,

   상기 완충금속박막은 50∼200Å의 두께로 형성되는 것을 특징하는 반도체 커패시터의 제조방법.
10. 제 1 항에 있어서,

    상기 완충금속박막에 대한 열처리는 질소, 아르곤, 암모니아 등의 불활성가스 분위기에서 이루어지는 것을 특징으로 하는 반도체 커패시터의 제조방법.
11. 제 1 항에 있어서,

    상기 완충금속박막은 급속열처리 방법 및 노열처리 방법에 의해 행하여 지는 것을 특징으로 하는 반도체 커패시터의 제조방법.
12. 제 1 항에 있어서,

    상기 금속산화물 박막은 HF, Cl₂, CF₄, SF₆, HBr, Ar 또는 이들 혼합물을 이용해 에칭하여 제거하는 것을 특징으로 하는 반도체 커패시터의 제조방법.
13. 제 1 항에 있어서,

    상기 2차 금속박막은 금속유기화학 기상증착법에 의해 형성되는 것을 특징으로 하는 반도체 커패시터의 제조방법.
14. 제 1 항에 있어서,

    상기 2차 금속박막은 50∼100Å의 두께로 형성되는 것을 특징으로 하는 반도체 커패시터의 제조방법.
15. 제 1 항에 있어서,

    상기 유전체막은 금속유기화학 증착법에 의해 형성되는 것을 특징 하는 반도체 커패시터의 제조방법.
16. 제 1 항에 있어서,

    상기 유전체막은 BST, SBT, STO, PZT, BLT, PLZT, Ba₂O₅중 어느 하나로 형성하는 것을 특징으로 하는 반도체 커패시터의 제조방법.
17. 제 1 항에 있어서,

    상기 상부전극은 Pt, Ir, TiN, SRO(SrRuO₃), RUO₂, IRO₂ 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 커패시터의 제조방법.

Images