KR100573835B1 - 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법 - Google Patents
탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법 Download PDFInfo
- Publication number
- KR100573835B1 KR100573835B1 KR1019990064039A KR19990064039A KR100573835B1 KR 100573835 B1 KR100573835 B1 KR 100573835B1 KR 1019990064039 A KR1019990064039 A KR 1019990064039A KR 19990064039 A KR19990064039 A KR 19990064039A KR 100573835 B1 KR100573835 B1 KR 100573835B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- film
- hard mask
- forming
- ferroelectric capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 19
- RHDUVDHGVHBHCL-UHFFFAOYSA-N niobium tantalum Chemical compound [Nb].[Ta] RHDUVDHGVHBHCL-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 12
- 239000010955 niobium Substances 0.000 abstract description 10
- 230000010287 polarization Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 3
- 238000006467 substitution reaction Methods 0.000 abstract description 3
- 230000008859 change Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 52
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000010410 layer Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 강유전체 캐패시터 형성을 위한 식각과정에서 발생하는 강유전 특성 저하를 방지할 수 있는 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체 캐패시터 형성 방법에 관한 것으로, 유전막으로서 SrxBi2+yTa2O9 또는 SrxBi2+y(Ta1-iNbi)2O9 강유전체막을 구비하는 캐패시터 형성 방법에 있어서, 강유전체 캐패시터의 분극 특성을 감소시키지 않는 Ta-NbN 하드마스크를 이용한 식각 공정을 실시하는데 특징이 있다. Ta-NbN 하드마스크는 강유전체 캐패시터의 구성 물질로 형성되어 있기 때문에 원자 규모의 치환이 일어나도 구조적 변화는 없으며, 전기적 중성을 완전히 이루기 때문에 강유전 분극 특성을 저하시키지 않는다.
강유전체 캐패시터, TaNbN, 하드마스크, SBT, SBTN
Description
도1 내지 도7은 본 발명의 실시예에 따른 강유전체 메모리 소자 제조 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
15: 제1 금속막 16: 강유전체막
17: 제2 금속막 18: Ta-NbN 하드마스크
본 발명은 강유전체 메모리 소자 제조 분야에 관한 것으로, 특히 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체 캐패시터 형성 방법에 관한 것이다.
반도체 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리 를 이용할 수 있는 소자의 개발이 진행되어왔다.
강유전체 메모리 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM(Dynamic Random Access Memory)에 필적하여 차세대 메모리 소자로 각광받고 있다.
SrxBi2+yTa2O9와 같은 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 즉, 강유전체 박막을 비휘발성 메모리 소자로 사용하는 경우 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하게 되는 원리를 이용하는 것이다.
강유전체 메모리 소자의 축전물질로는 SrxBi2+yTa2O9(이하 SBT라 함), SrxBi2+y(Ta1-iNbi)2O9(이하 SBTN이라 함), Pb(ZrxTi1-x)O3 박막이 주로 사용된다. 상기와 같은 강유전체막의 우수한 강유전 특성을 얻기 위해서는 상하부 전극물질의 선택과 적절한 공정의 제어가 필수적이다.
특히, 강유전체 캐패시터의 식각에 사용되는 포토레지스트는 높은 두께를 가지기 때문에 식각 공정에서 발생하는 전도성 폴리머(polymer)에 의해 원치하는 펜스(fence)를 발생시켜 식각 프로파일(profile)을 열악하게 만들고, 전도성 폴리머는 전기적 단락을 유발한다. 이러한 문제점을 해결하기 위하여 마스크층의 두께가 상대적으로 낮은 TiN 하드마스크를 강유전체 캐패시터의 식각 공정에서 주로 사용한다. 그러나, TiN막은 증착 공정과 식각공정에서 질화가 되지 않는 Ti가 상부전극을 이루는 Pt막 내로 확산하여 캐패시터의 전극과 강유전체막 계면으로 침투한다. 즉, Ti는 SBT, SBTN 강유전체막의 페롭스카이트(perovskite) 구조를 이루는 Ta를 치환하여 페롭스카이트 구조에 공공(vacancy)을 형성하거나 중화(neutrality)를 이루기 위해 산소를 방출하는 등 결정 구조를 변형(distortion)시킨다. 이에 따라, 결국 SBT, SBTN은 강유전 특성인 분극(polarization) 특성이 거의 사라지고, 유전(dielectric) 성질만 남게 되기 때문에 비휘발성 강유전체 메모리 소자로서의 기능을 수행할 수 없는 단점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 강유전체 캐패시터 형성을 위한 식각과정에서 발생하는 강유전 특성 저하를 방지할 수 있는 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체 캐패시터 형성 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판 상에 하부전극을 이룰 제1 전도막, 강유전체막 및 상부전극을 이룰 제2 전도막을 형성하는 제1 단계; 상기 제2 전도막 상에 탄탈륨니오비움질화막 하드마스크를 형성하는 제2 단계; 상기 탄탈륨니오비움질화막 하드마스크를 식각마스크로 이용하여 상기 제1 전도막, 상기 강유전체막 및 상기 제2 전도막을 식각해서 강유전체 캐패시터 패턴을 형성하는 제3 단계를 포함하는 강유전체 캐패시터 형성 방법을 제공한다.
본 발명은 유전막으로서 SrxBi2+yTa2O9(SBT) 또는 SrxBi2+y(Ta1-iNbi)2O9(SBTN) 강유전체막을 구비하는 캐패시터 형성 방법에 있어서, 강유전체 캐패시터의 분극 특성을 감소시키지 않는 Ta-NbN 하드마스크를 이용한 식각 공정을 실시하는데 특징이 있다. Ta-NbN 하드마스크는 강유전체 캐패시터의 구성 물질로 형성되어 있기 때문에 원자 규모(scale)의 치환이 일어나도 구조적 변화는 없으며, 전기적 중성을 완전히 이루기 때문에 강유전 분극(polarization) 특성을 저하시키지 않는다.
이하, 첨부된 도면 도1 내지 도7을 참조하여 본 발명의 실시예에 따른 강유전체 메모리 소자 제조 방법을 설명한다.
먼저 도1에 도시한 바와 같이, 소자분리막(11) 및 트랜지스터(도시하지 않음) 형성이 완료된 반도체 기판(10) 상에 제1 층간절연막(inter level dielectric)(13)을 형성하고, CMP(chemical mechanical polishing) 공정으로 제1 층간절연막(13)을 평탄화시킨다. 미설명 도면부호 '12'는 트랜지스터의 접합영역을 나타낸다.
이어서 도2에 도시한 바와 같이, 제1 층간절연막(13) 상에 하부전극 접착층인 Ti막을 증착하고, 후속 강유전체막 열처리(anneal) 공정에서 Ti의 확산을 억제 하기 위하여 상기 Ti막을 산화시켜 TiOx막(14)을 형성한다.
다음으로 도3에 도시한 바와 같이, TiOx막(14) 상에 캐패시터의 하부전극을 이룰 제1 금속막(15) 및 강유전체막(16)을 차례로 형성한다. 본 발명의 실시예에서 제1 금속막(15)은 Pt막으로 형성하고, 강유전체막(16)은 SrxBi2+yTa2O9(SBT) 또는 SrxBi2+y(Ta1-iNbi)2O9(SBTN)으로 형성한다.
SBT 또는 SBTN 강유전체막(16)은 Sr, Bi, Ta, Nb 유기 소스와 O2, N2O, H2O를 반응가스를 사용하여 스핀-온, PVD(physical vapor deposition), LSMCD(liquid source mist chemical vapor deposition), CVD (chemical vapor deposition), PE-CVD(plasma enhanced chemical vapor deposition)으로 형성한다. 그리고, SrxBi2+yTa2O9(SBT) 또는 SrxBi2+y(Ta
1-iNbi)2O9(SBTN)에서 x는 0.7 내지 1.0, y는 0.4 이하, i는 0.5 이하가 되도록 하며, Nb의 도핑농도는 20 % 내지 30 %가 되도록 한다.
강유전체막(16) 형성 공정에서 핵생성을 위해 승온 속도(ramp-up speed)가 80 ℃/sec 내지 250 ℃/sec인 조건으로 RTP(rapid thermal process)를 실시한다. 그리고 결정립 성장을 위해 낮은 승온율을 갖는 퍼니스 열처리를 실시한다.
이어서 도4에 도시한 바와 같이, 강유전체막(16) 상에 상부전극을 이룰 제2 금속막(17)을 형성한다. 본 발명의 실시예에서 상기 제2 금속막(17)을 Pt막으로 형성한다.
다음으로 도5에 도시한 바와 같이 제2 금속막(17) 상에 500 Å 내지 5000 Å 두께의 Ta-NbN막을 증착하고 포토레지스트 패턴 형성 및 식각 공정 등을 실시하여 Ta-NbN 하드마스크(18)를 형성한다. Ta-NbN막은 PVD, CVD 또는 PE-CVD 방법으로 25 ℃ 내지 300 ℃ 온도에서 형성하며, Ta-NbN막에서 Ta의 비율은 10 % 내지 30 %가 되도록 한다. PVD 방식에서는 Ta, Nb 멀티 타겟(multi target)을 이용하거나, Ta, Nb 싱글 타겟(single target)을 이용하며 반응가스로는 질소 가스를 사용한다. CVD 방식에서는 Ta, Nb 계열의 유기 화학제(organic chemical)를 사용하며 이때도 반응가스로는 질소를 이용한다. PE-CVD 방식으로 Ta-NbN막을 형성할 때 플라즈마 파워는 500 w 내지 2 Kw를 인가한다. 상기 Ta-NbN 하드마스크(18)는 비정질일 수도 있다.
이어서, Ta-NbN 하드마스크(18)를 식각마스크로 이용하여 제2 금속막(17)을 식각한다. 이때, 식각가스로는 Ar, Cl2, O2를 이용한다.
다음으로, 도6에 도시한 바와 같이 Ta-NbN 하드마스크(18)를 식각마스크로 이용하여 강유전체막(16) 및 제1 금속막(17)을 식각해서, MFM(metal ferroelectric metal) 구조의 강유전체 캐패시터를 형성한다.
이어서, Ta-NbN 하드마스크(18)를 제거하고 강유전체 캐패시터 형성이 완료된 반도체 기판(10) 상부에 캐패시터 보호막(19) 및 제2 층간절연막(20)을 차례로 형성하고, 제2 층간절연막(20) 및 캐패시터 보호막(19)을 선택적으로 식각하여 강유전체 캐패시터의 상부전극을 이루는 제2 금속막(17) 노출시키는 제1 콘택홀(C1)을 형성하고, 제2 층간절연막(20), 확산방지막(19) 및 제1 층간절연막(13)을 선택 적으로 식각하여 상기 트랜지스터의 접합영역(12)을 제2 콘택홀(C2)을 형성한다.
이어서 도7에 도시한 바와 같이 Ti 또는 TiN으로 이루어지는 확산방지막(21) 및 제3 금속막(22)을 차례로 형성하고 패터닝하여 트랜지스터와 강유전체 캐패시터를 연결하는 금속배선을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 Ta-NbN 하드마스크를 이용한 식각공정으로 강유전체 캐패시터를 형성함으로써, 강유전체의 특성 열화를 억제시켜 안정된 비휘발성 메모리 소자를 제조할 수 있다.
Claims (5)
- 강유전체 캐패시터 형성 방법에 있어서,반도체 기판 상에 하부전극을 이룰 제1 전도막, 강유전체막 및 상부전극을 이룰 제2 전도막을 형성하는 제1 단계;상기 제2 전도막 상에 탄탈륨니오비움질화막 하드마스크를 형성하는 제2 단계;상기 탄탈륨니오비움질화막 하드마스크를 식각마스크로 이용하여 상기 제1 전도막, 상기 강유전체막 및 상기 제2 전도막을 식각해서 강유전체 캐패시터 패턴을 형성하는 제3 단계를 포함하는 강유전체 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 탄탈륨니오비움질화막 하드마스크는,PVD, CVD 또는 PE-CVD 방법으로 25 ℃ 내지 300 ℃ 온도에서 형성하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
- 제 2 항에 있어서,상기 탄탈륨니오비움질화막 하드마스크에서 탄탈륨의 비율은 10 % 내지 30 %인 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 강유전체막은,SBT 또는 SBTN으로 형성하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
- 제 4 항에 있어서,상기 제1 전도막 및 상기 제2 전도막은 각각 Pt막으로 형성하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064039A KR100573835B1 (ko) | 1999-12-28 | 1999-12-28 | 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064039A KR100573835B1 (ko) | 1999-12-28 | 1999-12-28 | 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061543A KR20010061543A (ko) | 2001-07-07 |
| KR100573835B1 true KR100573835B1 (ko) | 2006-04-27 |
Family
ID=19631358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990064039A KR100573835B1 (ko) | 1999-12-28 | 1999-12-28 | 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100573835B1 (ko) |
-
1999
- 1999-12-28 KR KR1019990064039A patent/KR100573835B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061543A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010108778A (ko) | 폴리실리콘 플러그의 산화를 방지할 수 있는 강유전체메모리 소자 제조 방법 | |
| KR100573835B1 (ko) | 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법 | |
| KR100472731B1 (ko) | 씨드층 제거 공정을 생략할 수 있는 반도체 메모리 소자제조 방법 | |
| KR100324587B1 (ko) | 고온 열처리로 인한 전극의 특성 저하를 방지할 수 있는 강유전체 캐패시터 제조 방법 | |
| KR100326255B1 (ko) | 이리듐 및 산화이리듐의 적층구조로 이루어지는 캐패시터콘택 확산방지막을 구비하는 강유전체 메모리 소자 및 그제조 방법 | |
| KR100448233B1 (ko) | 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법 | |
| KR100384846B1 (ko) | 캐패시터의 제조 방법 | |
| KR100329760B1 (ko) | 확산방지막으로서 니오비움실리콘질화막을 구비하는 강유전체메모리 소자 제조 방법 | |
| KR100545702B1 (ko) | 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법 | |
| KR100772702B1 (ko) | 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법 | |
| KR100600054B1 (ko) | 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR20030039893A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR100388465B1 (ko) | 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 | |
| KR100333662B1 (ko) | 강유전체 캐패시터 제조 방법 | |
| KR100296128B1 (ko) | 강유전 메모리 소자의 캐패시터 제조 방법 | |
| KR101016963B1 (ko) | 강유전체 메모리 소자의 제조방법 | |
| KR100599432B1 (ko) | 강유전체 메모리 소자의 금속배선 형성 방법 | |
| KR100772707B1 (ko) | 강유전체 메모리 소자의 캐패시터 및 그 제조방법 | |
| KR100472724B1 (ko) | 분극특성을 향상시킨 강유전체 캐패시터 제조방법 | |
| KR100388466B1 (ko) | 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 | |
| KR100399892B1 (ko) | 강유전체 캐패시터 형성 방법 | |
| KR100893592B1 (ko) | 강유전체 메모리 소자의 제조방법 | |
| KR20020002613A (ko) | 접촉 저항 증가 및 막의 들림을 효과적으로 방지할 수있는 반도체 메모리 소자 및 그 제조 방법 | |
| KR20030054054A (ko) | 강유전체 메모리소자의 캐패시터 제조방법 | |
| KR20010061365A (ko) | 강유전체막과 상부전극 간의 계면 특성을 향상시킬 수있는 강유전체 캐패시터 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |