KR100329760B1 - 확산방지막으로서 니오비움실리콘질화막을 구비하는 강유전체메모리 소자 제조 방법 - Google Patents
확산방지막으로서 니오비움실리콘질화막을 구비하는 강유전체메모리 소자 제조 방법 Download PDFInfo
- Publication number
- KR100329760B1 KR100329760B1 KR1019990024919A KR19990024919A KR100329760B1 KR 100329760 B1 KR100329760 B1 KR 100329760B1 KR 1019990024919 A KR1019990024919 A KR 1019990024919A KR 19990024919 A KR19990024919 A KR 19990024919A KR 100329760 B1 KR100329760 B1 KR 100329760B1
- Authority
- KR
- South Korea
- Prior art keywords
- nbsin
- forming
- film
- lower electrode
- polysilicon plug
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000004888 barrier function Effects 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 12
- 229910007991 Si-N Inorganic materials 0.000 claims description 10
- 229910006294 Si—N Inorganic materials 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 230000006911 nucleation Effects 0.000 claims description 3
- 238000010899 nucleation Methods 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000008016 vaporization Effects 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 10
- 239000001301 oxygen Substances 0.000 abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 229910021332 silicide Inorganic materials 0.000 abstract description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 38
- 239000010955 niobium Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 230000003405 preventing effect Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 폴리실리콘 플러그와 하부전극 사이에서 확산을 보다 효과적으로 방지할 수 있으며 산소 분위기의 열처리 공정에 안정하여 하부전극이 박리되는 것을 방지할 수 있는 강유전체 메모리 소자 제조 방법에 관한 것으로, 산소분위기에서 실시되는 SBT, SBTN 열처리 과정에서 Pt 하부전극을 통하여 유입되는 산소가 폴리실리콘 플러그로 확산되는 것을 방지하고 폴리실리콘 플러그의 실리콘이 하부전극으로 유입되는 것을 억제하기 위한 확산방지막을 NbSiN막으로 형성하는데 특징이 있다. NbSiN은 비정질 층을 이루기 때문에 Pt 하부전극의 결정립계를 통과한 산소의 확산을 차단함으로써 하부층인 폴리실리콘 플러그의 산화를 방지할 수 있으며, 낮은 온도에서도 쉽게 Pt 하부전극으로 유입되어 실리사이드를 형성하는 실리콘의 확산을 효과적으로 억제할 수 있다.
Description
본 발명은 반도체 메모리 소자 제조 방법에 관한 것으로, 특히 강유전체 메모리 소자 제조 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
비휘발성 메모리 소자의 축전물질로는 SrxBi2+yTa2O9(이하 SBT), SrxBi2+y(TaiNbj)2O9(이하 SBTN) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다.
강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
비휘발성 메모리 소자 제조 공정에서 유전막으로 SrxBi2+yTa2O9, SrxBi2+y(TaiNbj)2O9등과 같은 강유전체막을 이용하는 캐패시터의 Pt 하부전극이 폴리실리콘 플러그(polysilicon plug) 상에 형성되면 Pt 실리사이드(silicide)가 만들어져 하부전극의 저항을 증가시킨다. 또한, 후속으로 실시되는 SBT, SBTN의 산소 열처리 분위기에서 SiOx를 형성시켜 캐패시터의 강유전 특성을 저하시킨다.
따라서, 폴리실리콘 플러그와 하부전극 사이에 확산방지막(barrier layer)을필수적으로 형성하여야 한다. 이와 같은 확산방지막으로 주로 이용되는 것은 TiN이다. TiN은 확산방지 특성이 우수하지만 산소 분위기에서 600 ℃ 온도 이상이 되면 결정화가 이루어져 확산방지 특성이 사라지고 심한 힐락(hillock)을 형성하여 하부전극의 박리(lifting) 현상을 일으킨다. 따라서, 폴리실리콘 플러그 상에 새로운 확산장벽막을 형성하여야 하는 필요성이 대두되었다.
상기와 같은 문제점 및 필요성을 해결하기 위하여 안출된 본 발명은 폴리실리콘 플러그와 하부전극 사이에서 확산을 보다 효과적으로 방지할 수 있으며 산소 분위기의 열처리 공정에 안정하여 하부전극이 박리되는 것을 방지할 수 있는, 확산방지막으로서 NbSiN을 구비하는 강유전체 메모리 소자 제조 방법을 제공하는데 그 목적이 있다.
도1a 내지 도1f는 본 발명의 일실시예에 따른 FeRAM 제조 공정 단면도.
*도면의 주요 부분에 대한 도면부호의 설명*
13: 폴리실리콘 플러그 14A: NbSiN막 패턴
15A: 하부전극 16A: 강유전체막 패턴
17: 상부전극
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 형성된 층간절연막을 선택적으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 제1 단계; 상기 콘택홀 내부에 폴리실리콘 플러그를 형성하는 제2 단계; 상기 폴리실리콘 플러그 상에 NbSiN 확산방지막을 형성하는 제3 단계; 및 상기 NbSiN 확산방지막 상에 Pt 하부전극, 강유전체막 및 상부전극으로 이루어지는 강유전체 캐패시터를 형성하는 제4 단계를 포함하는 강유전체 메모리 소자 제조 방법을 제공한다.
본 발명은 산소분위기에서 실시되는 SBT, SBTN 열처리 과정에서 Pt 하부전극을 통하여 유입되는 산소가 폴리실리콘 플러그로 확산되는 것을 방지하고 폴리실리콘 플러그의 실리콘이 하부전극으로 유입되는 것을 억제하기 위한 확산방지막을 NbSiN막으로 형성하는데 특징이 있다. NbSiN은 비정질 층을 이루기 때문에 Pt 하부전극의 결정립계(grain boundary)를 통과한 산소의 확산을 차단함으로써 하부층인 폴리실리콘 플러그의 산화를 방지할 수 있으며, 낮은 온도에서도 쉽게 Pt 하부전극으로 유입되어 실리사이드를 형성하는 실리콘의 확산을 효과적으로 억제할 수 있다.
이하, 첨부된 도면 도1a 내지 도1f를 참조하여 본 발명의 일실시예에 따른 FeRAM 소자 제조 방법을 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 트랜지스터 등의 하부 구조 형성이 완료된 반도체 기판(10) 상에 제1 층간절연막(12)을 형성하고, 제1 층간절연막(12)을 선택적으로 식각하여 접합영역(11)을 노출시키는 콘택홀을 형성한다.
다음으로, 전체 구조 상에 화학기상증착법(chemical vapor deposition, CVD)으로 2000 Å 내지 3000 Å 두께의 폴리실리콘막을 증착하고 화학적 기계적 연마법(chemical mechanical polishing)으로 연마하여 평탄화시킴으로써 도1b에 도시한 바와 같이 콘택홀 내에 폴리실리콘 플러그(13)를 형성한다.
다음으로, 도1c에 도시한 바와 같이 제1 층간절연막(12) 및 폴리실리콘 플러그(13) 상에 확산방지막으로서 비정질의 NbSiN막(14)을 500 Å 이하의 두께로 형성한다.
이때, 비정질의 NbSiN막(14)은 스핀-온(spin-on), 물리기상증착법 (physical vapor deposition, PVD), 화학기상증착법(chemical vapor deposition, CVD), 플라즈마 유기금속화학기상증착법(plasma enhanced metal organic chemical vapor deposition, PE-MOCVD) 등과 같은 다양한 증착 방법으로 형성한다.
스핀-온 방법으로 NbSiN막(14)을 형성할 경우에는 반응소스로 N2또는 NH4를 사용하여 폴리실리콘 플러그(13) 표면을 600 ℃ 내지 1000 ℃ 온도범위에서 50 ℃/sec. 내지 200 ℃/sec.의 승온속도 조건으로 RTN(rapid thermal nitridaion) 처리하여 30 Å 내지 50 Å 두께의 Si-N 결합층을 형성하고, 이후 Nb 액상 소스(liquid source)를 이용하여 Nb-N 결합층을 형성한다. 이에 의해, 비정질의 NbSiN막(14)의 두께가 500 Å 이하가 되도록 한다.
PVD 방법으로 NbSiN막(14)을 형성하는 경우에는 먼저, 폴리실리콘 플러그(13) 표면을 RTN 처리하여 얇은 Si-N 씨드(seed)층을 형성하고, Nb/Si 타겟(target)에 N2/Ar 가스를 이용하여 450 ℃ 내지 700 ℃ 온도에서 NbSiN막(14)을 형성한다.
CVD법으로 NbSiN막(14)을 형성하는 경우에도 먼저, 폴리실리콘 플러그(13) 표면을 RTN 처리하여 얇은 Si-N 씨드층을 형성하고, Si-N 씨드 위에 Nb, Si 금속유기물 소스(metal organic source)를 기화(vapor)시켜 NbSiN막(14)을 형성한다. 이때, 반응가스로 N2또는 N2NH4가스를 이용하고 증착온도는 300 ℃ 내지 800 ℃가 되도록 한다.
마찬가지로, PE-CVD법으로 NbSiN막(14)을 형성하는 경우에도 폴리실리콘 플러그(13) 표면을 RTN 처리하여 얇은 Si-N 씨드층을 형성하고, Nb, Si 금속유기물 소스와 N2또는 N2NH4가스를 이용하여 200 ℃ 내지 700 ℃ 온도, 500 mtorr 내지 50 torr 압력 조건에서 NbSiN막(14)을 형성한다.
다음으로, 도1d에 도시한 바와 같이 NbSiN막(14) 상에 캐패시터의 하부전극을 이룰 Pt막(15)을 1000 Å ∼ 2000 Å 두께로 형성하고, Pt막(15) 상에 SrxBi2+yTa2O9(SBT), SrxBi2+y(TaiNbj)2O9(SBTN) 등으로 500 Å ∼ 2000 Å 두께의 강유전체막(16)을 형성한다. SBT에서 Ta가 2일 때 Sr의 조성비 x는 0.7 ∼ 1.0이 되도록 하고, Bi의 조성비 2+y는 2.0 ∼ 2.5가 되도록 한다. SBTN에서 x는 0.7 ∼ 1.0, y는 0 ∼ 0.5, i는 0.6 ∼ 0.9, j는 0.1 ∼ 4이다.
강유전체막(16)의 핵 생성 및 결정립 성장을 위한 열처리 과정에서 NbSiN막(14)의 특성을 향상시키기 위해 핵 생성과 결정립 성장 열처리 공정을 650 ℃ 내지 750 ℃에서 실시한다. 이때, 반응가스로 N2와 O2의 혼합가스를 사용하며 혼합가스내에서 O2의 양은 50 %가 넘도록 한다.
이어서, 강유전체막(16) 상에 캐패시터의 상부전극을 이룰 Pt막을 형성하고 마스크 공정과 식각공정으로 패터닝하여 도1e에 도시한 바와 같이 상부전극(17)을 형성한 다음, 강유전체막(16), Pt막(15), NbSiN막(14)을 패터닝하여 Pt상부전극(17), 강유전체막 패턴(16A) 및 Pt 하부전극(15A)으로 이루어지는 MFM(metal ferroelectric metal) 구조의 캐패시터와 NbSiN막 패턴(14A)을 형성한다. 이어서, 캐패시터 절연막(capacitor level dielectric)으로서 500 Å 두께의 TEOS(tetraethyl orthosilicate)막(18)을 형성하고, TEOS막(18) 상에 4500 Å 이하의 두께로 제2 층간절연막(19)을 형성한다.
다음으로, 도1f에 도시한 바와 같이 제2 층간절연막(19) 및 TEOS막(18)을 선택적으로 식각하여 캐패시터의 상부전극(17)을 노출시키는 콘택홀을 형성하고, 캐패시터의 상부전극(17)과 접하는 금속배선(20)을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 Pt 하부전극의 결정립계를 통과한 산소가 폴리실리콘 플러그로 확산하는 것과 폴리실리콘 플러그로부터 Pt 하부전극으로 실리콘이 유입되는 것을 효과적으로 억제하여 캐패시터의 우수한 전기적 특성을 확보할 수 있다.
Claims (8)
- 강유전체 메모리 소자 제조 방법에 있어서,반도체 기판 상부에 형성된 층간절연막을 선택적으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 제1 단계;상기 콘택홀 내부에 폴리실리콘 플러그를 형성하는 제2 단계;상기 폴리실리콘 플러그 상에 NbSiN 확산방지막을 형성하는 제3 단계; 및상기 NbSiN 확산방지막 상에 하부전극, 강유전체막 및 상부전극으로 이루어지는 강유전체 캐패시터를 형성하는 제4 단계를 포함하는 강유전체 메모리 소자 제조 방법.
- 제 1 항에 있어서,상기 유전막을 SrxBi2+yTa2O9(0.7 x 1.0, 0 y 0.5) 또는 SrxBi2+y(TaiNbj)2O9(0.7 x 1.0, 0 y 0.5, 0.6 i 0.9, 0.1 j 4)으로 형성하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
- 제 2 항에 있어서,상기 제3 단계는,반응소스로 N2또는 NH4를 사용하는 상기 폴리실리콘 플러그 상에 Si-N 결합층을 형성하는 단계; 및Nb 액상 소스를 이용하여 스핀-온 방법으로 Nb-N 결합층을 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
- 제 2 항에 있어서,상기 제3 단계는,상기 폴리실리콘 표면에 Si-N 씨드를 형성하는 단계; 및Nb, Si 타겟 및 N2, Ar 가스를 이용한 물리기상증착법으로 상기 Si-N 씨드 상에 상기 NbSiN막을 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
- 제 2 항에 있어서,상기 제3 단계는,상기 폴리실리콘 표면에 Si-N 씨드를 형성하는 단계; 및Nb, Si 금속유기물 소스를 기화시키고, N2또는 N2NH4반응가스를 이용하는 화학기상증착법으로 상기 Si-N 씨드 상에 상기 NbSiN막을 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 제4 단계는,상기 강유전체막의 핵 생성 및 결정립 성장을 위해 650 ℃ 내지 750 ℃ 온도에서 N2와 O2의 혼합가스를 사용하여 열처리하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
- 제 6 항에 있어서,상기 하부전극을 Pt막으로 형성하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
- 제 7 항에 있어서,상기 NbSiN 확산방지막은 비정질인 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024919A KR100329760B1 (ko) | 1999-06-28 | 1999-06-28 | 확산방지막으로서 니오비움실리콘질화막을 구비하는 강유전체메모리 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024919A KR100329760B1 (ko) | 1999-06-28 | 1999-06-28 | 확산방지막으로서 니오비움실리콘질화막을 구비하는 강유전체메모리 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004296A KR20010004296A (ko) | 2001-01-15 |
| KR100329760B1 true KR100329760B1 (ko) | 2002-03-25 |
Family
ID=19596338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990024919A KR100329760B1 (ko) | 1999-06-28 | 1999-06-28 | 확산방지막으로서 니오비움실리콘질화막을 구비하는 강유전체메모리 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100329760B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100883136B1 (ko) * | 2002-07-19 | 2009-02-10 | 주식회사 하이닉스반도체 | 오픈형 확산배리어막 구조를 갖는 강유전체 메모리 소자및 그 제조 방법 |
-
1999
- 1999-06-28 KR KR1019990024919A patent/KR100329760B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004296A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436058B1 (ko) | 강유전체 캐패시터 형성 방법 | |
| KR100293720B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR20010108778A (ko) | 폴리실리콘 플러그의 산화를 방지할 수 있는 강유전체메모리 소자 제조 방법 | |
| KR100329760B1 (ko) | 확산방지막으로서 니오비움실리콘질화막을 구비하는 강유전체메모리 소자 제조 방법 | |
| KR100275113B1 (ko) | 반도체장치의강유전체캐패시터제조방법 | |
| KR100291181B1 (ko) | 강유전체메모리소자제조방법 | |
| KR100333645B1 (ko) | 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법 | |
| KR100326242B1 (ko) | 반도체장치의커패시터형성방법 | |
| KR100324587B1 (ko) | 고온 열처리로 인한 전극의 특성 저하를 방지할 수 있는 강유전체 캐패시터 제조 방법 | |
| KR100545702B1 (ko) | 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법 | |
| KR100448233B1 (ko) | 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법 | |
| KR100573835B1 (ko) | 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법 | |
| KR100296128B1 (ko) | 강유전 메모리 소자의 캐패시터 제조 방법 | |
| KR100772702B1 (ko) | 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법 | |
| KR101016963B1 (ko) | 강유전체 메모리 소자의 제조방법 | |
| KR100772707B1 (ko) | 강유전체 메모리 소자의 캐패시터 및 그 제조방법 | |
| KR100492903B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조방법 | |
| KR100353809B1 (ko) | 강유전체 캐패시터의 제조 방법 | |
| KR100477835B1 (ko) | 강유전체캐패시터형성방법 | |
| KR100333662B1 (ko) | 강유전체 캐패시터 제조 방법 | |
| KR100600054B1 (ko) | 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR100599432B1 (ko) | 강유전체 메모리 소자의 금속배선 형성 방법 | |
| KR100655137B1 (ko) | 유기금속 화학기상증착법을 이용한 알루미나막 형성 방법및 그를 이용한 강유전체 메모리 소자 제조 방법 | |
| KR100326243B1 (ko) | 래치업방지를위한씨모스트랜지스터형성방법 | |
| KR20030057660A (ko) | 반도체소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |