KR100893592B1 - 강유전체 메모리 소자의 제조방법 - Google Patents

강유전체 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR100893592B1
KR100893592B1 KR1020020069116A KR20020069116A KR100893592B1 KR 100893592 B1 KR100893592 B1 KR 100893592B1 KR 1020020069116 A KR1020020069116 A KR 1020020069116A KR 20020069116 A KR20020069116 A KR 20020069116A KR 100893592 B1 KR100893592 B1 KR 100893592B1
Authority
KR
South Korea
Prior art keywords
thin film
ferroelectric thin
ferroelectric
memory device
film
Prior art date
Application number
KR1020020069116A
Other languages
English (en)
Other versions
KR20040040820A (ko
Inventor
김남경
염승진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020069116A priority Critical patent/KR100893592B1/ko
Publication of KR20040040820A publication Critical patent/KR20040040820A/ko
Application granted granted Critical
Publication of KR100893592B1 publication Critical patent/KR100893592B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Abstract

본 발명은 저온 및 고온에서의 2단계 스퍼터 공정에 의해 강유전체 박막을 형성하여 강유전체 박막의 우수한 전기적 특성 및 표면특성을 확보할 수 있는 강유전체 메모리 소자의 제조방법을 제공한다.
본 발명은 정의 공정이 완료된 반도체 기판 상에 하부전극을 형성하는 단계; 하부전극 상에 저온에서의 제 1 스퍼터 공정에 의해 제 1 강유전체 박막을 형성하는 단계; 제 1 강유전체 박막 상부에 고온에서의 제 2 스퍼터 공정에 의해 제 2 강유전체 박막을 형성하여 제 1 및 제 2 강유전체 박막으로 이루어진 강유전체 박막을 형성하는 단계; 강유전체 박막을 결정화하는 단계; 및 강유전체 박막 상부에 상부전극을 형성하는 단계를 포함하는 강유전체 메모리 소자의 제조방법에 의해 달성될 수 있다. 여기서, 제 1 강유전체 박막은 (117)의 배향특성을 가지고, 제 2 강유전체 박막은 (104)의 배향특성을 갖는다.
강유전체, FeRAM, 스퍼터, 결정화, BLT, BTO

Description

강유전체 메모리 소자의 제조방법{METHOD OF MANUFACTURING FERROELECTRIC MEMORY DEVICE}
도 1a 내지 도 1d는 본 발명의 실시예에 따른 강유전체 메모리 소자의 제조방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 층간절연막
12 : 플러그 13 : 배리어 금속막
14 : 하부전극 14A : Ir막
14B : IrOx막 14C : Pt막
15 : 강유전체 박막 15A : 제 1 강유전체 박막
15B : 제 2 강유전체 박막
16 : 상부전극 100 : 캐패시터
본 발명은 강유전체 메모리 소자의 캐패시터 제조방법에 관한 것으로, 특히 2 단계 스퍼터 공정에 의해 강유전체 박막을 형성하는 강유전체 메모리 소자의 캐패시터 제조방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레시(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어 왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다. 또한, FeRAM 소자의 강유전체 물질로서 일반적으로 BTO(Bi4Ti3O12 ) 및 BLT((Bi, La)4Ti3O12) 박막을 사용하고 있다.
그러나, BTO 및 BLT 박막은 BTO 및 BLT 소오스를 각각 사용하여 웨이퍼 상에 액체상태로 막을 도포한 다음, 베이킹(baking) 공정으로 액체 소오스에 함유된 유기물(organic matter)을 제거한 후, 후속으로 핵생성을 위한 급속열처리(Rapid Thermal Anneal; RTA) 및 결정화를 위한 열처리를 수행하여 형성하기 때문에 공정이 복잡하다. 또한, 이러한 공정에 의해 형성된 BTO 및 BLT 박막은 액체상태에서 고체상태로 결정화되는 과정에서 국부적으로 작은 구멍부(pore site) 및 극소구멍 (micro hole) 등이 발생하여 미세구조가 치밀하지 않은 문제가 있다.
따라서, 최근에는 비교적 공정을 단순화하면서 치밀한 미세구조를 얻기 위하 여 BTO 및 BLT 등의 강유전체 박막을 스퍼터(sputter) 공정으로 형성하는 방법을 적용하고 있다. 그러나, 스퍼터 공정에 의해 강유전체 박막을 형성하는 경우, 증착온도에 따라 다른 결정 배향특성으로 인하여 상온과 같은 비교적 저온에서 박막을 증착했을 때와 고온에서 박막을 증착했을 때 박막의 전기적 특성 차이가 심한 문제가 있다. 즉, 저온에서 증착된 박막은 전기적 특성이 열악하지만 표면특성이 우수하여 누설전류 및 신뢰성에서 우수한 반면, 고온에서 증착된 박막은 전기적 특성은 우수한 반면 표면이 거칠어서 누설전류 및 신뢰성에 취약하다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 저온 및 고온에서의 2단계 스퍼터 공정에 의해 강유전체 박막을 형성하여 강유전체 박막의 우수한 전기적 특성 및 표면특성을 모두 확보할 수 있는 강유전체 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 소정의 공정이 완료된 반도체 기판 상에 하부전극을 형성하는 단계; 하부전극 상에 저온에서의 제 1 스퍼터 공정에 의해 제 1 강유전체 박막을 형성하는 단계; 제 1 강유전체 박막 상부에 고온에서의 제 2 스퍼터 공정에 의해 제 2 강유전체 박막을 형성하여 제 1 및 제 2 강유전체 박막으로 이루어진 강유전체 박막을 형성하는 단계; 강유전체 박막을 결정화하는 단계; 및 강유전체 박막 상부에 상부전극을 형성하는 단계를 포함하는 강유전체 메모리 소자의 제조방법에 의해 달성될 수 있다.
여기서, 제 1 강유전체 박막은 (117)의 배향특성을 가지고, 제 2 강유전체 박막은 (104)의 배향특성을 가지며, 제 1 및 제 2 강유전체 박막은 각각 100 내지 2000Å의 두께를 형성하며, 제 1 및 제 2 스퍼터 공정은 인-시튜 방식으로 수행한다.
바람직하게, 제 1 스퍼터 공정은 25 내지 300℃의 온도와 300mTorr 내지 10Torr의 압력 및 500W 내지 10kW의 전력하에서 수행하고, 제 2 스퍼터 공정은 RTA에 의해 200 내지 900℃의 온도로 기판을 가열한 다음 300mTorr 내지 10Torr의 압력과 500W 내지 10kW의 전력하에서 수행하는데, RTA는 가열기 상승률을 50 내지 150℃ 정도로 하여 수행한다. 또한, 제 1 및 제 2 스퍼터 공정은 Ar＋N2＋O2를 이용하여 수행하며, O2 : (Ar＋N2)의 함량비는 10 : 1이다.
또한, 결정화는 RTA로 수행하는데, RTA는 반응개스로서 02, N2O, N2, Ar, Ne, Kr, Xe, He 등을 사용하여 500 내지 800℃의 온도에서 수행한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 강유전체 메모리 소자의 제조 방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 트랜지스터 및 비트라인 형성 등의 소정의 공정이 완료된 반도체 기판(10) 상에 층간절연막(11)을 형성하고, 기판(10)의 일부가 노출되도록 층간절연막(11)을 식각하여 콘택홀을 형성한다. 그 다음, 상기 콘택홀에 매립되도록 플러그용 도전막을 형성하고 화학기계연마(Chemical Mechanical Polishing; CMP) 공정이나 에치백(etchback) 공정으로 도전막을 전면식각하여 하부전극 콘택으로 작용하는 플러그(12)를 형성한다. 그 후, 증착공정 및 CMP 공정이나 에치백공정으로 플러그(12) 내부에만 배리어 금속막(13)을 형성한다. 바람직하게, 배리어 금속막(13)은 TiN막, Co막 또는 Ti막으로 형성한다.
도 1b를 참조하면, 기판 전면 상에 하부전극(14)을 형성한다. 바람직하게, 하부전극(14)은 Ir막, IrOx막, Ru막, RuOx막, Pt막, TiN막, W막 및 WN막 중 선택되는 하나의 금속막 또는 금속막의 적층구조로 형성하는데, 더욱 바람직하게는 Ir막(14A), IrOx막(14B) 및 Pt막(14C)을 순차적으로 적층한 Pt/IrOx/Ir 구조로 형성한다. 이때, Ir막(14A)은 500 내지 2000Å의 두께로 형성하고, IrOx막(14B)은 50 내지 700Å의 두께로 형성하며, Pt막(14C)은 500 내지 2000Å의 두께로 형성한다. 또한, 하부전극(14)을 형성하기 전에 도시되지는 않았지만 하부전극(14)과 층간절연막(11) 사이에 이들 사이의 접착력을 향상시키기 위하여 Al2O3막, Ta2O 5막, 또는 TiO2막 등의 접착층을 10 내지 500Å의 두께로 형성할 수 있다.
도 1c를 참조하면, 하부전극(14) 상부에 저온에서의 제 1 스퍼터 공정으로 (117) 배향 특성을 가지는 제 1 강유전체 박막(15A)을 100 내지 2000Å의 두께로 형성하고, 인-시튜(in-situ) 방식에 의한 고온에서의 제 2 스퍼터 공정으로 (104) 배향특성을 가지는 제 2 강유전체 박막(15B)을 100 내지 2000Å의 두께로 형성하여 제 1 및 제 2 강유전체 박막(15A, 15B)으로 이루어진 강유전체 박막(15)을 형성한다. 바람직하게, 강유전체 박막(15)은 BTO 또는 BLT 박막으로 형성하며, 제 1 스퍼터 공정은 25 내지 300℃의 온도와 300mTorr 내지 10Torr의 압력 및 500W 내지 10kW의 전력하에서 수행하고, 제 2 스퍼터 공정은 RTA에 의해 200 내지 900℃의 온도로 웨이퍼(기판)를 가열한 다음 300mTorr 내지 10Torr의 압력과 500W 내지 10kW의 전력하에서 수행한다. 또한, 제 2 스퍼터 공정에서 RTA는 가열기 상승률(heater ramp-up rate)을 50 내지 150℃ 정도로 하여 수행한다. 또한, 제 1 및 제 2 스퍼터 공정은 Ar＋N2＋O2를 이용하여 수행하는데, 이때 O2 : (Ar＋N 2)의 함량비는 10 : 1의 비율로 한다. 그 후, 강유전체 박막(15)을 RTA로 열처리하여 결정화한다. 이때, RTA는 반응개스로서 02, N2O, N2, Ar, Ne, Kr, Xe, He 등을 사용하여 500 내지 800℃의 온도에서 수행한다.
도 1d를 참조하면, 강유전체 박막(15) 상부에 상부전극(16)을 증착하고 상부전극(16)을 패터닝한 다음, 강유전체 박막(15) 및 하부전극(14)을 패터닝하여 캐패시터(100)를 형성한다. 여기서, 상부전극(16)은 Ir막, IrOx막, Ru막, RuOx막, Pt막, TiN막, W막 및 WN막 중 선택되는 하나의 금속막으로 형성한다.
상기 실시예에 의하면, 캐패시터의 강유전체 박막을 저온 및 고온에서의 2단 계 스퍼터 공정으로 형성함으로써, 저온에서 증착된 제 1 강유전체 박막은 우수한 표면 특성을 가지는 (117) 배향특성을 가지고, 고온에서 증착된 제 2 강유전체 박막은 우수한 전기적 특성을 가지는 (104) 배향특성을 가지기 때문에, 강유전체 박막의 우수한 전기적 특성과 표면특성을 모두 확보할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 저온 및 고온에서의 2단계 스퍼터 공정에 의해 강유전체 박막을 형성하여 강유전체 박막의 우수한 전기적 특성 및 표면특성을 모두 확보함으로써 강유전체 메모리 소자의 신뢰성을 향상시킬 수 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 소정의 공정이 완료된 반도체 기판 상에 하부전극을 형성하는 단계;
    상기 하부전극 상에 제 1 스퍼터 공정에 의해 제 1 강유전체 박막을 형성하는 단계;
    상기 제 1 강유전체 박막 상부에 상기 제 1 스퍼터 공정보다 높은 온도에서 진행되는 제 2 스퍼터 공정에 의해 제 2 강유전체 박막을 형성하여 상기 제 1 및 제 2 강유전체 박막으로 이루어진 강유전체 박막을 형성하는 단계;
    상기 강유전체 박막을 결정화하는 단계; 및
    상기 강유전체 박막 상부에 상부전극을 형성하는 단계를 포함하고,
    상기 제 1 및 제 2 스퍼터 공정은 인-시튜 방식으로 수행하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 제 1 스퍼터 공정은 25 내지 300℃의 온도에서 수행하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 제 1 스퍼터 공정은 300mTorr 내지 10Torr의 압력 및 500W 내지 10kW의 전력하에서 수행하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  7. 제 4 항에 있어서,
    상기 제 2 스퍼터 공정은 급속열처리에 의해 200 내지 900℃의 온도로 상기 기판을 가열한 다음 수행하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 제 2 스퍼터 공정은 300mTorr 내지 10Torr의 압력과 500W 내지 10kW의 전력하에서 수행하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  9. 제 7 항에 있어서,
    상기 급속열처리는 가열기 상승률을 50 내지 150℃ 정도로 하여 수행하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  10. 제 4 항에 있어서,
    상기 제 1 및 제 2 스퍼터 공정은 Ar＋N2＋O2를 이용하여 수행하는 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 O2 : (Ar＋N2)의 함량비는 10 : 1인 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
  12. 삭제
  13. 삭제
KR1020020069116A 2002-11-08 2002-11-08 강유전체 메모리 소자의 제조방법 KR100893592B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020069116A KR100893592B1 (ko) 2002-11-08 2002-11-08 강유전체 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020069116A KR100893592B1 (ko) 2002-11-08 2002-11-08 강유전체 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20040040820A KR20040040820A (ko) 2004-05-13
KR100893592B1 true KR100893592B1 (ko) 2009-04-17

Family

ID=37338085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020069116A KR100893592B1 (ko) 2002-11-08 2002-11-08 강유전체 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100893592B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294433A (ja) * 1997-04-22 1998-11-04 Sharp Corp 強誘電体メモリ素子の製造方法
KR20010099767A (ko) * 2000-04-28 2001-11-09 마찌다 가쯔히꼬 강유전체 박막을 갖는 반도체 장치 및 그의 제조방법
KR20020042310A (ko) * 2000-11-30 2002-06-05 윤종용 점착성을 개선할 수 있는 강유전체 커패시터 및 그 형성방법
KR20020053967A (ko) * 2000-12-26 2002-07-06 박종섭 캐패시터 제조 방법
KR20020064577A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 강유전체 기억 소자 및 그 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294433A (ja) * 1997-04-22 1998-11-04 Sharp Corp 強誘電体メモリ素子の製造方法
KR20010099767A (ko) * 2000-04-28 2001-11-09 마찌다 가쯔히꼬 강유전체 박막을 갖는 반도체 장치 및 그의 제조방법
KR20020042310A (ko) * 2000-11-30 2002-06-05 윤종용 점착성을 개선할 수 있는 강유전체 커패시터 및 그 형성방법
KR20020053967A (ko) * 2000-12-26 2002-07-06 박종섭 캐패시터 제조 방법
KR20020064577A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 강유전체 기억 소자 및 그 형성 방법

Also Published As

Publication number Publication date
KR20040040820A (ko) 2004-05-13

Similar Documents

Publication Publication Date Title
US20010051381A1 (en) Method for manufacturing a ferroelectric memory
KR100893592B1 (ko) 강유전체 메모리 소자의 제조방법
KR20020058510A (ko) 캐패시터 제조 방법
KR100448233B1 (ko) 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법
KR101016963B1 (ko) 강유전체 메모리 소자의 제조방법
KR100296128B1 (ko) 강유전 메모리 소자의 캐패시터 제조 방법
KR100492903B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법
KR20030039893A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100384846B1 (ko) 캐패시터의 제조 방법
KR100384847B1 (ko) 캐패시터의 제조 방법
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100937988B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100418589B1 (ko) 강유전체 메모리 소자의 콘캐이브형 캐패시터 형성방법
KR100490649B1 (ko) 강유전체 메모리 소자의 제조방법
KR100470167B1 (ko) 강유전체 메모리 소자 및 그 제조방법
KR100573835B1 (ko) 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법
KR100329760B1 (ko) 확산방지막으로서 니오비움실리콘질화막을 구비하는 강유전체메모리 소자 제조 방법
KR100472724B1 (ko) 분극특성을 향상시킨 강유전체 캐패시터 제조방법
KR100362184B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100388467B1 (ko) 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법
KR100388466B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100671634B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20050062862A (ko) 반도체 소자의 강유전체 캐패시터 및 그 제조방법
KR20020002613A (ko) 접촉 저항 증가 및 막의 들림을 효과적으로 방지할 수있는 반도체 메모리 소자 및 그 제조 방법
KR20020017749A (ko) 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee