KR20020017749A - 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법 - Google Patents

하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법 Download PDF

Info

Publication number
KR20020017749A
KR20020017749A KR1020000051262A KR20000051262A KR20020017749A KR 20020017749 A KR20020017749 A KR 20020017749A KR 1020000051262 A KR1020000051262 A KR 1020000051262A KR 20000051262 A KR20000051262 A KR 20000051262A KR 20020017749 A KR20020017749 A KR 20020017749A
Authority
KR
South Korea
Prior art keywords
heat treatment
ferroelectric
film
treatment process
memory device
Prior art date
Application number
KR1020000051262A
Other languages
English (en)
Other versions
KR100772702B1 (ko
Inventor
김남경
염승진
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000051262A priority Critical patent/KR100772702B1/ko
Publication of KR20020017749A publication Critical patent/KR20020017749A/ko
Application granted granted Critical
Publication of KR100772702B1 publication Critical patent/KR100772702B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체막의 결정화를 위한 열처리 과정에서 하부전극이 산화되는 것을 효과적으로 방지할 수 있는 강유전체 메모리 소자 제조 방법에 관한 것으로서, SBT, SBTN 강유전체막의 열처리 온도를 낮추기 위해 두 단계의 열처리 공정을 실시하는데 특징이 있다. 1차 열처리 공정은, 핵생성된 강유전체막을 플라즈마 활성화 상태, 200 ℃ 내지 550 ℃ 온도 조건에서 N2O, O2가스를 이용하여 강유전체막 내부에 다량의 산소를 유입시키는 열처리 공정이다. 1차 열처리 공정은, 상대적으로 낮은 온도에서 실시하기 때문에 하부전극 및 플러그 폴리실리콘막의 산화를 방지할 수 있다. 2차 열처리 공정은, 질소 분위기에서 급속열처리(rapid thermal anneal) 방식으로 실시해서 강유전체막 내부에 유입되었던 산소가 SBT, SBTN과 반응하여 결정화가 일어나도록 한다. 이와 같이 2차 열처리 공정은 질소 분위기에서 실시되기 때문에 하부전극이 산화되는 것을 방지할 수 있다.

Description

하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자 제조 방법{Method for forming FeRAM capable of preventing oxidation of bottom electrode}
본 발명은 강유전체 메모리 소자 제조 분야에 관한 것으로, 특히 강유전체막 형성 과정에서 하부전극이 산화되는 것을 방지할 수 있는 강유전체 메모리 소자 제조 방법에 관한 것이다.
FeRAM(ferroelectric random access memory)은 DRAM(dynamic random access memory)의 정보저장 기능, SRAM(static random access memory)의 빠른 정보처리 속도, 플래쉬 메모리(flash memory)의 정보 보존 기능을 결합한 비휘발성 반도체 메모리 소자로서 종래의 플래쉬 메모리나 EEPROM(electrically erasable programmable read only memory) 보다 동작 전압이 낮고 정보 처리 속도가 1000배 이상 빠른 미래형 반도체 메모리 소자이다.
일반적으로 DRAM에서 SiO2또는 SiON을 유전막으로 채용하는 캐패시터는 전압을 인가한 후 끊어버리면 다시 원점으로 돌아오게 된다. 그러나 FeRAM을 이루는 강유전체 캐패시터는 양의 값의 전압을 인가한 후 전압을 끊어 버리면 원점으로 돌아가지 않고 데이터 "1"에 해당하는 +Pr 상태로 된다. 그리고, 음의 전압을 인가한 후 전압을 끊어버릴 경우에도 원점으로 돌아가지 않고 데이터 "0"에 해당하는 -Pr 상태가 된다. 이와 같이 강유전체 캐패시터는 강유전체 고유의 물질 특성으로 인하여 전압을 끊을 경우에도 데이터를 잃어버리지 않고 보유하게 된다.
FeRAM의 축전물질로는 SrxBi2+yTa2O9(이하 SBT), SrxBi2+y(TaiNb1-i)2O9(이하 SBTN), Pb(Zr,Ti)O3(이하 PZT) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 소자에 이용하고 있다.
SBT, SBTN 강유전체막을 구비하는 캐패시터가 메모리 소자에 적용 가능한 전기적 특성을 가지기 위해서는 800 ℃ 온도의 산화분위기 열처리 공정이 반드시 수반되어야 하는데, 이와 같은 높은 열처리 공정에서 캐패시터 하부전극이 산화되고 플러그 폴리실리콘막까지 산화가 진행되어 콘택 저항이 증가된다. 따라서, 플러그 폴리실리콘막을 구비하는 고집적 강유전체 메모리 소자를 제조하기 위해서는 SBT, SBTN 캐패시터의 결정화 열처리 온도를 낮추어 하부전극의 산화가 일어나지 않도록 하여야 한다.
상기와 같은 문제점을 해결하기 위한 본 발명은 강유전체막의 결정화를 위한 열처리 과정에서 하부전극이 산화되는 것을 효과적으로 방지할 수 있는 강유전체 메모리 소자 제조 방법을 제공하는데 그 목적이 있다.
도 1 내지 도 6은 본 발명의 실시예에 따른 강유전체 메모리 소자 제조 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
13: 제1 플러그 폴리실리콘막 18: 제2 플러그 폴리실리콘막
23: 하부전극 24: 강유전체막
25: 상부전극
상기와 같은 목적을 달성하기 위한 본 발명은 하부전극 상에 강유전체막을 형성하는 단계; 플라즈마 활성화 상태 및 산소 분위기에서 1차 열처리 공정을 실시하여 상기 강유전체막 내에 산소를 유입시키는 단계; 및 질소 분위기에서 2차 열처리 공정을 실시해서 상기 강유전체막을 결정화시키는 단계를 포함하는 강유전체 메모리 소자 제조 방법을 제공한다.
본 발명은 SBT, SBTN 강유전체막의 열처리 온도를 낮추기 위해 두 단계의 열처리 공정을 실시하는데 그 특징이 있다. 1차 열처리 공정은, 핵생성된 강유전체막을 플라즈마 활성화 상태, 200 ℃ 내지 550 ℃ 온도 조건에서 N2O, O2가스를 이용하여 강유전체막 내부에 다량의 산소를 유입시키는 열처리 공정이다. 1차 열처리 공정은 상대적으로 낮은 온도에서 실시하기 때문에 하부전극 및 플러그 폴리실리콘막의 산화를 방지할 수 있다. 2차 열처리 공정은 질소 분위기에서 급속열처리(rapid thermal anneal) 방식으로 실시해서 강유전체막 내부에 유입되었던 산소가 SBT, SBTN과 반응하여 결정화가 일어나도록 한다. 이와 같이 2차 열처리 공정은 질소 분위기에서 실시되기 때문에 하부전극이 산화되는 것을 방지할 수 있다.
이하 첨부된 도면 도 1 내지 도 6을 참조하여 본 발명의 실시예에 따른 FeRAM 소자 제조 방법을 설명한다.
먼저 도 1에 도시한 바와 같이, STI(shallow trench isolation)(11), 트랜지스터(도시하지 않음) 등의 하부구조 형성이 완료된 반도체 기판(10) 상부에 BPSG(borophosphosilicate glass) 등으로 이루어지는 층간절연막(12)을 형성하고, 층간절연막(12)을 선택적으로 식각하여 반도체 기판(10)을 노출시키는 콘택홀을 형성한 다음, 상기 콘택홀 내에 제1 플러그 폴리실리콘막(13)을 형성한다. 이어서, 비트라인과 제1 플러그 폴리실리콘막(13)을 절연시키기 위한 산화막(14), 텅스텐막(15)을 증착한 다음 비트라인 하드 마스크(16)를 형성하고, 텅스텐막(15) 및 산화막(14)을 식각해서 텅스텐막(15)으로 이루어지는 비트라인과 산화막(14) 패턴을 형성한 다음, 전체 구조 상에 절연막을 형성하고 전면식각하여 마스크절연막(16), 텅스텐막(15) 비트라인, 산화막(14)의 적층구조 측벽에 절연막 스페이서(17)를 형성하면서 제1 플러그 폴리실리콘막(13)을 노출시킨다. 계속하여, 제1 플러그 폴리실리콘막(13) 상에 제2 플러그 폴리실리콘막(18) 및 Ti 실리사이드층(19)을 형성한다. 이와 같은 구조는 0.20 ㎛ 급의 집적소자에 적용되는 것으로서, 식각을 보다 용이하게 하기 위하여 제1 플러그 폴리실리콘막(13)과 제2 플러그 폴리실리콘막(18)으로 나누어 형성한다.
다음으로 도 2에 보이는 바와 같이, 전체 구조 상에 장벽층으로서 역할하는 질화막(20), 500 Å 내지 1500 Å 두께의 완충 산화막(21) 및 희생산화막(22)을 적층한다. 상기 질화막(20)은 저압화학기상증착법(low pressure chemical vapor deposition) 또는 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition)으로 형성한다. 식각선택성을 고려하여 완충 산화막(21)은 HDP(high density plasma) 산화막으로 형성하고, 희생산화막(22)은 PSG(phosphosilicate glass), PE-TEOS(plasma enhanced tetra ethyl ortho silicate) 또는 BPSG로 형성한다.
이어서 도 3에 도시한 바와 같이, 희생산화막(22), 완충 산화막(21) 및 질화막(20)을 선택적으로 식각하여 Ti 실리사이드층(19)을 노출시키는 개구부를 형성한다.
다음으로 도 4에 보이는 바와 같이, 전체 구조 상에 WNx막을 형성하고 전면 식각 또는 CMP(chemical mechanical polishing)하여 하부전극(23)을 형성한다.
이어서 도 5에 도시한 바와 같이, HF 또는 BOE(buffered oxide etchant)를이용한 습식식각을 실시하여 희생산화막(22)을 제거한다.
다음으로 도 6에 도시한 바와 같이, 전체 구조 상에 SrxBi2+yTa2O9(SBT) 또는 SrxBi2+y(TaiNb1-i)2O9(SBTN)으로 강유전체막(24)을 증착한다. SBT 또는 SBTN 각각에서 Sr의 조성비 'x'는 0.7 내지 1.0이 되도록 하고, Bi의 조성비 '2+y'는 2.0 내지 2.5가 되도록 하며, SBTN에서 Nb는 20 내지 30 % 원자농도로 도핑한다. 그리고, SBT, SBTN 각각은 액상 소스(liquid source)를 이용하여 형성하며, Sr, Bi, Ta, Nb 금속물질의 안정제로 n-부틸 아세테이트(n-butyl acetate)를 사용한다.
SBT 또는 SBTN 증착 후에는 핵형성을 위한 급속열처리를 실시한다. 이때 급속열처리 승온 속도는(ramp-up rate)는 80 ℃/sec. 내지 300 ℃/sec.가 되도록 한다. 이어서, 플라즈마 활성화 상태에서 200 ℃ 내지 550 ℃ 온도로 1차 열처리 공정을 실시한다. 상기 플라즈마는 50 W 내지 1000 W의 파워(power)를 인가하여 형성하며, 열처리 공정시 압력은 1 mTorr 내지 10 Torr가 되도록 한다. 1차 열처리는 N2와 O2의 혼합가스, N2O, O2또는 H2O 가스 분위기에서 실시한다. N2와 O2의 혼합가스를 이용하는 경우 O2:N2의 혼합비율은 10:1이 되도록 한다.
계속하여, 550 ℃ 내지 800 ℃ 범위에서 급속열처리 방법으로 질소 분위기에서 2차 열처리를 실시한다. 이러한 2차 열처리 과정에서, 강유전체막 내부에 유입되었던 산소가 SBT, SBTN과 반응하여 결정화가 일어나며, 이와 같이 2차 열처리 공정은 질소 분위기에서 실시되기 때문에 하부전극이 산화되는 것을 방지할 수 있다. 한편, 급속열처리 공정시 승온 속도는 80 ℃/sec. 내지 300 ℃/sec.가 되도록 한다.
이어서, 강유전체막(24) 상에 상부전극(25)을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 강유전체막의 결정화를 위한 열처리 공정에서 하부전극이 산화되는 것을 효과적으로 방지하며, 그에 따라 플러그 폴리실리콘막의 산화가 진행되는 것을 방지할 수 있어 콘택저항 증가를 억제할 수 있다.

Claims (7)

  1. 강유전체 메모리 소자 제조 방법에 있어서,
    하부전극 상에 강유전체막을 형성하는 단계;
    플라즈마 활성화 상태 및 산소 분위기에서 1차 열처리 공정을 실시하여 상기 강유전체막 내에 산소를 유입시키는 단계;
    질소 분위기에서 2차 열처리 공정을 실시해서 상기 강유전체막을 결정화시키는 단계; 및
    상기 강유전체막 상에 상부전극을 형성하는 단계
    를 포함하는 강유전체 메모리 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 강유전체막을 형성하는 단계는,
    하부전극 상에 강유전체막을 증착하는 단계; 및
    열처리 공정을 실시하여 상기 강유전체막 내에 핵을 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 1차 열처리 공정은 200 ℃ 내지 550 ℃ 온도에서 실시하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  4. 제 3 항에 있어서,
    상기 1차 열처리 공정은 N2O, O2또는 H2O 가스 분위기에서 실시하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 2차 열처리 공정은, 550 ℃ 내지 800 ℃ 범위에서 실시하는 급속열처리인 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  6. 제 5 항에 있어서,
    상기 2차 열처리 공정시 승온 속도는 80 ℃/sec. 내지 300 ℃/sec.인 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  7. 제 5 항에 있어서,
    상기 하부전극은,
    플러그 폴리실리콘막과 연결되는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
KR1020000051262A 2000-08-31 2000-08-31 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법 KR100772702B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000051262A KR100772702B1 (ko) 2000-08-31 2000-08-31 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000051262A KR100772702B1 (ko) 2000-08-31 2000-08-31 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법

Publications (2)

Publication Number Publication Date
KR20020017749A true KR20020017749A (ko) 2002-03-07
KR100772702B1 KR100772702B1 (ko) 2007-11-02

Family

ID=19686500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000051262A KR100772702B1 (ko) 2000-08-31 2000-08-31 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법

Country Status (1)

Country Link
KR (1) KR100772702B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101717898B1 (ko) 2015-09-11 2017-03-20 홍성무 직불(直火)구이의 석쇠장치
US11411011B2 (en) 2020-06-18 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having memory device and method of forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980037961A (ko) * 1996-11-22 1998-08-05 김광호 반도체 소자의 커패시터 제조방법
KR100253571B1 (ko) * 1997-06-30 2000-04-15 김영환 반도체소자의 캐패시터 형성방법
KR19990081446A (ko) * 1998-04-29 1999-11-15 윤종용 강유전체 박막 제조방법
KR20000003484A (ko) * 1998-06-29 2000-01-15 김영환 반도체 장치의 캐패시터 형성 방법
KR100318457B1 (ko) * 1998-10-28 2002-02-19 박종섭 플라즈마를이용한강유전체박막형성방법
KR100309817B1 (ko) * 1998-12-30 2002-01-15 박종섭 비휘발성 메모리 소자의 캐패시터 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101717898B1 (ko) 2015-09-11 2017-03-20 홍성무 직불(直火)구이의 석쇠장치
US11411011B2 (en) 2020-06-18 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having memory device and method of forming the same
US11980036B2 (en) 2020-06-18 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having memory device and method of forming the same

Also Published As

Publication number Publication date
KR100772702B1 (ko) 2007-11-02

Similar Documents

Publication Publication Date Title
KR100372644B1 (ko) 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
US6812042B2 (en) Capacitor and method for fabricating ferroelectric memory device with the same
KR20010108778A (ko) 폴리실리콘 플러그의 산화를 방지할 수 있는 강유전체메모리 소자 제조 방법
KR100772702B1 (ko) 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법
JPH10270652A (ja) 半導体記憶装置の製造方法
KR20020084935A (ko) 강유전체 메모리 소자의 제조 방법
KR20020017755A (ko) 텅스텐-보론-나이트라이드 비정질 산화방지막을 구비하는강유전체 메모리 소자 및 그 제조 방법
KR100321690B1 (ko) 에프램 소자의 캐패시터 제조 방법
KR100321703B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
KR20030039893A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR20020043905A (ko) 캐패시터의 제조 방법
KR100772707B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조방법
KR20020017849A (ko) 메모리 소자의 텅스텐 질화막 하부전극 형성 방법
KR20060133677A (ko) 불 휘발성 메모리 셀의 제조방법
KR100629692B1 (ko) 강유전체 메모리 장치의 제조 방법
KR101016963B1 (ko) 강유전체 메모리 소자의 제조방법
KR100470159B1 (ko) 이리듐 플러그를 구비한 강유전체 메모리 소자 및 그 제조방법
KR100329760B1 (ko) 확산방지막으로서 니오비움실리콘질화막을 구비하는 강유전체메모리 소자 제조 방법
KR100600054B1 (ko) 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법
KR100573835B1 (ko) 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법
KR20020002570A (ko) 반응성 이온식각에 의한 강유전체 캐패시터 특성 저하를방지할 수 있는 강유전체 메모리 소자 제조 방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR20020002613A (ko) 접촉 저항 증가 및 막의 들림을 효과적으로 방지할 수있는 반도체 메모리 소자 및 그 제조 방법
KR100333662B1 (ko) 강유전체 캐패시터 제조 방법
KR20030023142A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee