KR20020017755A - 텅스텐-보론-나이트라이드 비정질 산화방지막을 구비하는강유전체 메모리 소자 및 그 제조 방법 - Google Patents

텅스텐-보론-나이트라이드 비정질 산화방지막을 구비하는강유전체 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20020017755A
KR20020017755A KR1020000051268A KR20000051268A KR20020017755A KR 20020017755 A KR20020017755 A KR 20020017755A KR 1020000051268 A KR1020000051268 A KR 1020000051268A KR 20000051268 A KR20000051268 A KR 20000051268A KR 20020017755 A KR20020017755 A KR 20020017755A
Authority
KR
South Korea
Prior art keywords
tungsten
boron
film
forming
nitride
Prior art date
Application number
KR1020000051268A
Other languages
English (en)
Inventor
김남경
염승진
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000051268A priority Critical patent/KR20020017755A/ko
Publication of KR20020017755A publication Critical patent/KR20020017755A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체막의 결정화를 위한 고온 산화 열처리 공정에서 플러그의 산화를 효과적으로 방지할 수 있는 강유전체 메모리 소자 및 그 제조 방법에 관한 것으로, 플러그 상에 산화저항 특성이 우수한 3원계 구조를 갖는 WB1N1-x비정질층을 구비하는 강유전체 메모리 소자 및 그 제조 방법을 제공하는데 특징이 있다. WB1N1-x막은 도전체 특성을 보이며 3원계 구조를 이루어 비정질층으로 형성되어 있기 때문에 종래 TiN보다 효과적으로 산화를 방지할 수 있다.

Description

텅스텐-보론-나이트라이드 비정질 산화방지막을 구비하는 강유전체 메모리 소자 및 그 제조 방법{FeRAM having tungsten-boron-nitride amorphous oxidation barrier and method for forming the same}
본 발명은 메모리 소자 제조 분야에 관한 것으로, 특히 강유전체막의 결정화를 위한 고온 산화 열처리 과정에서 플러그의 산화를 효과적으로 방지할 수 있는 강유전체 메모리 소자 및 그 제조 방법에 관한 것이다.
FeRAM(ferroelectric random access memory)은 DRAM(dynamic random access memory)의 정보저장 기능, SRAM(static random access memory)의 빠른 정보처리 속도, 플래쉬 메모리(flash memory)의 정보 보존 기능을 결합한 비휘발성 반도체 메모리 소자로서 종래의 플래쉬 메모리나 EEPROM(electrically erasable programmable read only memory) 보다 동작 전압이 낮고 정보 처리 속도가 1000배 이상 빠른 미래형 반도체 메모리 소자이다.
일반적으로 DRAM에서 SiO2또는 SiON을 유전막으로 채용하는 캐패시터는 전압을 인가한 후 끊어버리면 다시 원점으로 돌아오게 된다. 그러나 FeRAM을 이루는 강유전체 캐패시터는 양의 값의 전압을 인가한 후 전압을 끊어 버리면 원점으로 돌아가지 않고 데이터 "1"에 해당하는 +Pr 상태로 된다. 그리고, 음의 전압을 인가한 후 전압을 끊어버릴 경우에도 원점으로 돌아가지 않고 데이터 "0"에 해당하는 -Pr 상태가 된다. 이와 같이 강유전체 캐패시터는 강유전체 고유의 물질 특성으로 인하여 전압을 끊을 경우에도 데이터를 잃어버리지 않고 보유하게 된다.
FeRAM의 축전물질로는 SrxBi2+yTa2O9(이하 SBT), SrxBi2+y(TaiNb1-i)2O9(이하 SBTN), Pb(Zr,Ti)O3(이하 PZT) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 소자에 이용하고 있다.
고집적 강유전체 메모리 소자를 제조하기 위해서는 플러그 폴리실리콘막을 이용한 3차원 구조를 적용하여야 하므로, 플러그 폴리실리콘막의 접촉 저항 증가를 억제하는 방법이 가장 중요한 제조 공정상의 과제이다. 특히 SBT, SBTN 강유전체막의 결정화는 고온의 산소분위기에서 진행되기 때문에 플러그 폴리실리콘막의 계면에 산화저항막의 형성이 필연적이다. 종래에는 산화방지를 위해 TiN을 형성하고 있으나, TiN막은 600 ℃ 이상의 고온에서는 산화방지 특성을 잃어버리기 때문에 산소 분위기에서도 안정한 새로운 산화저항막이 필요한 실정이다.
상기와 같은 요구를 만족시키기 위한 본 발명은 강유전체막의 결정화를 위한 고온 산화 열처리 공정에서 플러그의 산화를 효과적으로 방지할 수 있는 강유전체 메모리 소자 및 그 제조 방법을 제공하는데 목적이 있다.
도 1 내지 도 6은 본 발명의 실시예에 따른 강유전체 메모리 소자 제조 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
13: 제1 플러그 폴리실리콘막 18: 제2 플러그 폴리실리콘막
19: Ti 실리사이드층 20: WBxN1-x비정질 산화방지막
24: 하부전극 25: 강유전체막
26: 상부전극
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판과 캐패시터 하부전극을 연결하는 플러그를 구비하는 강유전체 메모리 소자에 있어서, 상기 플러그 상에 형성된 텅스텐-보론-나이트라이드 산화방지층; 상기 산화방지층 상에 형성된 하부전극; 상기 하부전극 상에 형성된 강유전체막; 및 상기 강유전체막 상에 형성된 상부전극을 포함하는 강유전체 메모리 소자를 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 반도체 기판과 캐패시터 하부전극을 연결하는 플러그를 구비하는 강유전체 메모리 소자 제조 방법에 있어서, 상기 플러그 상에 텅스텐-보론-나이트라이드 산화방지층을 형성하는 단계; 상기 산화방지층과 연결되는 캐패시터 하부전극을 형성하는 단계; 상기 캐패시터 하부전극 상에 강유전체막을 형성하는 단계; 및 상기 강유전체막 상에 상부전극을 형성하는 단계를 포함하는 강유전체 메모리 소자 제조 방법을 제공한다.
본 발명은 플러그 상에 산화저항 특성이 우수한 3원계 구조를 갖는 WB1N1-x(텅스텐-보론-나이트라이드) 비정질 산화방지층을 구비하는 강유전체 메모리 소자 및 그 제조 방법을 제공하는데 특징이 있다. WB1N1-x막은 도전체 특성을 보이며 3원계 구조를 이루어 비정질층으로 형성되어 있기 때문에 종래 TiN보다 효과적으로 산화를 방지할 수 있다.
이하 첨부된 도면 도 1 내지 도 6을 참조하여 본 발명의 실시예에 따른 FeRAM 소자 제조 방법을 설명한다.
먼저 도 1에 도시한 바와 같이, STI(shallow trench isolation)(11), 트랜지스터(도시하지 않음) 등의 하부구조 형성이 완료된 반도체 기판(10) 상부에 BPSG(borophosphosilicate glass) 등으로 이루어지는 층간절연막(12)을 형성하고, 층간절연막(12)을 선택적으로 식각하여 반도체 기판(10)을 노출시키는 콘택홀을 형성한 다음, 상기 콘택홀 내에 제1 플러그 폴리실리콘막(13)을 형성한다. 이어서,비트라인과 제1 플러그 폴리실리콘막(13)을 절연시키기 위한 산화막(14), 텅스텐막(15)을 증착한 다음 비트라인 하드 마스크(16)를 형성하고, 텅스텐막(15) 및 산화막(14)을 식각해서 텅스텐막(15)으로 이루어지는 비트라인과 산화막(14) 패턴을 형성한 다음, 전체 구조 상에 절연막을 형성하고 전면식각하여 마스크 절연막(16), 텅스텐막(15) 비트라인, 산화막(14)의 적층구조 측벽에 절연막 스페이서(17)를 형성하면서 제1 플러그 폴리실리콘막(13)을 노출시킨다.
계속하여, 제1 플러그 폴리실리콘막(13) 상에 제2 플러그 폴리실리콘막(18) 및 Ti 실리사이드층(19)을 형성하고, Ti 실리사이드층(19) 상에 300 Å 내지 1500 Å 두께의 WB1N1-x비정질 산화방지층(20)을 형성한 다음, 전면식각 또는 CMP(chemical mechanical polishing) 공정을 실시하여 이웃하는 제2 플러그 폴리실리콘막(18) 상부의 WB1N1-x비정질 산화방지층(20)을 격리시킨다.
WB1N1-x비정질 산화방지층(20)은 PVD(physical vapor deposition), MOCVD(metal organic vapor deposition), PE-MOCVD(plasma enhanced metal organic chemical vapor deposition) 방식을 이용하여 형성한다.
PVD 방식으로 WB1N1-x비정질 산화방지층(20)을 형성할 경우에는 WBx단일 타겟을 이용하거나, W 타겟과 B 타겟을 이용하여 형성할 수도 있다. PVD 방식으로 WBx를 형성한 후에는 NH3또는 N2가스로 질화처리 한다.
MOCVD 방법으로 WB1N1-x비정질 산화방지층(20)을 형성할 경우에는 반응가스로 B2H6, H2, NH3또는 N2를 이용한다.
전술한 본 발명의 실시예에서는 플러그를 폴리실리콘막으로 형성하는 경우를 설명하였지만, 상기 플러그는 에피택셜 실리콘막, 텅스텐으로 형성할 수도 있다. 플러그를 텅스텐으로 형성할 경우에는 WNx, Ti 또는 TiN을 씨드층(seed layer)로 이용할 수도 있다.
다음으로 도 2에 보이는 바와 같이, 전체 구조 상에 장벽층으로서 역할하는 200 Å 내지 800 Å 두께의 질화막(21), 500 Å 내지 1500 Å 두께의 완충 산화막(22) 및 희생산화막(23)을 적층한다. 상기 질화막(21)은 저압화학기상증착법(low pressure chemical vapor deposition) 또는 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition)으로 형성한다. 식각선택성을 고려하여 완충 산화막(22)은 HDP(high density plasma) 산화막으로 형성하고, 희생산화막(23)은 PSG(phosphosilicate glass), PE-TEOS(plasma enhanced tetra ethyl ortho silicate) 또는 BPSG로 형성한다.
이어서 도 3에 도시한 바와 같이, 희생산화막(23), 완충 산화막(22) 및 질화막(21)을 선택적으로 식각하여 Ti 실리사이드층(20)을 노출시키는 개구부를 형성한다.
다음으로 도 4에 보이는 바와 같이, 전체 구조 상에 Pt 등의 전도막을 형성하고 전면식각 또는 CMP 공정을 실시하여 하부전극(24)을 형성한다.
이어서 도 5에 도시한 바와 같이, HF 또는 BOE(buffered oxide etchant)를이용한 습식식각을 실시하여 희생산화막(23)을 제거한다.
다음으로 도 6에 도시한 바와 같이, 전체 구조 상에 SrxBi2+yTa2O9(SBT) 또는 SrxBi2+y(TaiNb1-i)2O9(SBTN)으로 이루어지는 강유전체막(25)을 증착한다. SBT 또는 SBTN 각각에서 Sr의 조성비 'x'는 0.7 내지 1.0이 되도록 하고, Bi의 조성비 '2+y'는 2.05 내지 2.5가 되도록 하며, SBTN에서 Nb는 20 내지 30 % 원자농도로 도핑한다. SBT, SBTN 각각은 액상 소스(liquid source)를 이용하며 Sr, Bi, Ta, Nb 등의 출발 금속 분말을 용해시킬 때 혼합용액으로 옥탄(octane)을 사용하고, Sr, Bi, Ta, Nb 금속물질의 안정제로 n-부틸 아세테이트(n-butyl acetate)를 사용한다.
SBT 또는 SBTN 증착 후에는 N2와 O2의 혼합가스, O2또는 N2O 가스 분위기에서 핵형성을 위한 급속열처리를 실시한다. 이때 급속열처리 승온 속도는(ramp-up rate)는 80 ℃/sec. 내지 300 ℃/sec.가 되도록 한다. 이어서, 결정립 성장을 위해 600 ℃ 내지 750 ℃ 온도에서 열처리 공정을 실시한다.
이어서, 강유전체막(25) 상에 상부전극(26)을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 플러그 상에 산화저항 특성이 우수한 3원계 구조를 갖는 WB1N1-x비정질층을 형성함으로써 효과적으로 산화를 방지할 수 있다.

Claims (5)

  1. 반도체 기판과 캐패시터 하부전극을 연결하는 플러그를 구비하는 강유전체 메모리 소자에 있어서,
    상기 플러그 상에 형성된 텅스텐-보론-나이트라이드 산화방지층;
    상기 산화방지층 상에 형성된 하부전극;
    상기 하부전극 상에 형성된 강유전체막; 및
    상기 강유전체막 상에 형성된 상부전극을
    포함하는 강유전체 메모리 소자.
  2. 제 1 항에 있어서,
    상기 텅스텐-보론-나이트라이드 산화방지층은 비정질인 것을 특징으로 하는 강유전체 메모리 소자.
  3. 반도체 기판과 캐패시터 하부전극을 연결하는 플러그를 구비하는 강유전체 메모리 소자 제조 방법에 있어서,
    상기 플러그 상에 텅스텐-보론-나이트라이드 산화방지층을 형성하는 단계;
    상기 산화방지층과 연결되는 캐패시터 하부전극을 형성하는 단계;
    상기 캐패시터 하부전극 상에 강유전체막을 형성하는 단계; 및
    상기 강유전체막 상에 상부전극을 형성하는 단계
    를 포함하는 강유전체 메모리 소자 제조 방법.
  4. 제 3 항에 있어서,
    상기 텅스텐-보론-나이트라이드 산화방지층을 형성하는 단계는,
    W 타겟과 B 타겟을 이용하는 PVD 방식으로 증착공정을 실시하는 단계; 및
    NH3또는 N2가스로 질화처리하는 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  5. 제 3 항에 있어서,
    상기 텅스텐-보론-나이트라이드 산화방지층을 형성하는 단계는,
    B2H6, H2, NH3또는 N2를 반응가스를 이용하여 MOCVD 방법으로 상기 텅스텐-보론-나이트라이드 산화방지층을 형성하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
KR1020000051268A 2000-08-31 2000-08-31 텅스텐-보론-나이트라이드 비정질 산화방지막을 구비하는강유전체 메모리 소자 및 그 제조 방법 KR20020017755A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000051268A KR20020017755A (ko) 2000-08-31 2000-08-31 텅스텐-보론-나이트라이드 비정질 산화방지막을 구비하는강유전체 메모리 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000051268A KR20020017755A (ko) 2000-08-31 2000-08-31 텅스텐-보론-나이트라이드 비정질 산화방지막을 구비하는강유전체 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20020017755A true KR20020017755A (ko) 2002-03-07

Family

ID=19686506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000051268A KR20020017755A (ko) 2000-08-31 2000-08-31 텅스텐-보론-나이트라이드 비정질 산화방지막을 구비하는강유전체 메모리 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20020017755A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001368A (ko) * 2002-06-27 2004-01-07 장민석 기상증착에 의한 pbn 박막제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001368A (ko) * 2002-06-27 2004-01-07 장민석 기상증착에 의한 pbn 박막제조 방법

Similar Documents

Publication Publication Date Title
US6597029B2 (en) Nonvolatile semiconductor memory device
KR20030023143A (ko) 반도체 소자 및 그 제조 방법
US20060244022A1 (en) Semiconductor device and method of manufacturing the same
US20050255663A1 (en) Semiconductor device and method of manufacturing the same
KR100403957B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100772702B1 (ko) 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법
KR20020017755A (ko) 텅스텐-보론-나이트라이드 비정질 산화방지막을 구비하는강유전체 메모리 소자 및 그 제조 방법
KR100418570B1 (ko) 강유전체 메모리 소자 제조방법
KR20020017849A (ko) 메모리 소자의 텅스텐 질화막 하부전극 형성 방법
KR100448233B1 (ko) 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법
KR20030039893A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR20020043905A (ko) 캐패시터의 제조 방법
KR100418584B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
KR100772707B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조방법
KR101016963B1 (ko) 강유전체 메모리 소자의 제조방법
KR100321690B1 (ko) 에프램 소자의 캐패시터 제조 방법
KR100492903B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법
KR100470159B1 (ko) 이리듐 플러그를 구비한 강유전체 메모리 소자 및 그 제조방법
KR100390845B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR101016950B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR100600054B1 (ko) 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법
KR20020002613A (ko) 접촉 저항 증가 및 막의 들림을 효과적으로 방지할 수있는 반도체 메모리 소자 및 그 제조 방법
KR20030023142A (ko) 반도체 소자 제조 방법
KR20030057660A (ko) 반도체소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid