KR100318457B1 - 플라즈마를이용한강유전체박막형성방법 - Google Patents

플라즈마를이용한강유전체박막형성방법 Download PDF

Info

Publication number
KR100318457B1
KR100318457B1 KR1019980045314A KR19980045314A KR100318457B1 KR 100318457 B1 KR100318457 B1 KR 100318457B1 KR 1019980045314 A KR1019980045314 A KR 1019980045314A KR 19980045314 A KR19980045314 A KR 19980045314A KR 100318457 B1 KR100318457 B1 KR 100318457B1
Authority
KR
South Korea
Prior art keywords
thin film
ferroelectric thin
film
forming
plasma
Prior art date
Application number
KR1019980045314A
Other languages
English (en)
Other versions
KR20000027398A (ko
Inventor
김남경
염승진
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980045314A priority Critical patent/KR100318457B1/ko
Priority to US09/429,128 priority patent/US6063639A/en
Publication of KR20000027398A publication Critical patent/KR20000027398A/ko
Application granted granted Critical
Publication of KR100318457B1 publication Critical patent/KR100318457B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]

Abstract

본 발명은 저온에서 페롭스카이트 핵을 형성하여 강유전체 박막의 밀도를 향상시킬 수 있는 강유전체 박막 형성방법을 제공하는데 그 목적이 있으며, N2O, O2, H2O 등의 반응 가스들을 플라즈마 영역으로 살포시켜 가스들을 활성화, 이온화시켜 비정질 또는 유기물을 포함하는 SBTO막 또는 SBTNO막 내부로 확산 및 침투시킴으로써, Sr, Bi, Ta, Nb 금속 등과 급속한 산화반응이 일어나도록 하여 SBTO 또는 SBTNO 내에 페롭스카이트 핵을 생성한다. 이와 같은 반응으로 핵을 저온에서 형성하는 것이 가능하여 밀도가 높은 강유전체 박막을 형성할 수 있다.

Description

플라즈마를 이용한 강유전체 박막 형성방법{A method for forming ferroelectric film using plasma}
본 발명은 반도체 기술에 관한 것으로, 특히 강유전체 박막 형성 기술에 관한 것이다.
SBTO(SrxBi2-yTa2O9-z), SBTNO(SrxBi2-y(TaiNbj)2O9-z) 등의 강유전체 박막은 스트론튬-탄탈륨-옥사이드(Sr-Ta-O)의 페롭스카이트(perovskite) 구조에 비스무스-옥사이드(Bi2-iO3-j) 막이 층간에 형성된 구조를 갖는다. 이러한 Bi2-iO3-j층간 막에 의해 강유전체의 피로(fatigue) 현상을 유발하는 산소, 공공, 이온들이 소모됨으로 인하여 피로 현상에 대한 내성을 갖는다. 따라서, SBTO, SBTNO 강유전체 박막 내의 층 구조(layer structure)를 이루는 Bi2-iO3-j막은 물리적, 전기적 특성 향상에 중요한 요소가 된다.
종래의 강유전체 캐패시터의 강유전체 박막 형성 공정은 다음의 표 1과 같은 과정으로 이루어진다.
단계 제1 단계 제2 단계 제3 단계 제4 단계
공정 SBTO, SBTNO 도포 베이크 (bake) 핵 형성 결정립성장
상기 표 1을 참조하면, 종래에는 하부전극이 형성된 기판 상에 SBTO막 또는 SBTNO막을 도포하고 유기물 휘발이 가능한 온도에서 베이크를 실시하여 비정질 상태의 박막을 형성한 다음, 큰 열에너지를 공급하여 SBTO막 또는 SBTNO막에 페롭스카이트 핵을 형성하고, 후속 고온열처리 공정을 실시하여 2000∼3000Å의 결정립이 성장되도록 하는 과정을 통해 강유전체 캐패시터의 강유전체 박막을 형성하였다.
상기와 같은 과정에서 SBTO막 또는 SBTNO막에 핵을 생성시키지 않고 후속 고온 열처리만 수행할 경우 결정립 성장은 크게 일어나지 않고 700 Å 이하 크기의 작은 결정립이 형성된다. 이러한 작은 크기의 결정립을 갖는 박막은 분극값 또한작아서 FeRAM 소자에는 적용하기 어렵다. 따라서, FeRAM 소자에 적용하기 위해서는 SBTO막 또는 SBTNO막의 결정립을 크게 형성하여야 하며 이를 위해서 핵 생성 공정은 필수적이다.
종래에는 SBTO막 또는 SBTNO막의 페롭스카이트 핵 생성을 위해 750 ℃ 이상의 고온과 높은 승압 속도로 급속열처리(rapid thermal process, RTP)하는 방법을 사용하고 있다. 그러나, 이와 같은 고온과 높은 승압 속도에서는 결정립 성장에 대한 구동력이 크기 때문에 성장이 빨리 일어나 후속 고온 열처리시 다공성(porous) 박막이 형성될 가능성이 크다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 저온 핵 생성을 통해 강유전체 박막의 밀도를 증가시킬 수 있는 강유전체 박막 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 강유전체 캐패시터 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
9 : 하부전극 10 : 비정질막
10A : 강유전체 박막 11 : 상부전극
상기의 기술적 과제를 해결하기 위한 본 발명은, 스트론튬-비스무스-탄탈륨(SBT)계 강유전체 박막 형성방법에 있어서, 소정의 하부층이 형성된 기판 상에 비정질 상태의 강유전체 박막을 형성하는 제1 단계; 상기 비정질 상태의 강유전체 박막에 대하여 베이크 공정을 실시하는 제2 단계; 플라즈마 활성화 상태에서 산화반응을 유도하여 상기 비정질 상태의 강유전체 박막 내에페롭스카이트(perovskite) 핵을 생성하는 제3 단계; 및 상기 비정질 상태의 강유전체 박막에 대하여 결정립 성장을 위한 열처리 공정을 실시하는 제4 단계를 포함하여 이루어진다.
플라즈마 내에서 가속된 전자들이 충분한 에너지를 갖게 되면 가스 핵종(species)과 충돌하여 활성화(excitation), 이온화(ionization) 등의 반응이 일어나고, 여기된 중성자(excited neutrons) 또는 자유 기(free radical)와 같은 높은 반응성 핵종(highly reactive species)을 생성시킨다. 플라즈마 상태에서 생성된 반응성 핵종은 부모 핵종(parent species) 보다 물리적 화학적 반응에 대하여 더 낮은 에너지 장벽을 가지며 반응 또한 저온에서 일어난다. 본 발명은 이러한 기술적 원리를 이용하여 N2O, O2, H2O 등의 반응 가스들을 플라즈마 영역으로 살포시켜 가스들을 활성화, 이온화시켜 비정질 또는 유기물을 포함하는 SBTO막 또는 SBTNO막 내부로 확산 및 침투시킴으로써, Sr, Bi, Ta, Nb 금속 등과 급속한 산화반응이 일어나도록 하여 SBTO 또는 SBTNO 내에 페롭스카이트 핵을 형성한다. 이와 같은 반응으로 핵을 저온에서 형성하는 것이 가능하여 밀도가 높은 강유전체 박막을 형성할 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1 내지 도 4는 본 발명의 일 실시예에 따른 강유전체 캐패시터 형성 공정을 설명한다.
먼저, 도 1에 도시된 바와 같이 소자분리막(1), 게이트 산화막(2), 게이트 전극(3), 제1 층간절연막(4), 비트라인(5), 제2 층간절연막(6) 및 폴리실리콘 플러그(7) 형성이 완료된 실리콘 기판(S) 상에 접착막(8) 및 하부전극(9)을 차례로 형성한다. 이때, 하부전극은 Pt막, Ir막 또는 Ru막 등의 금속으로 형성하거나, IrO2-x또는 RuO2-y등과 같은 전도성 산화물로 형성한다. 하부전극을 Pt로 형성할 경우 접착막(8)으로는 Ti막, Ta막, Ta2O5막, TaxOy막 또는 Ru막을 형성하며, 접착막을 Ti로 형성할 경우에는 Ti막을 산화시켜 폴리실리콘 플러그(7) 상에 TiOx가 형성되도록 한다. 또한, 접착막(8)과 하부전극(9)을 Ti/Pt 적층 구조로 형성할 경우 이후의 공정에서 산화공정을 실시하여 TiO2-x물질이 계면에 형성되도록 한다. 또한, 접착막(8)을 Ta막으로 형성할 경우 유기화학증착법으로 Ta막 상에 Ta2O5막을 형성하기도 한다.
다음으로, 도 2에 도시된 바와 같이 상기 하부전극(9) 상에 스핀-온 코팅(spin-on coating) 방법 등으로 SBTO, SBTNO 등의 비정질막(10)을 도포한다. 스핀-온 코팅 방법을 이용한 비정질막(10) 도포시 Sr, Bi, Ta 및 Nb 금속과 결합하여 유기물을 형성한 EMOD(enhanced metal organic deposition) 화학제(chemical)를 이용한다. 이때, EMOD 화학제의 점도를 줄이기 위해 엔-부틸아세테이트(n-butylacetate), 옥탄(octane), IPA(isopropyl alcohol)를 첨가한다. 비정질막(10)은 물리기상증착법(physical vapor deposition, PVD), 유기화학기상증착법(chemical vapor deposition), LSMCD(liquid source mixed chemical deposition) 방법 또는 레이저 용발 증착(laser ablation deposition) 방법 등으로 형성할 수도 있다.
이어서, 150∼300℃의 온도에서 베이크 공정을 실시한다. 베이크는 자일렌(xylene), 뷰틸아세테이트(butyl acetate)를 휘발시키기 위한 1단계 베이크 공정과 2-에칠 헥사노메이트(2-ethylhexanomate), 2-에칠 헥사노익 엑시드(2-ethylhexanoic acid)를 휘발시키기 위한 2단계 베이크 공정으로 이루어진다.
다음으로, 도 3에 도시된 바와 같이 플라즈마 상태에서 산화반응을 일으켜 1000∼3000Å 두께의 SBTO 또는 SBTNO 비정질막(10)에 페롭스카이트 핵을 생성한다.
이때, N2O, O2, H2O 중 적어도 어느 하나의 산화 가스를 플라즈마가 발생되어 있는 챔버(chamber) 내부로 살포시켜 비정질막 내에 급속한 산화반응을 유도함으로써 페롭스카이트 핵을 생성시킨다. 한편, 상기의 산화 가스 중 N2O 가스나 O2가스를 사용하는 경우에는 N2O 또는 O2가스를 H2O(liquid)가 담긴 버블러(bubbler)에 웨팅(wetting)시켜 증기(vapor) 상태로 상대적으로 많은 반응가스들을 흡입시킬 수 있다. 이러한 핵 생성 반응에서 플라즈마 상태를 유지하기 위하여 80∼200W의 RF(radio frequency), ECR(electron cyclotron resonance) 플라즈마 공급원을 이용하며, 0.5∼5Torr의 압력 및 350∼550℃의 기판 온도 조건을 사용한다.
다음으로, 도 4에 도시된 바와 같이 결정립 성장을 위한 열처리 공정을 실시하여 강유전체 박막(10A)을 형성하고, 강유전체 박막(10A) 상에 상부전극(11)을 형성한 다음, 상부전극(11), 강유전체 박막(10A), 하부전극(9) 및 접착막(8)을 패터닝하여 강유전체 캐패시터를 형성한다.
이후, SiO2막과 같은 층간절연막 등을 형성한다.
상기와 같은 공정을 실시하는 경우, 저온에서 SBTO, SBTNO막에 미세한 페롭스카이트 결정핵을 형성할 수 있으며, 이에 따라 밀도가 높은 강유전체 박막을 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 저온에서 SBTO, SBTNO막에 미세한 페롭스카이트 결정핵을 형성할 수 있도록 함으로써 밀도가 높은 강유전체 박막을 얻을 수 있는 효과가 있으며, 이로 인하여 분극값이 높고 누설전류가 작은 강유전체 박막을 형성할 수 있어 소자의 전기적 특성을 향상시킬 수 있다.

Claims (5)

  1. 스트론튬-비스무스-탄탈륨(SBT)계 강유전체 박막 형성방법에 있어서,
    소정의 하부층이 형성된 기판 상에 비정질 상태의 강유전체 박막을 형성하는 제1 단계;
    상기 비정질 상태의 강유전체 박막에 대하여 베이크 공정을 실시하는 제2 단계;
    플라즈마 활성화 상태에서 산화반응을 유도하여 상기 비정질 상태의 강유전체 박막 내에 페롭스카이트(perovskite) 핵을 생성하는 제3 단계; 및
    상기 비정질 상태의 강유전체 박막에 대하여 결정립 성장을 위한 열처리 공정을 실시하는 제4 단계
    를 포함하여 이루어진 강유전체 박막 형성방법.
  2. 제1항에 있어서,
    상기 제3 단계에서,
    N2O, O2, H2O 중 적어도 어느 하나의 산화 가스를 플라즈마가 발생되어 있는 챔버(chamber) 내부로 살포하여 산화반응을 유도하는 것을 특징으로 하는 강유전체 박막 형성방법.
  3. 제2항에 있어서,
    상기 제3 단계에서,
    플라즈마 활성화 상태를 유지하기 위하여 80∼200W의 플라즈마 전력을 사용하는 것을 특징으로 하는 강유전체 박막 형성방법.
  4. 제3항에 있어서,
    상기 제3 단계에서,
    0.5∼5Torr의 압력 및 350∼550℃의 기판 온도 조건을 사용하는 것을 특징으로 하는 강유전체 박막 형성방법,
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 강유전체 박막은,
    SBTO막(SrxBi2-yTa2O9-z) 또는 SBTNO막(SrxBi2-y(TaiNbj)2O9-z)인 것을 특징으로 하는 강유전체 박막 형성방법.
KR1019980045314A 1998-10-28 1998-10-28 플라즈마를이용한강유전체박막형성방법 KR100318457B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980045314A KR100318457B1 (ko) 1998-10-28 1998-10-28 플라즈마를이용한강유전체박막형성방법
US09/429,128 US6063639A (en) 1998-10-28 1999-10-28 Method for fabricating ferroelectric capacitor of nonvolatile semiconductor memory device using plasma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045314A KR100318457B1 (ko) 1998-10-28 1998-10-28 플라즈마를이용한강유전체박막형성방법

Publications (2)

Publication Number Publication Date
KR20000027398A KR20000027398A (ko) 2000-05-15
KR100318457B1 true KR100318457B1 (ko) 2002-02-19

Family

ID=19555731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045314A KR100318457B1 (ko) 1998-10-28 1998-10-28 플라즈마를이용한강유전체박막형성방법

Country Status (2)

Country Link
US (1) US6063639A (ko)
KR (1) KR100318457B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905161B1 (ko) * 2008-08-20 2009-06-29 주식회사 하이닉스반도체 반도체 소자의 제조 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194754B1 (en) * 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
TWI261914B (en) * 1999-07-07 2006-09-11 Sony Corp A method for fabricating dielectric films
US6623656B2 (en) 1999-10-07 2003-09-23 Advanced Technology Materials, Inc. Source reagent composition for CVD formation of Zr/Hf doped gate dielectric and high dielectric constant metal oxide thin films and method of using same
US7094284B2 (en) 1999-10-07 2006-08-22 Advanced Technology Materials, Inc. Source reagent compositions for CVD formation of high dielectric constant and ferroelectric metal oxide thin films and method of using same
US6348705B1 (en) * 1999-12-22 2002-02-19 Advanced Technology Materials, Inc. Low temperature process for high density thin film integrated capacitors and amorphously frustrated ferroelectric materials therefor
KR20020009332A (ko) * 2000-07-26 2002-02-01 주승기 강유전체 박막의 결정화 방법
KR100772702B1 (ko) * 2000-08-31 2007-11-02 주식회사 하이닉스반도체 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법
KR100388467B1 (ko) * 2001-06-30 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법
JP2003298021A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 強誘電体薄膜の形成方法、強誘電体メモリならびに強誘電体メモリの製造方法、および半導体装置ならびに半導体装置の製造方法
KR100476375B1 (ko) * 2002-12-27 2005-03-17 주식회사 하이닉스반도체 캐패시터 및 그를 구비하는 비휘발 소자의 제조 방법
KR100532434B1 (ko) * 2003-05-09 2005-11-30 삼성전자주식회사 반도체 메모리 소자의 커패시터 제조 방법
KR100604845B1 (ko) 2004-04-12 2006-07-26 삼성전자주식회사 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
KR100818165B1 (ko) * 2006-02-09 2008-04-02 (주)이온본드 엘트론 윤활성과 내마모성이 우수한 다층복합피막의 제조방법
KR101275800B1 (ko) * 2006-04-28 2013-06-18 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR100876836B1 (ko) 2007-06-29 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2834355B2 (ja) * 1991-11-25 1998-12-09 松下電器産業株式会社 強誘電体薄膜構成体の製造方法
JPH05313149A (ja) * 1992-05-14 1993-11-26 Matsushita Electric Ind Co Ltd 液晶用基板の製法
JP3239445B2 (ja) * 1992-06-09 2001-12-17 セイコーエプソン株式会社 誘電体素子及びその製造方法並びに半導体記憶装置
JPH06260018A (ja) * 1993-03-04 1994-09-16 Matsushita Electric Ind Co Ltd 強誘電体薄膜素子およびその製造方法
US5589284A (en) * 1994-08-01 1996-12-31 Texas Instruments Incorporated Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
JP3297974B2 (ja) * 1995-07-26 2002-07-02 ソニー株式会社 ペロブスカイト型酸化物薄膜のプラズマエッチング方法および半導体装置の製造方法
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
JP3587004B2 (ja) * 1996-11-05 2004-11-10 ソニー株式会社 半導体メモリセルのキャパシタ構造及びその作製方法
JPH10200060A (ja) * 1997-01-14 1998-07-31 Sony Corp 強誘電体キャパシタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905161B1 (ko) * 2008-08-20 2009-06-29 주식회사 하이닉스반도체 반도체 소자의 제조 장치

Also Published As

Publication number Publication date
US6063639A (en) 2000-05-16
KR20000027398A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
KR100318457B1 (ko) 플라즈마를이용한강유전체박막형성방법
US5728603A (en) Method of forming a crystalline ferroelectric dielectric material for an integrated circuit
US6365519B2 (en) Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
EP1042529B1 (en) Method for selectively depositing bismuth based ferroelectric films
KR20010033554A (ko) 강유전성 박막 증착 방법
EP1087035B1 (en) Method and apparatus for formation of thin film
JP3419665B2 (ja) 半導体装置の製造方法
KR100398495B1 (ko) 무용제 전구체 액체 혼합물을 사용한 다중 성분ＺｒＳｎＴｉ 및 ＨｆＳｎＴｉ 산화물의 증착 및 어닐링처리 방법
KR100321714B1 (ko) 반도체메모리소자의캐패시터제조방법
KR20020002559A (ko) 금속유기용액 화학증착을 이용한비스무스란탄티타늄산화막 강유전체 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20000003484A (ko) 반도체 장치의 캐패시터 형성 방법
KR100461506B1 (ko) 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법
KR100384869B1 (ko) 캐패시터의 제조 방법
KR100362185B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100296128B1 (ko) 강유전 메모리 소자의 캐패시터 제조 방법
KR100349693B1 (ko) 강유전체 캐패시터의 형성 방법
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100671634B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100333662B1 (ko) 강유전체 캐패시터 제조 방법
KR20010061314A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR20020065246A (ko) 반도체 커패시터의 제조방법
KR20020048619A (ko) 캐패시터 제조 방법
KR20000042448A (ko) 비휘발성 메모리 소자의 강유전체 캐패시터 제조 방법
KR20050000898A (ko) 강유전체 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee