KR20020009332A - 강유전체 박막의 결정화 방법 - Google Patents

강유전체 박막의 결정화 방법 Download PDF

Info

Publication number
KR20020009332A
KR20020009332A KR1020000043139A KR20000043139A KR20020009332A KR 20020009332 A KR20020009332 A KR 20020009332A KR 1020000043139 A KR1020000043139 A KR 1020000043139A KR 20000043139 A KR20000043139 A KR 20000043139A KR 20020009332 A KR20020009332 A KR 20020009332A
Authority
KR
South Korea
Prior art keywords
thin film
ferroelectric
layer
ion
manufacturing
Prior art date
Application number
KR1020000043139A
Other languages
English (en)
Inventor
주승기
이장식
박응철
Original Assignee
주승기
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주승기 filed Critical 주승기
Priority to KR1020000043139A priority Critical patent/KR20020009332A/ko
Priority to US09/749,762 priority patent/US6335207B1/en
Publication of KR20020009332A publication Critical patent/KR20020009332A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/088—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C23C14/5833—Ion beam bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 PZT 등의 강유전체 박막 소자의 피로 현상과 노화 현상 등에 따른 신뢰도 저하를 방지하고 저온에서 결정화가 가능할 수 있도록 해 주는 강유전체 박막 소자 제조 방법에 관한 것으로, 반도체 기판의 일면에 절연층을 형성하는 단계와; 상기 절연층 위에 전극층을 형성하는 단계와; 상기 전극층 위에 강유전체층을 형성하는 단계와; 상기 강유전체층을 이온화된 가스를 이용하여 이온 손상 처리를 하는 단계로 이루어진다.

Description

강유전체 박막 소자 제조 방법{Fabricating Method of Thin Film Element with Layer of Ferroelectric Material}
본 발명은 강유전체 박막 소자 제조 방법에 관한 것으로, 보다 상세하게는 PZT 등의 강유전체 박막 소자의 피로 현상과 노화 현상 등에 따른 신뢰도 저하를방지하고 저온에서 결정화가 가능할 수 있도록 해 주는 강유전체 박막 소자 제조 방법에 관한 것이다.
일반적으로, 페로브스카이트(Perovskite)형 강유전체(Ferroelectric)인 PZT(PbZrxTi1-xO3)는 우수한 압전성, 초전성, 강유전성을 나타내기 때문에 여러 소자에 이용되어 왔다.
최근에는 상기 PZT를 스퍼터링, CVD, 졸-겔(sol-gel) 등의 방법으로 박막 형태로 증착하고, 이에 의하여 발생되는 분극 특성을 이용하여 정보를 저장하는 FRAM(Ferroelectric Random Memory)과, 고유전율을 이용한 DRAM(Dynamic Random Memory)으로의 응용에 대한 연구가 활발하게 진행되고 있다.
그러나, 정보를 저장하고 읽는 과정을 반복함에 따라서 분극 특성이 저하되는 피로 현상(Fatigue)과 시간에 따라서 특성이 저하되는 노화 현상(Aging) 그리고 낮은 파괴 전장과 큰 누설 전류 등으로 인하여 실용화에 제한을 받고 있다.
현재 연구 방향은 백금(Pt) 전극 대신에 산화루테늄(RuO2)과 같은 산화물 전극을 사용하여 피로 현상을 줄이고자 노력하고 있으나, 이러한 경우에는 상대적으로 누설 전류가 증가하는 문제점이 있었다.
또한, PZT와 함께 메모리 소자 제작을 위해 활발하게 연구가 진행되고 있는 SBT(SrBi2Ta2O9)와 같은 Bi계 강유전체 물질의 경우에는 PZT와 같은 열화 현상은 심하지 않은 반면 700℃ 이상의 고온의 결정화 온도가 필요하다는 문제점이 있다.
강유전체 박막을 메모리 소자에 응용하기 위해서는 우수한 전기적 특성 외에도 확산 방지막의 산화 방지 등을 위한 저온 공정, 각각의 소자마다 균일한 특성을 위한 강유전체 박막의 균일하고 미세한 결정립 크기가 요구된다.
일반적으로 PZT 박막을 분극 특성을 갖는 페로브스카이트 상으로 만들기 위해서는 증착할 때의 기판 온도를 500℃ 이상으로 가열하여 증착하거나, 증착한 후에 관상로나 급속 열처리 장치 등으로 적절한 후열처리를 하여야 한다.
따라서, 본 발명은 이러한 종래 기술의 문제점을 감안하여 안출된 것으로, 그 목적은 강유전체인 PZT 박막을 이용하여 많은 사이클의 사용 후에도 분극값이 우수하게 유지되면서 누설 전류량이 작고, 기존의 메모리 생산 설비를 이용하여 불휘발성 메모리 소자로 제조할 수 있는 강유전체 박막 소자 제조 방법을 제공하는데 있다.
도 1은 본 발명에 따른 강유전체 박막 소자를 제조하기 위하여 PZT 박막에 이온 처리를 하는 방법을 설명하기 위한 모식도.
도 2는 이온 처리 공정을 거친 PZT 박막의 결정화 양상을 나타내는 X-선 회절 그래프.
도 3은 이온 처리 공정을 거친 PZT 박막의 유전 특성을 설명하기 위한 그래프.
도 4는 이온 처리 공정을 거친 PZT 박막의 피로 특성을 설명하기 위한 그래프.
도 5는 이온 처리 공정을 거친 PZT 박막의 전자현미경 사진.
도 6은 이온 처리 공정을 거치지 않은 PZT 박막의 전자현미경 사진.
상기한 목적을 달성하기 위하여, 본 발명은 반도체 기판의 일면에 절연층을 형성하는 단계와; 상기 절연층 위에 전극층을 형성하는 단계와; 상기 전극층 위에 강유전체층을 형성하는 단계와; 상기 강유전체층을 이온화된 가스를 이용하여 이온 손상 처리를 하는 단계로 이루어지는 것을 특징으로 하는 강유전체 박막 소자 제조 방법을 제공한다.
상기 반도체 기판은 p-타입 실리콘 기판을 이용하고, 상기 절연층은 상기 실리콘 기판을 열 산화시켜서 생성된 산화규소층으로 이루어지고, 상기 전극층은 백금으로 이루어지며, 이 백금층은 상기 반도체 기판의 온도를 350℃로 유지하면서아르곤 가스를 이용하여 DC 스퍼터링법으로 증착하여 2000Å 정도의 두께로 형성되어 이루어진다.
상기 가스는 산소, 질소, 아르곤, 수소 중에서 어느 한 종류의 가스를 선택하여 사용하고, 상기 강유전체층은 ABOx형태의 강유전체 물질로 이루어지며, 상기 A는 납(Pb), 바륨(Ba), 스트론튬(Sr) 중에서 적어도 어느 하나이고, 상기 B는 지르코늄(Zr), 티타늄(Ti), 란탄(La), 텅스턴(W) 중에서 적어도 어느 하나로 이루어지며, 상기 강유전체층은 상기 A, B 금속 타겟을 이용하여 산소와 아르곤의 반응성 스퍼터링법으로 증착하여 3000Å 두께로 형성된다. 그리고, 상기 강유전체층을 형성하기 전에 순수한 아르곤을 이용하여 15∼25분 동안, 그리고 산소와 아르곤의 혼합 가스를 이용하여 10분 이상 프리스퍼터링 처리함으로써, 타겟의 표면 산화 정도를 포화시켜서 증착 속도를 일정하게 한다.
상기 이온 손상 처리 단계에서의 이온 손상 처리는 불순물 주입 장치(Ion Mass Doping System)를 이용하여 처리하며, 초기 진공은 5×10-6torr로 유지하여, 가속된 이온이 시편에 도달하기 전에 산란되는 것을 방지해 주며, 상기 강유전체 이온 손상 처리 후에 산소 분위기에서 500∼600℃ 온도 범위에서 후열처리를 한다.
상기한 바와 같이 본 발명에서는 PZT와 같은 강유전체 박막에 이온 손상 처리를 함으로써, 유전 특성 및 피로 특성 등의 전기적 특성이 향상되었고, 특히 낮은 온도에서도 결정화가 가능하기 때문에 제조상의 이점을 제공한다.
(실시예)
이하에 상기한 본 발명을 바람직한 실시예가 도시된 첨부 도면을 참고하여 더욱 상세하게 설명한다.
첨부한 도면, 도 1은 본 발명에 따른 강유전체 박막 소자를 제조하기 위하여 PZT 박막에 이온 처리를 하는 방법을 설명하기 위한 모식도, 도 2는 이온 처리 공정을 거친 PZT 박막의 결정화 양상을 나타내는 X-선 회절 그래프, 도 3은 이온 처리 공정을 거친 PZT 박막의 유전 특성을 설명하기 위한 그래프, 도 4는 이온 처리 공정을 거친 PZT 박막의 피로 특성을 설명하기 위한 그래프, 도 5는 이온 처리 공정을 거친 PZT 박막의 전자현미경 사진, 도 6은 이온 처리 공정을 거치지 않은 PZT 박막의 전자현미경 사진이다.
일반적으로 강유전체 박막은 주상(columnar) 구조를 나타내며, 이 때 전극에 수직하게 배열된 결정립계는 산소 공공 등의 확산 경로로 작용하여 피로 현상을 더욱 가속시킨다. 선택적 핵 생성 및 성장법에 의한 결정립계의 배제는 이러한 열화 촉진 요인을 제거할 수 있으므로 박막의 특성 향상을 꾀할 수는 있으나 실제 공정에서 핵 생성 자리를 형성하기 위한 마스크(mask) 공정 및 식각 공정이 도입되어야 하므로, 공정이 복잡해지고 수율이 감소하는 문제가 있을 수 있다.
따라서, 본 발명에서는 이러한 공정상의 문제와 결정립계의 특성을 동시에 해결할 수 있는 방안으로 결정립의 극미세화를 통한 미세 구조의 조절을 통하여 결정립계의 효과를 효율적으로 억제할 수 있는 방법을 제시하고자 한다.
결정립의 크기를 미세화하기 위해서는 단결정립을 형성할 때와는 반대로 커다란 핵 생성 속도와 낮은 성장 속도가 필요하며, 낮은 성장 속도를 얻기 위해서는보다 낮은 온도에서 상 전이가 가능해야 한다.
그러나, 열처리 온도가 감소하면 핵 생성 속도 또한 감소하여 상 변태가 잘 이루어지지 않으므로, 낮은 온도에서도 핵 생성을 가능하게 하는 인위적인 조작이 필요하다.
본 발명에서는 이러한 조작으로 PZT 박막에 아르곤 이온에 의한 이온 손상 처리를 제시하고자 하는 것이다. 즉, 아르곤(Ar) 이온 손상 처리로 PZT 박막 내부에 미세 공공이나 결정 결함 등을 유입시킴으로써 박막의 내부 에너지를 증가시키고 이를 통하여 상 변태에 필요한 활성화 에너지를 감소시켜 결정화 온도를 감소시키고자 하였으며, 저온에서 제작된 극미세 결정립을 갖는 PZT 박막의 미세 구조와 전기적 특성을 규명하여 실제 공정에서의 적용 가능성을 평가하고자 하였다.
본 발명은 상기와 같은 아르곤 이온 손상 처리가 PZT 박막의 결정화에 미치는 영향을 평가하기 위하여 다음과 같은 방법으로 실험을 하였다.
규소(Si) 기판에 백금(Pt) 및 PZT 박막을 증착하기 위해서 3-건 마그네트론 스퍼터링 장치를 사용하였으며, 시편 홀더는 이온의 충돌에 의한 효과를 최소화하기 위하여 각 건의 중심으로 이루어진 동심원의 중심에 위치시켰으며, 접촉 가열식 히터를 이용하여 최대 500℃까지 가열할 수 있도록 하였다. 로터리 펌프와 오일 확산 펌프를 이용하여 최대 1×10-6torr의 초기 진공을 얻을 수 있도록 하였으며, 균일한 박막의 증착을 위하여 시편 홀더를 회전시킬 수 있도록 하였다.
본 발명은 도 1에 나타낸 바와 같이 형성하기 위하여, 기판은 p-타입 Si 웨이퍼를 열산화시켜서 SiO2(5000Å)막을 형성한 후에 황산(H2SO4)과 과산화수소수(H2O2)의 1 : 1 용액에서 10분, 완충 불산 용액(Buffered HF solution)에서 10초 동안 세정하여 사용하였다.
백금(Pt) 박막의 증착은 순수한 아르곤(Ar) 가스를 이용하여 DC 스퍼터링(sputtering) 법으로 증착하였으며, 증착 중 기판 온도는 350℃로 유지하였다.
초기 진공은 5×10-6torr 이하로 하였고, 증착 중 공정 압력은 유량 조절기와 컨덕션 밸브(conduction valve)를 이용하여 20mtorr를 유지하였다.
PZT 박막의 증착은 Pb, Zr, Ti 금속 타겟을 이용하고, 산소와 아르곤을 이용한 반응성 스퍼터링법으로 증착하였다.
산소와 아르곤의 비율은 유량 조절기를 이용하여, 그 비율이 1 : 9가 되도록 하였으며, 증착 중 공정 압력은 20mtorr를 유지하였다.
이 때, 각 시편의 프리스퍼터링(pre-sputtering)은 순수한 아르곤을 이용하여 20분, 산소와 아르곤의 혼합 가스를 이용하여 10분 이상 해줌으로써, 반응성 스퍼터링을 할 때에 타겟의 표면 산화 정도를 포화시켜 증착 속도를 일정하게 유지하였다.
각 타겟에 인가되는 파워(power)를 조절하여 Pb/(Zr+Ti)의 조성은 약 1.2의 비율이 되도록 변화시켰으며, Zr과 Ti의 비율은 Zr/(Zr+Ti)이 약 0.7이 되도록 하고, Ta를 첨가하는 경우의 Ta 조성비는 Ta/(Pb+Zr+Ti+Ta)이 약 0.018이 되도록 고정하였다.
이러한 PZT 박막의 증착 조건을 표 1에 나타내었다.
시편 구조 Pt(2000Å)/SiO2(5000Å)/Si
시편 온도 350℃
가스 흐름 Ar(1sccm) + O2(9sccm)
압력 20mtorr
전력 Pb RF 30W
Zr RF 80W
Ti RF 320W
본 발명에서 이용하는 이온 손상 공정 방법은 반도체 공정에서 사용되는 불순물 주입 장치(Ion Mass Doping System)를 이용하여 PZT 박막의 선택적 핵 생성 및 결정립계의 미세화 과정에서 이온 손상 처리를 하였다.
여기서, 불순물 주입장치는 플라즈마 발생부에 RF(Radio Frequency) 전력을 인가하여 플라즈마를 발생시킨 후 2개의 격자 사이에 높은 DC 전압을 인가하여 이온을 일 방향으로 조사시킬 수 있도록 고안된 장치이다.
그리고, 시편과 가속 격자의 거리는 3cm로 고정시켰으며, 시편 홀더를 회전시켜 균일한 이온 손상 처리가 이루어지도록 하였다.
이온 손상 공정의 초기 진공은 5×10-6torr로 유지하였는데, 이는 가속된 이온이 시편에 도달하기 전에 산란되는 현상을 최소화하기 위해서이다.
이온 손상 공정에서는 99.99%의 순수한 아르곤과 산소 등을 이용하여 플라즈마를 발생시켰으며, 이 때 RF 전력은 200W로 고정시키고 DC 가속 전압을 변화시켜서 이온 손상 정도를 조절하였다.
이러한 이온 손상 공정의 조건을 표 2에 나타내었다.
기본 압력 ∼10-6torr
가스 흐름 Ar 3sccm
공정 압력 ∼10-3torr
시편 회전 속도 5rpm
RF 전력 200W
DC 전압 15kV
이온 전류 5mA
에칭 속도 50Å/min
PZT 박막의 후열처리는 할로겐 램프를 이용한 급속 열처리 장치 및 관상로를 이용하여 대기 및 산소 분위기에서 500∼600℃ 범위에서 온도를 변화시키며, 후열처리를 하였으며, 온도를 정확하게 조절하기 위하여 시편과 동일한 구조의 표준 시편에 열전대쌍을 접촉시켜 온도를 보상하였다.
PZT 박막의 조성은 EDS(Energy Dispersive Spectroscopy)와 오제 전자 분광법(Auger Electron Spectroscopy, AES)으로 확인하였고, PZT 박막의 미세구조는 광학 현미경(Optical Microscopy) 및 주사 전자현미경(Scanning Electron Microscopy, SEM)으로 측정하였다.
PZT 박막의 두께는 α-스텝과 SEM으로 측정하였고, 표면 거칠기는 원자력 현미경(Atomic Force Microscopy)을 이용하여 분석하였다.
X선 회절 분광기(XRD)를 이용하여 상 형성을 관찰하였으며, 전기적 특성을 측정하기 위하여 리프트-오프(lift-off)법 및 쉐도우 마스크를 이용하여 백금(Pt) 상부 전극을 형성하였다.
PZT 박막의 분극 특성은 강유전체의 분극 특성 시험에 사용되는 레디언트(Radient)사의 RT66A를 이용하여 측정하였고, 미세 전류 측정 장비인 HP사의 HP4140B를 이용하여 박막의 누설 전류 특성을 측정하였다.
피로특성은 상기 RT66A와 HP3325B, 펑션 제너레이터(Function Generator)를 사용하여 주파수를 1kHz에서 2MHz까지 변화시키면서 측정하였다.
아르곤은 불활성 기체로 질량이 크고 쉽게 이온화되므로 아르곤 플라즈마를 이용하여 PZT 박막에 IMD(Ion Mass Doping)를 하면 다른 화학적인 반응을 배제한 채 효율적으로 이온 손상(Ion damage)을 인가할 수 있다. 가속된 아르곤 이온은 충돌할 때에 파이로클로어(Pyrochlore) 상의 PZT 박막 내에 물리적인 결정 결함을 유도할 수 있으며, 이는 박막의 자유 에너지를 증가시키는 효과를 유발한다.
파이로클로어 상의 자유에너지 증가는 후열처리 공정에서 페로브스카이트 상으로의 상 전이에 필요한 활성화 에너지를 감소시켜 주어 결정화 온도의 감소를 초래한다(도 2참조).
550℃에서 3시간 열처리한 경우에 5kV 이하의 가속 전압으로 이온 손상 처리한 PZT 박막은 페로브스카이트 구조로 전혀 변태되지 않았으나, 10kV의 가속 전압으로 이온 손상 처리한 PZT 박막에서는 페로브스카이트 구조의 (110)면이 나타나기 시작하고, 15kV의 가속 전압으로 이온 주입한 경우에는 파이로클로어 상이 모두 페로브스카이트 구조로 변태되었다.
동일한 구조의 PZT 박막을 600℃에서 30분간 열처리할 경우에는 5kV의 가속 전압으로 이온 손상 처리하여도 이미 결정화가 시작되고 10kV 이상의 가속 전압으로 이온 손상 처리된 PZT 박막은 모두 페로브스카이트 구조로 변태되는 것으로 나타났다.
550℃에서 3시간 열처리할 경우 이온 손상 처리하지 않은 PZT 박막의 경우 아무런 변화를 보이지 않았지만 5kV의 가속 전압으로 이온 손상 처리한 경우 크기 1㎛ 이하의 작은 핵이 생성되기 시작하였다.
XRD 결과로는 페로브스카이트 상으로의 변화가 관찰되지 않았는데, 이는 페로브스카이트 구조로 변태된 양이 너무 적기 때문이라고 생각된다.
10kV의 가속 전압으로 이온 손상 처리한 경우에도 크기 1㎛ 이하의 페로브스카이트 상이 매우 조밀하게 관찰되고 있으나, 아직 변태되지 않은 파이로클로어 상이 잔류하며, 15kV로 이온 손상 처리된 경우에는 아주 미세한 입자들로 구성된 페로브스카이트 구조의 PZT 박막으로 변태가 완료되었다.
5kV와 10kV의 가속 전압으로 이온 손상 처리된 PZT 박막을 550℃에서 3시간 동안 열처리한 경우를 비교해 보면 페로브스카이트 구조로 변태되는 과정에서 이온 손상 처리할 때의 가속 전압이 커질수록 생성되는 페로브스카이트 상의 핵의 수가 증가되고, 생성된 핵의 성장 속도에는 영향을 주지 않는 것이 관찰되었는데, 이는 660℃에서 열처리한 경우에서 보다 명백하게 나타났다.
즉, 660℃에서 열처리한 경우 이온 손상 처리되지 않은 PZT 박막은 30분 동안 2.54×10-4cm2내의 관찰 면적에서 2개의 로제트(rosette)가 관찰되었으며, 5kV로 이온 손상 처리된 경우에는 25개로 로제트의 수가 증가하나, 그 크기는 비슷하였다.
10kV 이상으로 이온 손상 처리된 경우에는 페로브스카이트 상이 미세하게 나타나는데, 이는 성장 속도보다 핵 생성 속도가 월등하게 증가하여 생성된 핵으로부터 성장할 때 이웃하는 로제트와 충돌하는 거리가 짧아지기 때문이다.
이로부터 이온 손상 처리할 때의 가속 전압이 증가할수록 핵 생성 속도는 증가하며, 성장 속도는 크게 변화하지 않음을 알 수 있다.
이온 손상 처리 시간이 증가하면 결정화 과정에서 형성되는 로제트의 크기는 급격히 감소하여 5분 이상이 되면 광학현미경으로 관찰할 수 없는 미세한 크기의 결정립을 갖는 것을 알 수 있다.
일반적으로 백금 전극 위에 형성된 파이로클로어 상의 PZT 박막이 열처리에 의하여 결정화될 때 PZT 박막과 백금 전극의 계면에서 핵이 생성되어 반구 형태로 성장하고, 그 핵의 표면이 PZT 박막의 표면에 닿은 뒤 디스크 형태, 즉 로제트 형태로 계속 성장하는 것으로 알려져 있다.
PZT 박막 내에 이온 손상 처리를 할 경우에도 PZT 박막과 백금 계면에 주입된 이온의 충돌에 의해 핵 생성 활성화 에너지가 감소하여 쉽게 핵 생성이 이루어지며, 그 핵 생성수도 증가할 수 있을 것으로 예상된다.
또 다른 원인으로는 이온 주입에 의해 PZT 박막 자체에 생성될 수 있는 보이드(void) 등의 핵 생성 자리를 생각할 수 있다. 파이로클로어 상의 PZT는 어느 정도의 규칙적인 결합을 하고 있으나, 이온 손상 처리에 의하여 국부적으로 각 원소의 농축, 혹은 분산 등이 발생할 수 있으며, 이에 따른 결정 결함 및 공공 등의 발생에 의하여 핵 생성 자리를 제공해 줄 수 있고, 이렇게 증가된 핵 생성 자리에 의해 백금 계면에서 핵이 생성되기 위해서는 주입되는 이온의 에너지가 3000Å의 PZT박막을 투과하여 백금 계면에 도달하여야 하기 때문에 이온 에너지의 크기에 어느 임계값이 존재해야 하지만, 본 발명에서는 이온 손상 처리를 할 때의 가속 전압이 5kV인 경우에도 이미 핵 생성수가 증가함을 볼 수 있으므로 이온 손상 처리에 의한 PZT 박막과 백금 계면의 특성 변화 때문으로 보기는 힘들다.
이러한 결과는 이온 손상 처리와 열처리를 거친 PZT 박막의 SEM 사진 결과와도 잘 일치한다(도 5와 도 6 참조).
일반적으로 PZT 박막은 주상(columnar) 구조를 갖는 것으로 알려져 있으나, 이온 손상 처리된 PZT 박막은 약 300Å 정도의 크기를 갖는 미세한 결정립들이 과립(granular) 형태로 배열되어 있음을 알 수 있다.
이는 핵 생성이 PZT/Pt의 계면보다는 박막 전체에서 일어나며, 이온 손상 처리에 의해 박막 내부에 핵 생성 자리가 제공될 수 있음을 의미한다.
10kV 이하의 가속 전압에 의해 이온 손상 처리 후 550℃에서 3시간 열처리한 경우는 아직 페로브스카이트 구조로 변태되지 않아 분극 특성을 보이지 않았지만, 15kV로 이온 손상 처리한 경우에는 같은 열처리 조건에서도 강유전체의 전형적인 분극 특성을 보이며, 30.51×10-6C/cm2의 높은 잔류 분극값을 나타내었다.
한편, 강유전체 박막을 비휘발성 메모리 소자로 적용하기 위해서는 높은 잔류 분극값 이외에도 낮은 누설 전류가 요구된다.
일반적으로 유전체 박막에 이온 손상이 인가되면 박막 내부에 트랩사이트(trap site)의 증가로 누설 전류가 증가하는 문제가 있으나, 본 발명에서는 550℃에서 3시간 동안의 열처리로 이러한 트랩사이트들의 대부분이 제거되어 페로브스카이트 상으로 변태가 완료된 후 누설 전류의 증가는 거의 없는 것으로 관찰되었다.
15kV의 인가 전압으로 이온 손상 처리를 행한 경우에도 이온 손상 처리를 행하지 않은 경우와 누설 전류에서 커다란 차이가 나타나지 않음을 알 수 있으며, 동작 전압 5V에서 1.05×10-6A/cm2의 값을 잘 만족시키는 것으로 나타났다.
이온 손상 처리에서 가속 전압은 충돌하는 이온의 에너지를 결정하며, 이온 손상 처리 시간은 이온의 양을 결정하므로, 이온 손상의 양에 따른 효과를 관찰하기 위하여 이온 손상 처리 시간을 변화시키면서 결정화 양상과 전기적 특성을 평가하였다.
PZT 박막은 증착 직후 파이로클로어 상의 피크(peak)가 크게 관찰되나, 이온 손상 처리 시간이 증가함에 따라서 파이로클로어 상의 피크가 급격하게 감소함을 볼 수 있는데, 이는 이온 손상 처리에 의해 박막이 비정질화됨을 의미한다.
이러한 시편들은 550℃에서 3시간 동안 열처리를 행하면 5분 이상 이온 손상 처리를 행한 시편들은 모두 페로브스카이트 상으로의 변태가 완료되는 반면에 2분 동안 이온 손상 처리를 행한 경우는 파이로클로어 상과 페로브스카이트 상이 혼재되어 나타났다. 이러한 시편들에 대하여 P-E 곡선을 측정한 결과, 5분 동안 이온 손상 처리를 행한 경우에는 높은 잔류 분극값과 전형적인 분극 특성을 나타내지만, 10분 동안 이온 손상 처리를 행한 경우에는 분극값이 다소 감소하다가 20분 이상이온 손상 처리를 하면 누설되는(leakage) 성분이 증가하여 분극 특성이 크게 저하하였다.
이러한 누설 전류의 증가를 보다 정확하게 조사하기 위하여 각 시편에 대하여 I-V 특성을 측정한 결과, 이온 손상 처리 시간이 10분 정도까지는 이온 손상을 거치지 않은 경우와 비교하여 큰 차이를 나타내지 않으나 이온 손상 처리 시간이 20분인 경우에는 낮은 전압에서 전류가 급격하게 증가하여 373kV/cm의 낮은 전기장에서 절연 파괴가 일어났다.
이는 이온 손상 처리 시간이 증가하면서 박막 내에 유입되는 결정 결함 등의 손상 정도가 크게 증가하여 550℃의 낮은 온도에서는 힐링(healing)이 완전히 일어나지 않았기 때문으로 보인다.
즉, 박막 내에 유입되는 이온 손상은 결정화를 돕는 측면과 결정 결함 등의 손상(damage)을 유발하는 효과를 동시에 나타내며, 우수한 특성을 나타내는 PZT 박막을 저온에서 형성하는 데에는 이 두 가지 효과에 의한 최적의 조건이 존재함을 알 수 있다.
본 발명에서는 15kV에서 5분 동안 이온 손상 처리를 행한 경우에 550℃의 저온에서 가장 우수한 전기적 특성을 갖는 PZT 박막을 얻을 수 있었다. 이러한 시편에 대한 피로 특성을 이온 손상 처리를 거치지 않고 제작된 PZT 박막의 피로 특성과 비교하여 도 4에 나타내었다.
도 4에서 보는 바와 같이, 이온 손상 처리를 거치지 않고 제작된 PZT 박막의경우에는 6.37×108cycle 후에 약 68.5% 정도 분극값의 감소가 발생한 반면에 이온 주입 공정에 의해 제작된 PZT 박막은 1.09×1011cycle 후에도 분극값의 감소가 22%에 불과할 뿐이었다.
기요시(Kiyoshi) 등은 결정립의 크기가 작을수록 표면 거칠기 등의 향상으로 피로 특성이 크게 개선되어 결정립의 크기가 1500Å 이하가 되면 109cycle 후에도 피로 현상이 심각하지 않은 것으로 보고하였으며, 또한 웨이저(Waser) 등은 산소 공공의 이동과 결정립 크기의 관계를 조사하여 결정립의 크기가 작을수록 산소 공공의 이동 방향과 수직으로 배열된 결정립계가 산소 공공의 이동을 억제하기 때문으로 보았는데, 이 이론에 따르면 전기장에 수직하게 배열된 결정립계에서는 공간 전하에 의한 디플리션 레이어(depletion layer)의 중첩 효과로 인하여 박막 전체의 이온 전도도가 현격하게 감소한다는 것이다.
그리고, 결정립의 크기가 400∼900Å 이하가 되면 이러한 조건이 만족되는 것으로 알려져 있는데, 본 발명의 경우 이온 손상 공정을 거치면 높은 핵 생성 속도 및 저온이 열처리에 기인하는 낮은 성장 속도에 의해 결정립의 크기가 300Å 정도로 감소하여 위의 조건을 만족시킨다.
한편, 이온 손상 처리를 거친 PZT 박막은 이러한 미세 결정립이 3000Å 두께의 박막 전체에 과립 형태로 고르게 분포되어 전기장에 수직으로 배열된 결정립계와 수평으로 배열된 결정립계가 혼재하는 양상을 나타내는데, 이러한 경우 수평으로 배열된 결정립계를 따라 확산하는 산소 공공과 같은 결정 결함이 수직으로 배열된 결정립계에 의해 확산이 억제되므로 피로 특성이 크게 향상될 수 있다.
일반적으로 결정립계가 산소 공공 및 결정 결함의 확산 경로로 작용하여 피로 현상을 더욱 가속시킨다는 것은 대부분의 박막이 주상 구조를 형성하기 때문으로 생각되며, 본 발명에서는 이온 손상에 의해 피로 현상이 향상되는 이유는 결정립 크기의 감소에 의한 이온 전도도의 감소 현상과 함께 과립 형태로 미세 구조가 변하였기 때문으로 판단된다.
그리고, 이온 손상 처리에 의한 결정화 온도의 감소는 이러한 미세 구조의 변화 외에도 집적 공정에서 확산 방지막의 선택 등 공정의 안정성에 있어서도 유리한 장점을 갖는다.
도 4에서 보면, 이온 손상 처리를 거치지 않은 PZT 박막의 경우에는 550℃의 온도에서는 결정화가 잘 이루어지지 않아 강유전 특성을 나타내지 못한 반면에 이온 손상 처리를 행한 PZT 박막의 경우에는 우수한 각형비(squareness)의 강유전 특성을 나타낸다.
한편, 이온 손상 처리할 때에 사용하는 가스의 종류에 따른 영향을 알아보기 위하여 상기 아르곤 외에 산소와 수소를 이용하여 상기 아르곤 가스에 의한 이온 손상 처리와 동일한 방법으로 실험을 진행하였다.
그 결과, 산소와 수소의 경우 모두 550℃의 열처리 후에 페로브스카이트 상으로 변태되는 것을 알 수 있었으나, 전기적 특성의 측면에서는 강유전 특성이 오히려 열화되거나, 전혀 개선되지 않았으며, 이는 이온 손상 처리에 의해서 물리적 결함 외에 산소와 수소에 의한 화학적 결함이 수반되기 때문이다.
다시 말하면, 산소의 경우에 누설 전류는 전반적으로 2×10-5A/cm2로 아르곤으로 이온 손상을 인가한 경우에 비해서 증가하였으며, 600℃에서 30분 동안 열처리 한 경우에는 이온 손상 처리를 하지 않은 경우보다 이온 손상 처리를 한 경우에서 오히려 누설 전류가 감소하는 현상을 나타내었다.
산소 이온 손상 처리에 의해 제작된 시편과 이온 손상 공정 없이 제작된 시편의 피로 특성을 측정한 결과, 이온 손상 공정 없이 제작된 일반적인 PZT 박막의 경우에는 1.21×1010cycle 후 분극값의 46%가 감소하였고, 산소 이온 손상 처리를 행한 시편은 5×108cycle 후에 전기적으로 단락 현상(break down)이 일어났다.
그리고, 수소로 이온 손상 처리를 한 경우에는 PZT 박막을 수소 분위기에서 열처리하는 경우에 발생하는 수소 이온에 의한 환원 반응으로 [OH-]가 형성되어 강유전성이 상실되고, 결정 결함 증가에 따른 누설 전류가 크게 증가하였고, 1.268×1010cycle 후에 분극값의 50%가 감소하였다.
상기한 바와 같이 이루어진 본 발명은 PZT와 같은 강유전체 박막에 이온 손상 처리를 함으로써, 유전 특성 및 피로 특성 등의 전기적 특성이 향상되었고, 특히 낮은 온도에서도 결정화가 가능하기 때문에 제조상의 이점을 제공한다.
이상에서는 본 발명을 특정의 바람직한 실시예를 예로 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.

Claims (13)

  1. 반도체 기판의 일면에 절연층을 형성하는 단계와;
    상기 절연층 위에 전극층을 형성하는 단계와;
    상기 전극층 위에 강유전체층을 형성하는 단계와;
    상기 강유전체층을 이온화된 가스를 이용하여 이온 손상 처리를 하는 단계로 이루어지는 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
  2. 제 1항에 있어서, 상기 반도체 기판은 p-타입 실리콘 기판인 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 절연층은 상기 실리콘 기판을 열산화시켜서 생성된 산화규소층으로 이루어지는 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
  4. 제 1항에 있어서, 상기 전극층은 백금으로 이루어지는 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
  5. 제 1항 또는 제 4항에 있어서, 상기 전극으로 이용되는 백금은 반도체 기판의 온도를 350℃로 유지하면서 아르곤 가스를 이용하여 DC 스퍼터링법으로 증착하여 2000Å 정도의 두께로 형성하는 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
  6. 제 1항에 있어서, 상기 가스는 산소, 질소, 아르곤, 수소 중에서 어느 하나인 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
  7. 제 1항에 있어서, 상기 강유전체층은 ABOx형태의 강유전체 물질로 이루어지며, 상기 A는 납(Pb), 바륨(Ba), 스트론튬(Sr) 중에서 적어도 어느 하나이고, 상기 B는 지르코늄(Zr), 티타늄(Ti), 란탄(La), 텅스턴(W) 중에서 적어도 어느 하나로 이루어지는 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
  8. 제 1항 또는 제 7항에 있어서, 상기 강유전체층을 형성하는 방법은 상기 A, B 금속 타겟을 이용하여 산소와 아르곤의 반응성 스퍼터링법으로 증착하는 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
  9. 제 1항 또는 제 7항에 있어서, 상기 강유전체층을 형성하기 전에 순수한 아르곤을 이용하여 15∼25분 동안, 그리고 산소와 아르곤의 혼합 가스를 이용하여 10분 이상 프리스퍼터링 처리함으로써, 타겟의 표면 산화 정도를 포화시켜서 증착 속도를 일정하게 하는 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
  10. 제 1항 또는 제 7항에 있어서, 상기 강유전체층의 두께는 3000Å으로 형성되는 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
  11. 제 1항에 있어서, 상기 이온 손상 처리 단계에서의 이온 손상 처리는 불순물 주입 장치(Ion Mass Doping System)를 이용하여 처리하는 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
  12. 제 1항에 있어서, 상기 이온 손상 처리 단계에서의 초기 진공은 5×10-6torr로 유지하여, 가속된 이온이 시편에 도달하기 전에 산란되는 것을 방지해 주는 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
  13. 제 1항에 있어서, 상기 강유전체 이온 손상 처리 후에 산소 분위기에서 500∼600℃ 온도 범위에서 후열처리를 하는 것을 특징으로 하는 강유전체 박막 소자 제조 방법.
KR1020000043139A 2000-07-26 2000-07-26 강유전체 박막의 결정화 방법 KR20020009332A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000043139A KR20020009332A (ko) 2000-07-26 2000-07-26 강유전체 박막의 결정화 방법
US09/749,762 US6335207B1 (en) 2000-07-26 2000-12-28 Method for fabricating ferroelectric thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000043139A KR20020009332A (ko) 2000-07-26 2000-07-26 강유전체 박막의 결정화 방법

Publications (1)

Publication Number Publication Date
KR20020009332A true KR20020009332A (ko) 2002-02-01

Family

ID=19680114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043139A KR20020009332A (ko) 2000-07-26 2000-07-26 강유전체 박막의 결정화 방법

Country Status (2)

Country Link
US (1) US6335207B1 (ko)
KR (1) KR20020009332A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115261793A (zh) * 2022-08-01 2022-11-01 复旦大学 一种基于PVD的Hf基铁电薄膜的制备方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243536A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20040007561A1 (en) * 2002-07-12 2004-01-15 Applied Materials, Inc. Method for plasma etching of high-K dielectric materials
US6944922B2 (en) * 2002-08-13 2005-09-20 Trikon Technologies Limited Method of forming an acoustic resonator
US7754353B2 (en) * 2003-10-31 2010-07-13 Newns Dennis M Method and structure for ultra-high density, high data rate ferroelectric storage disk technology using stabilization by a surface conducting layer
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
US7846845B2 (en) * 2006-10-26 2010-12-07 Applied Materials, Inc. Integrated method for removal of halogen residues from etched substrates in a processing system
US7655571B2 (en) * 2006-10-26 2010-02-02 Applied Materials, Inc. Integrated method and apparatus for efficient removal of halogen residues from etched substrates
US7946759B2 (en) * 2007-02-16 2011-05-24 Applied Materials, Inc. Substrate temperature measurement by infrared transmission
US20100206713A1 (en) * 2009-02-19 2010-08-19 Fujifilm Corporation PZT Depositing Using Vapor Deposition
US11171008B2 (en) 2011-03-01 2021-11-09 Applied Materials, Inc. Abatement and strip process chamber in a dual load lock configuration
US8992689B2 (en) 2011-03-01 2015-03-31 Applied Materials, Inc. Method for removing halogen-containing residues from substrate
US8845816B2 (en) 2011-03-01 2014-09-30 Applied Materials, Inc. Method extending the service interval of a gas distribution plate
JP6054314B2 (ja) 2011-03-01 2016-12-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板搬送及びラジカル閉じ込めのための方法及び装置
WO2012118897A2 (en) 2011-03-01 2012-09-07 Applied Materials, Inc. Abatement and strip process chamber in a dual loadlock configuration
KR102068186B1 (ko) 2012-02-29 2020-02-11 어플라이드 머티어리얼스, 인코포레이티드 로드 록 구성의 저감 및 스트립 프로세스 챔버
CN103301566B (zh) * 2013-05-21 2015-07-08 上海交通大学 反应溅射氧化铱修饰的微电极阵列及其制备方法
CN106810238B (zh) * 2017-01-20 2020-01-31 武汉理工大学 一种稀土掺杂的不同形貌钛酸铋纳米晶薄膜及其制备方法
KR20190008049A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자의 제조 방법
US11818955B2 (en) 2021-08-26 2023-11-14 City University Of Hong Kong Method for forming piezoelectric films on surfaces of arbitrary morphologies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232517A (ja) * 1996-02-21 1997-09-05 Sanyo Electric Co Ltd 誘電体素子及び誘電体素子の製造方法
JP2000004012A (ja) * 1999-06-09 2000-01-07 Seiko Epson Corp 半導体記憶装置の製造方法
JP2000012792A (ja) * 1998-05-28 2000-01-14 Sharp Corp ダイナミックランダムアクセスメモリに用いられる還元雰囲気に対して安定性を有する誘電体組成物
KR20000027398A (ko) * 1998-10-28 2000-05-15 김영환 플라즈마를 이용한 강유전체막의 페롭스카이트핵 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4391901A (en) * 1980-06-13 1983-07-05 The United States Of America As Represented By The United States Department Of Energy Photosensitivity enhancement of PLZT ceramics by positive ion implantation
KR940006708B1 (ko) * 1989-01-26 1994-07-25 세이꼬 엡슨 가부시끼가이샤 반도체 장치의 제조 방법
KR0161785B1 (ko) * 1995-04-29 1998-12-01 주승기 강유전체 박막소자의 제조방법
US6194229B1 (en) * 1999-01-08 2001-02-27 Micron Technology, Inc. Method for improving the sidewall stoichiometry of thin film capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232517A (ja) * 1996-02-21 1997-09-05 Sanyo Electric Co Ltd 誘電体素子及び誘電体素子の製造方法
JP2000012792A (ja) * 1998-05-28 2000-01-14 Sharp Corp ダイナミックランダムアクセスメモリに用いられる還元雰囲気に対して安定性を有する誘電体組成物
KR20000027398A (ko) * 1998-10-28 2000-05-15 김영환 플라즈마를 이용한 강유전체막의 페롭스카이트핵 형성 방법
JP2000004012A (ja) * 1999-06-09 2000-01-07 Seiko Epson Corp 半導体記憶装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115261793A (zh) * 2022-08-01 2022-11-01 复旦大学 一种基于PVD的Hf基铁电薄膜的制备方法

Also Published As

Publication number Publication date
US6335207B1 (en) 2002-01-01

Similar Documents

Publication Publication Date Title
KR20020009332A (ko) 강유전체 박막의 결정화 방법
US6984417B2 (en) Scalable lead zirconium titanate (PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US5973911A (en) Ferroelectric thin-film capacitor
KR100389913B1 (ko) 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
US6608383B2 (en) Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers
EP2166562B1 (en) Method for forming a capacitor having a strontium titanium oxide dielectric layer by means of ALD
JP3832617B2 (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JPH05304273A (ja) 半導体装置の製造方法
Ito et al. New low temperature processing of sol-gel SrBi2Ta2O9 thin films
JPH10326755A (ja) 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子
JP4196148B2 (ja) 半導体装置のキャパシターの製造方法
JP3683158B2 (ja) 鉛ゲルマニウム酸化物膜の成長方法およびキャパシタ
US6340600B1 (en) Methods for fabricating large single-grained ferroelectric thin film, for fabricating ferroelectric thin film capacitor using the same, and for fabricating ferroelectric memory device using the same
JP3664033B2 (ja) セラミックスの製造方法およびその製造装置
US5817532A (en) Ferroelectric thin film device and method for making the same
EP1516355A2 (en) Ferroelectric capacitor and method of manufacturing the same
JP3596416B2 (ja) セラミックスの製造方法およびその製造装置
JPH0931645A (ja) 誘電体薄膜素子の製造方法
Sato et al. Preparation of Bi3. 25+ xLa0. 75Ti3O12+ y films on ruthenium electrodes
Kim et al. Electrical properties of crystalline Ta2O5 with Ru electrode
Krupanidhi et al. Effect of low pressure dc plasma discharge on laser ablated ferroelectric Pb (Zr, Ti) O3 thin films
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
US20220173114A1 (en) Capacitive memory structure, functional layer, electronic device, and methods thereof
Cheng et al. Ferroelectric properties of (PbxLa1-x)(ZryTi1-y) O3 thin films prepared by modified pulsed laser deposition process
KR100338818B1 (ko) 반도체장치의 전하저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020830

Effective date: 20040527

Free format text: TRIAL NUMBER: 2002101003383; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020830

Effective date: 20040527