JP4196148B2 - 半導体装置のキャパシターの製造方法 - Google Patents

半導体装置のキャパシターの製造方法 Download PDF

Info

Publication number
JP4196148B2
JP4196148B2 JP2000397923A JP2000397923A JP4196148B2 JP 4196148 B2 JP4196148 B2 JP 4196148B2 JP 2000397923 A JP2000397923 A JP 2000397923A JP 2000397923 A JP2000397923 A JP 2000397923A JP 4196148 B2 JP4196148 B2 JP 4196148B2
Authority
JP
Japan
Prior art keywords
capacitor
semiconductor device
manufacturing
film
taon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000397923A
Other languages
English (en)
Other versions
JP2001210799A (ja
Inventor
起 正 李
東 俊 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001210799A publication Critical patent/JP2001210799A/ja
Application granted granted Critical
Publication of JP4196148B2 publication Critical patent/JP4196148B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置のキャパシターの製造方法に関するもので、より具体的には半導体装置に要求される充電容量を十分に確保し得るとともに膜質の電気的特性を改善させ得る半導体装置のキャパシターの製造方法に関するものである。
【０００２】
【従来の技術】
現在、半導体装置の高集積化を達成するため、セル面積の減少及び動作電圧の低電圧化に関する研究開発が活発に進行されている。
【０００３】
更に、キャパシターの面積は高集積化が進歩するほど急に減少するが、記憶素子の動作に必要な充電容量はセル面積の減少にもかかわらず、記憶素子の動作に必要な電荷、つまり単位面積に確保できるキャパシタンスは増加すべきである。したがって、最近までＤＲＡＭ用キャパシターの十分な容量を確保するため、通常のシリンダ構造変更によりキャパシターの面積を増加させるか誘電体膜の厚さを減少させて、十分な容量を確保する方法が提案されている。
【０００４】
また、最近には、既存のシリコン酸化膜として使用していた誘電体膜をＮＯ（Nitride-Oxide）又はＯＮＯ（Oxide-Nitride-Oxide）構造に形成するか、又は高いキャパシタンス（誘電率：２０〜２５）を確保し得るＴａ2Ｏ5ないしＢＳＴ（ＢａＳｒＴｉＯ3）などで代替しようとする研究が進行されている。
【０００５】
一方、最近には、ＮＯ誘電体を有するキャパシターが２５６Ｍ以上の次世代メモリに必要な容量を確保するにその限界を表すため、次世代誘電物質、例えば、Ｔａ2Ｏ5誘電体の研究開発が進行中にある。
【０００６】
しかし、前記Ｔａ2Ｏ5薄膜は不安定な化学量論比（stoichiometry）を有するため、ＴａとＯの組成比の差に起因した置換型Ｔａ原子が薄膜内に存在するしかない。
【０００７】
また、Ｔａ2Ｏ5誘電体膜の形成時、Ｔａ2Ｏ5の前駆体であるＴａ(ＯＣ2Ｈ5)5の有機物とＯ2(又はＮ2Ｏ)ガスの反応により、不純物である炭素原子と炭素化合物(Ｃ、ＣＨ4、Ｃ2Ｈ4など)及び水(Ｈ2Ｏ)が生成される。
【０００８】
結局、Ｔａ2Ｏ5薄膜内に存在する酸素空孔と不純物として存在する炭素原子、イオンとラジカルにより、キャパシターの漏洩電流が増加し、誘電特性が劣化する。
【０００９】
このようなＴａ2Ｏ5薄膜内の不純物を除去するため、低温熱処理(例えば、プラズマＮ2Ｏ又はＵＶ−Ｏ3)を二重、三重で処理するが、製造過程が複雑でＴａ2Ｏ5薄膜の酸化抵抗性が低いため、下部電極の酸化が発生する欠点がある。
【００１０】
【発明が解決しようとする課題】
したがって、本発明は前記従来技術の諸般問題点を解決するためになされたもので、本発明の目的は優秀な電気的特性を有するとともに高容量を確保し得る半導体装置のキャパシターの製造方法を提供することにある。
【００１１】
また、本発明のほかの目的は、誘電体膜内で漏洩電流の原因となる不純物を除去して良質の高誘電膜が得られる半導体装置のキャパシターの製造方法を提供することにある。
【００１２】
また、本発明の更にほかの目的は、キャパシターの高容量を確保するため、下部電極の断面積を増加させるための製造工程を省略して、単位工程数が減少し工程時間が短縮するので、生産原価を節減し得る半導体装置のキャパシターの製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
前記目的を達成するための本発明による半導体装置のキャパシターの製造方法は、半導体基板の下部構造物上に下部電極を形成する段階と、前記下部電極の上に非晶質ＴａＯＮ薄膜を蒸着した後、ＮＨ3雰囲気でアニーリングする工程を２回以上実施して多層構造のＴａＯＮ誘電体膜を形成する段階と、前記多層構造のＴａＯＮ誘電体膜の上に上部電極を形成する段階とを含んで構成されることを特徴とする。
【００１４】
また、本発明による半導体装置のキャパシターの製造方法は、半導体基板の下部構造物上に下部電極を形成する段階と、前記下部電極の上に非晶質ＴａＯＮ薄膜を蒸着した後、ＮＨ3雰囲気でアニーリングする工程を２回実施して多層構造のＴａＯＮ誘電体膜を形成する段階と、前記ＴａＯＮ誘電体膜の上に上部電極を形成する段階とを含んで構成されることを特徴とする。
【００１５】
また、本発明による半導体装置のキャパシターの製造方法は、半導体基板の下部構造物上に下部電極を形成する段階と、窒化処理する段階と、前記下部電極の上に非晶質ＴａＯＮ薄膜を蒸着した後、ＮＨ3雰囲気でアニーリングする工程を２回実施して多層構造のＴａＯＮ誘電体膜を形成する段階と、前記ＴａＯＮ誘電体膜の上に上部電極を形成する段階とを含んで構成されることを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明による半導体装置のキャパシターの製造方法を添付図面に基づいて詳細に説明する。
【００１７】
図１ないし図４は、本発明による半導体装置のキャパシターの製造方法を説明するための工程断面図である。
【００１８】
本発明による半導体装置のキャパシターの製造方法は、図示はされていないが、まず半導体基板としてシリコン基板１０の活性領域上部面にゲート電極、ソース／ドレンなどを有する半導体素子（図示せず）などの下部構造物を形成する。
【００１９】
その後、図１に示すように、シリコン基板１０の全面にＵＳＧ（Undoped Silicate Glass）、ＢＰＳＧ（Boro Phospho Silicate Glass）、ＳｉＯＮなどの物質を蒸着し、その表面を化学機械的研磨（Chemical Mechanical Polishing）工程などで研磨して層間絶縁膜２０を形成してもよい。層間絶縁膜の膜厚は、特に制限されないが、通常300〜700Å程度、好ましくは400〜500Å程度である。
【００２０】
次いで、前記シリコン基板１０の活性領域と接するとともにキャパシターの断面積を確保するため、前記層間絶縁膜２０を光リソグラフィー、食刻技術などを用いる露光、現像工程などにより選択的に除去してコンタクトホール（図示せず）などを形成してもよい。
【００２１】
その後、前記コンタクトホール内にドープトポリシリコン又は非晶質ドープトポリシリコンなどの導電性物質を蒸着し、これを光リソグラフィー、食刻技術などを用いる露光、現像工程などにより選択的に除去して、前記コンタクトホールなどを含む層間絶縁膜２０上に下部電極３０を形成してもよい。
【００２２】
この際に、前記下部電極と上部電極はそれぞれドープトポリシリコンと金属物質を単独で使用するか、又はこれらを積層して使用することができる。
【００２３】
下部電極と上部電極の厚みは、特に制限されない。下部電極の厚みは、通常300〜800Å程度、好ましくは300〜600Å程度である。上部電極の厚みは、通常300〜2000Å程度、好ましくは300〜1000Å程度である。
【００２４】
また、前記金属物質としては、ＴｉＮ、Ｔｉ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、Ｐｔなどのいずれか１種を選択して使用することができる。
【００２５】
一方、前記下部電極３０の構造として、スタック(stack)、シリンダ(cylinder)、フィン(fin)、スタックシリンダ(stack cylinder)構造などを例示できる。
【００２６】
そして、前記下部電極３０の単位表面積を増やすため、前記下部電極３０の表面を凹凸構造のＨＳＧ（Hemi Spherical Grain）、即ち半球形凸凹構造に形成することもできる。
【００２７】
その後、図２及び図３に示すように、下部電極３０の表面に非晶質ＴａＯＮ膜を蒸着した後、アニーリング処理する工程を２回以上繰り返し実施して、即ち蒸着とアニーリング処理の両方を２回以上繰り返し実施して多層構造のＴａＯＮ誘電体膜３２を形成する。
【００２８】
多層構造のＴａＯＮ誘電体膜全体の膜厚(膜の厚み)は、特に制限されないが、通常300〜500Å程度であり、好ましくは400〜450Å程度である。ＴａＯＮ誘電体膜の各層の膜厚は、多層膜全体の膜厚が所望の値になるよう適宜設定すればよい。多層構造のＴａＯＮ誘電体膜の層の数、即ち蒸着とアニーリング処理の両方を繰り返す数は、多層膜全体の膜厚が所望の値になるよう適宜設定すればよいが、通常２〜4回程度であり、好ましくは２回程度であり、より好ましくは２回である。
【００２９】
この際に、好ましくは前記非晶質ＴａＯＮ薄膜は、約600℃以下、３００〜６００℃程度、好ましくは400〜450℃程度の低圧化学気相蒸着チャンバーなどで、気相反応（gas phase reaction）が抑制されたウェーハ上に表面化学反応（surface chemical reaction）を誘導して形成する。チャンバー内の圧力は、特に制限されないが、通常0.1〜10torr程度、好ましくは0.1〜1torr程度である。アニーリング温度は、特に制限されないが、通常650〜950℃程度、好ましくは750〜850℃程度である。
【００３０】
また、前記非晶質の第１ＴａＯＮ膜３２ａを蒸着する前、インシチュー（in-situ）又はエキスシチュー（ex-situ）でＨＦ、ＳｉＦ6、ＮＦ6などのいずれか１種の蒸気を用いる乾式洗浄工程、ＨＦ溶液を用いる湿式洗浄工程などにより前記下部電極３０の表面の自然酸化膜及びパーティクルを除去してもよい。
【００３１】
更に、上記洗浄工程を実施する前／後にＮＨ4ＯＨ又はＨ2ＳＯ4溶液の化合物、即ち、H2O2(過酸化水素)または蒸留水を含有するＮＨ4ＯＨ又はＨ2ＳＯ4溶液でウェハーの界面などを洗浄することにより、洗浄工程の前／後に発生する異物質を除去することができ、膜の均一性を向上させることができる。
【００３２】
一方、非晶質ＴａＯＮ薄膜の蒸着及び熱処理工程時、前記下部電極３０をなすポリシリコンと前記第１非晶質ＴａＯＮ３２ａ間に界面酸化膜が形成されることを防止するため、必要に応じて前記下部電極３０を例えば上記のような洗浄工程などで洗浄し、前記ＴａＯＮ薄膜の蒸着初期に１〜１０分間程度(好ましくは１〜５分間程度)ＮＨ3雰囲気でインシチュープラズマ(in-situ plasma)などを用いて前記下部電極３０の表面を窒化処理することが好ましい。温度、圧力などの窒化処理条件は、特に制限されない。処理温度は、通常300〜600℃程度、好ましくは400〜450℃程度である。処理圧力は、通常100〜760torr、好ましくは700〜760torr程度である。窒化処理により生成する窒化膜の厚みは、特に制限されないが、通常5〜15Å程度、好ましくは5〜10Å程度である。
【００３３】
また、前記下部電極３０の表面に不均一な自然酸化膜が形成されることを防止するとともに下部電極への漏洩電流を防止するため、チャンバー(例えばクラスター化（cluster）されている低圧導入金属化学気相蒸着チャンバー(low-pressure induced metal-chemical vapor deposition chamber)など)などで低圧(例えば0.1〜10torr程度、好ましくは0.1〜1.0torr程度)でウェハーを移送した後、インシチューＮ2Ｏ雰囲気などでプラズマを用いて下部電極の表面を均質に酸化処理して約１０Å以下(好ましくは5〜10Å程度)の酸化膜（図示せず）を形成することもできる。温度、時間などの酸化膜形成条件は、特に制限されない。温度は、通常300〜600℃程度、好ましくは400〜450℃程度である。時間は、通常1〜10分程度、好ましくは1〜3分程度である。
【００３４】
図２に示すように、１次に非晶質の第１ＴａＯＮ膜３２ａを３００〜６００℃程度(好ましくは350〜450℃程度)の温度で蒸着した後、ＮＨ3又はＮ2Ｏ雰囲気でプラズマアニーリング工程を行ってもよい。温度、圧力、時間などのプラズマアニーリング工程の条件は、特に制限されない。圧力は、通常100〜760torr程度、好ましくは700〜760torr程度である。時間は、通常1〜10分程度、好ましくは1〜3分程度である。
【００３５】
次いで、図３に示すように、連続して非晶質の第２ＴａＯＮ膜３２ｂを蒸着し、再度ＮＨ3又はＮ2Ｏ雰囲気でプラズマアニーリング工程を行ってもよい。２回目以降のＮＨ3又はＮ2Ｏ雰囲気でプラズマアニーリング工程における処理条件は、特に制限されない。プラズマアニーリングの温度は、通常750〜950℃程度、好ましくは800〜850℃程度である。プラズマアニーリングの時間は、通常1〜10分程度、好ましくは1〜3分程度である。圧力は、通常100〜760torr程度、好ましくは700〜760torr程度である。
【００３６】
この際に、このような非晶質ＴａＯＮ膜の蒸着とアニーリング工程を２回以上繰り返し実施して、前記第１及び第２非晶質ＴａＯＮ膜内に存在するＴａ原子及び炭素成分を効果的に酸化させて除去することにより、所望範囲、例えば３０〜１００程度(好ましくは25〜40程度)の誘電率を有するキャパシターを得ることができる。
【００３７】
一方、前記非晶質ＴａＯＮ薄膜は、Ｔａ成分の化学蒸気として９９．９９％以上のＴａ(ＯＣ2Ｈ5)5のようなＴａ化合物を質量流量制御器（Mass Flow Controller）などにより１５０〜２００℃程度(好ましくは150〜１8０℃程度)の温度範囲で低温に維持されている蒸発器、蒸発管などで約３００mg/min以下(好ましくは100〜300mg/min程度)で定量供給することにより蒸着させるのが好ましい。
【００３８】
この際に、オリフィス又はノズルを含む蒸発器はもちろんＴａ蒸気の流路となる供給管などは、Ｔａ蒸気の凝縮を防止するため、１５０〜２００℃程度の温度範囲を常に維持するのが好ましい。
【００３９】
このような方法により、Ｔａ(ＯＣ2Ｈ5)5などのＴａ化合物の蒸気をＮＨ3反応ガス（１０〜５００sccm程度、好ましくは50〜100sccm程度）とともにそれぞれ一定量で低圧化学気相蒸着チャンバー内に定量供給した後、これらが約１００torr以下(好ましくは0.1〜1torr程度)の圧力の低圧化学気相蒸着チャンバー内などで表面反応を起こすように誘導して非晶質ＴａＯＮ薄膜を得ることができる。
【００４０】
また、前記非晶質ＴａＯＮ薄膜は、例えば、化学蒸気を含む反応ガスを低圧化学気相蒸着チャンバーなどの上部に装着されたシャワー−ヘッド（shower-head）などを通じてウェーハ上に垂直に均一に噴射させる方法、前記チャンバーなどの上部又は側面部に装着されたインジェクター（injector）などを通じてウェーハ上で放物線状に又はカウンタフロー（counter flow）方式などで均一に噴射させる方法などにより前記下部電極３０の上面に蒸着することができる。
【００４１】
この際に、前記非晶質ＴａＯＮの蒸着工程時、膜質を改善するため、Ｏ2ガスを低圧化学気相蒸着チャンバーの温度、圧力及びＴａ化学蒸気の注入量によって５〜５００sccm程度、好ましくは50〜100sccm程度の範囲内で定量供給することが好ましい。例えば、Ｏ2ガスの供給量を5sccmとする場合には、チャンバー温度を350〜450℃程度、圧力を0.1〜1.0torr程度、Ｔａ蒸気の注入量を100mg/min〜300mg/min程度に設定すればよい。
【００４２】
また、前記第１及び第２ＴａＯＮ膜３２ａ、３２ｂは、ＮＨ3又はＮ2Ｏ雰囲気でプラズマ処理するか、ＵＶ−Ｏ3雰囲気で低温アニーリング工程を実施してもよい。ＵＶ−Ｏ3雰囲気とは、Ｏ3雰囲気下でＵＶ照射することである。ＵＶ−Ｏ3雰囲気での低温アニーリング工程における温度、圧力、時間などの処理条件は、特に制限されない。温度は、通常300〜600℃程度、好ましくは400〜500℃程度である。Ｏ3圧力は、通常100〜760torr程度、好ましくは700〜760torr程度である。
【００４３】
この際に、前記アニーリング工程は、電気炉、急速熱処理方式(RTP: Rapid Thermal Process)などを用いて６５０〜９５０℃程度、好ましくは800〜850℃程度の温度でＮ2Ｏ、Ｏ2、Ｎ2などの雰囲気でアニーリングすることが好ましい。この場合の圧力は、100〜760torr程度であり、好ましくは700〜760torr程度である。電気炉を用いる場合のアニーリング時間は、1〜10分程度であり、好ましくは1〜3分程度である。
【００４４】
その後、図４に示すように、前記多層構造のＴａＯＮ誘電体膜３２の上に導電性のドープトポリシリコンを蒸着し、これを選択的にパターニングなどを行うことにより上部電極３４を形成することで、ＳＩＳ（Silicon-Insulator-Silicon）構造のキャパシターの製造工程を完了することができる。
【００４５】
図５は、本発明による多層構造のＴａＯＮ薄膜を有するキャパシターの製造方法において、ＴａＯＮ薄膜を蒸着した後、アニーリング工程を実施してＴａＯＮ薄膜内に残存する酸素空孔と炭素化合物を除去する過程を示す図である。
【００４６】
図５に示すように、本発明における多層構造のＴａＯＮ薄膜の高密度化のため、非晶質の第１のＴａＯＮ膜３２ａを蒸着した後、ＮＨ3又はＮ2Ｏ雰囲気でアニーリングを実施して、非晶質のＴａＯＮ薄膜を蒸着する過程で生成される炭素化合物の不純物又は水（Ｈ2Ｏ）と薄膜内に存在する酸素空孔を除去するとともに膜の結晶化を誘導する。
【００４７】
また、非晶質のＴａＯＮ薄膜内に全く酸化されないで残っているＴａ化学物質が生成を抑制させる。
【００４８】
これにより、前記非晶質の第１のＴａＯＮ薄膜３２ａ内に残っている揮発性炭素化合物（例えば、ＣＯ、ＣＯ2、ＣＨ4、Ｃ2Ｈ4など）が除去され、膜の結晶化が誘導されるので、漏洩電流の発生が防止される。
【００４９】
また、前記非晶質の第１ＴａＯＮ薄膜３２ａ上に、更に第２ＴａＯＮ薄膜３２ｂを蒸着し、再び電気炉で600〜900℃(好ましくは700〜800℃程度)において、５〜６０分間程度(好ましくは5〜20分程度)、又は急速熱処理工程(RTP)を650〜950℃(好ましくは800〜850℃程度)において、１〜１０分程度(好ましくは1〜3分程度)ＮＨ3又はＮ2Ｏ雰囲気(100〜760ttor程度、好ましくは700〜760ttor程度)で実施すると、前記非晶質の第１ＴａＯＮ薄膜３２ａの蒸着時と同様に、前記第２ＴａＯＮ薄膜３２ｂ内に残っている揮発性炭素化合物と水が除去され、膜質の結晶化が誘導されるので、漏洩電流の発生が防止される。
【００５０】
これにより、非晶質のＴａＯＮ薄膜３２ａ、３２ｂは、非晶質の結晶化誘導と炭素化合物の除去のためのアニーリング工程により、誘電体膜の膜質を良好にする。
【００５１】
すなわち、このような非晶質のＴａＯＮ薄膜３２ａ、３２ｂの蒸着と熱処理工程は、界面のマイクロクラック（micro crack）、ピンホール（pin hole）のような構造欠陥を補完し、膜の均質度（homogeniety）を向上させることができる。
【００５２】
【発明の効果】
以上説明したように、本発明による半導体装置のキャパシターの製造方法によると、つぎのような効果がある。
【００５３】
本発明による半導体装置のキャパシターの製造方法においては、２回以上のＴａＯＮ薄膜の蒸着及びアニーリング工程を繰り返し実施して高誘電体膜を形成することにより、従来の誘電体膜に比べて誘電率が高くて安定した誘電体膜を確保することができる。
【００５４】
また、本発明におけるＴａＯＮ誘電体膜は、従来のＴａ2Ｏ5誘電体膜の不安定な化学量論比のために生ずる酸素空孔と炭素不純物により発生する漏洩電流の問題と、Ｔａ2Ｏ5薄膜の蒸着工程と後続熱処理過程において、下部電極のポリシリコンＴａ2Ｏ5薄膜の界面での不均一な酸化反応による漏洩電流の問題とを解決することができる。
【００５５】
すなわち、本発明におけるＴａＯＮ誘電体膜は、従来のＭＩＳ（Metal-Insulator-Silicon）構造のＴａ2Ｏ5誘電体膜に比べ、誘電体膜の等価酸化膜の厚さを２５Å未満に薄く制御することができるので、２５６Ｍ級以上のＤＲＡＭの動作に必要な高容量のキャパシタンスを得ることができる。
【００５６】
そして、本発明における誘電体膜の形成は、低圧金属有機化学気相蒸着チャンバー内でＴａＯＮ薄膜の蒸着とプラズマ処理がインシチューで行われるため、従来の誘電体膜の蒸着直前に実施する窒素雰囲気での急速熱処理工程と蒸着後の低温及び高温熱処理工程を省略することができる。
【００５７】
したがって、本発明においては、高誘電率の誘電体膜を使用するため、別に高誘電率を得るため、下部電極の表面積を増加させるための別途の工程が不要であるので、単位工程及び工程時間を短縮して製造原価を節減し生産性を向上させることができる。
【図面の簡単な説明】
【図１】本発明による多層ＴａＯＮ薄膜を有する半導体装置のキャパシターの製造方法を説明するための工程図である。
【図２】本発明による多層ＴａＯＮ薄膜を有する半導体装置のキャパシターの製造方法を説明するための工程図である。
【図３】本発明による多層ＴａＯＮ薄膜を有する半導体装置のキャパシターの製造方法を説明するための工程図である。
【図４】本発明による多層ＴａＯＮ薄膜を有する半導体装置のキャパシターの製造方法を説明するための工程図である。
【図５】本発明による半導体装置のキャパシターの製造方法において、ＴａＯＮ薄膜を蒸着した後に実施されるアニーリング工程により、ＴａＯＮ薄膜内に残存する酸素空孔及び炭素化合物が除去される過程を示す図である。
【符号の説明】
１０ シリコン基板
２０ 層間絶縁膜
３０ 下部電極
３２ ＴａＯＮ誘電体膜
３２ａ 第１ＴａＯＮ膜
３２ｂ 第２ＴａＯＮ膜
３４ 上部電極

Claims (20)

  1. 半導体基板の下部構造物上に下部電極を形成する段階と、
    前記下部電極の上に非晶質ＴａＯＮ薄膜を蒸着した後、窒素または酸素含有ガス雰囲気でアニーリングする工程を２回以上実施して多層構造のＴａＯＮ誘電体膜を形成する段階と、
    前記ＴａＯＮ誘電体膜の上に上部電極を形成する段階と、を含んで構成されることを特徴とする半導体装置のキャパシターの製造方法。
  2. 前記下部電極と上部電極は、それぞれドープトポリシリコンと金属物質を単独で使用するか、又はこれらを積層して使用することを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  3. 前記金属物質は、ＴｉＮ、Ｔｉ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ及びＰｔのいずれか１種を選択して使用することを特徴とする請求項２記載の半導体装置のキャパシターの製造方法。
  4. 前記下部電極としてドープトポリシリコンを使用する場合、前記下部電極の表面に半球形凹凸構造のポリシリコンを成長させる工程を更に含むことを特徴とする請求項２記載の半導体装置のキャパシターの製造方法。
  5. 前記非晶質ＴａＯＮを蒸着する前、インシチュー又はエキスシチューでＨＦ、ＳｉＦ6及びＮＦ3のいずれか１種を用いる乾式洗浄工程又はＨＦ溶液を用いる湿式洗浄工程により下部電極表面の自然酸化膜及びパーティクルを除去する段階を更に含むことを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  6. 前記洗浄工程を実施する前／後、ＮＨ4ＯＨ又はＨ2ＳＯ4溶液の化合物をともに使用して界面を洗浄することを特徴とする請求項５記載の半導体装置のキャパシターの製造方法。
  7. 前記非晶質ＴａＯＮ膜の蒸着は、６００℃以下の低圧化学気相蒸着チャンバーで実施することを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  8. 前記非晶質ＴａＯＮ膜の蒸着は、Ｔａ成分の化学蒸気を得るため、Ｔａ（ＯＣ2Ｈ5）5を１５０〜２００℃の温度に維持されている蒸発器により蒸発させた後、１５０℃以上の供給管を通じて低圧化学気相蒸着チャンバー（ＬＰ−ＣＶＤ）内に注入することからなることを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  9. 前記非晶質ＴａＯＮ膜は、３００〜６００℃の低圧化学気相蒸着チャンバー内にＴａの化学蒸気と反応ガスであるＮＨ3ガスを流量調節器を通じて供給した後、１００torr以下の雰囲気で表面化学反応を誘導して蒸着することを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  10. 前記非晶質ＴａＯＮ膜の蒸着工程時、膜質を改善するため、Ｏ2ガスを低圧化学気相蒸着チャンバーの温度、圧力及びＴａ化学蒸気注入量によって５〜５００sccmの範囲で定量供給することを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  11. 前記非晶質ＴａＯＮ膜は、Ｔａ化学蒸気を含む反応ガスを低圧化学気相蒸着チャンバーの上部に装着されたシャワーヘッドを通じてウェハー上で垂直に均一に噴射させて蒸着することを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  12. 前記非晶質ＴａＯＮ膜は、Ｔａ化学蒸気を含む反応ガスを低圧化学気相蒸着チャンバーの上部又は側面部に装着されたインジェクターを通じてウェハー上で放物線状に均一に噴射させて蒸着することを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  13. 前記非晶質ＴａＯＮ膜は、Ｔａ化学蒸気を含む反応ガスを低圧化学気相蒸着チャンバーの上部に装着されたインジェクターを通じてウェハー上でカウンタフロー方式で均一に噴射させて蒸着することを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  14. 前記アニーリング工程は、ＮＨ3又はＮ2Ｏ雰囲気でプラズマ処理によりなされることを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  15. 前記アニーリング工程は、ＵＶ−Ｏ3雰囲気で低温アニーリング工程によりなされることを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  16. 前記アニーリング工程は、電気炉又は急速熱処理方式を用いて、６５０〜９５０℃の温度でＮ2Ｏ、Ｏ2及びＮ2のいずれか１雰囲気で行われることを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  17. 前記非晶質ＴａＯＮ膜の蒸着前、１〜５分間ＮＨ3雰囲気でインシチュープラズマを用いて下部電極の表面を窒化処理する段階を更に含むことを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  18. 前記非晶質ＴａＯＮ膜の蒸着前、チャンバーに低圧下でウェハーを移送した後、インシチューＮ2Ｏ雰囲気でプラズマにて下部電極の表面を均質に酸化処理する段階を更に含むことを特徴とする請求項１記載の半導体装置のキャパシターの製造方法。
  19. 半導体基板の下部構造物上に下部電極を形成する段階と、
    前記下部電極の上に非晶質ＴａＯＮ薄膜を蒸着した後、ＮＨ3雰囲気でアニーリングする工程を２回実施して多層構造のＴａＯＮ誘電体膜を形成する段階と、
    前記ＴａＯＮ誘電体膜の上に上部電極を形成する段階とを含んで構成されることを特徴とする半導体装置のキャパシターの製造方法。
  20. 半導体基板の下部構造物上に下部電極を形成する段階と、
    前記下部電極を窒化処理して窒化膜を形成する段階と、
    前記下部電極の上に非晶質ＴａＯＮ薄膜を蒸着した後、ＮＨ3雰囲気でアニーリングする工程を２回実施して多層構造のＴａＯＮ誘電体膜を形成する段階と、
    前記ＴａＯＮ誘電体膜の上に上部電極を形成する段階とを含んで構成されることを特徴とする半導体装置のキャパシターの製造方法。
JP2000397923A 1999-12-31 2000-12-27 半導体装置のキャパシターの製造方法 Expired - Fee Related JP4196148B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-1999-0068094A KR100367404B1 (ko) 1999-12-31 1999-12-31 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR1999-68094 1999-12-31

Publications (2)

Publication Number Publication Date
JP2001210799A JP2001210799A (ja) 2001-08-03
JP4196148B2 true JP4196148B2 (ja) 2008-12-17

Family

ID=19635181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000397923A Expired - Fee Related JP4196148B2 (ja) 1999-12-31 2000-12-27 半導体装置のキャパシターの製造方法

Country Status (7)

Country Link
US (1) US6770525B2 (ja)
JP (1) JP4196148B2 (ja)
KR (1) KR100367404B1 (ja)
CN (1) CN1172361C (ja)
DE (1) DE10065224B4 (ja)
GB (1) GB2365213B (ja)
TW (1) TW543139B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587048B1 (ko) * 2000-06-01 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100618682B1 (ko) * 2000-06-01 2006-09-06 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
US6717193B2 (en) * 2001-10-09 2004-04-06 Koninklijke Philips Electronics N.V. Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same
JP2004152796A (ja) * 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
CN100411116C (zh) * 2003-01-17 2008-08-13 富士通株式会社 电介质膜的形成方法
KR100665396B1 (ko) * 2004-01-09 2007-01-04 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자의 제조 방법
RU2287206C2 (ru) * 2004-10-26 2006-11-10 Броня Цой Ячейка памяти
KR100728962B1 (ko) * 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
FR2880471B1 (fr) * 2004-12-31 2007-03-09 Altis Semiconductor Snc Procede de nettoyage d'un semiconducteur
JP4887827B2 (ja) * 2006-02-20 2012-02-29 富士通セミコンダクター株式会社 強誘電体キャパシタの形成方法および半導体装置の製造方法
US20080272421A1 (en) * 2007-05-02 2008-11-06 Micron Technology, Inc. Methods, constructions, and devices including tantalum oxide layers
US8012532B2 (en) 2007-12-18 2011-09-06 Micron Technology, Inc. Methods of making crystalline tantalum pentoxide
US8208241B2 (en) * 2008-06-04 2012-06-26 Micron Technology, Inc. Crystallographically orientated tantalum pentoxide and methods of making same
KR102253595B1 (ko) * 2015-01-06 2021-05-20 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조방법
KR101720620B1 (ko) * 2015-04-21 2017-03-28 주식회사 유진테크 기판처리장치 및 챔버 세정방법
FR3076660B1 (fr) * 2018-01-09 2020-02-07 Stmicroelectronics (Rousset) Sas Dispositif integre de cellule capacitive de remplissage et procede de fabrication correspondant
US11621222B2 (en) 2018-01-09 2023-04-04 Stmicroelectronics (Rousset) Sas Integrated filler capacitor cell device and corresponding manufacturing method
KR20230047825A (ko) * 2021-10-01 2023-04-10 삼성전자주식회사 커패시터의 형성 방법 및 반도체 장치의 형성 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59215764A (ja) * 1983-05-24 1984-12-05 Nec Corp 半導体装置用キヤパシタの製造方法
DE3433390A1 (de) * 1984-09-12 1986-03-20 Bayer Ag, 5090 Leverkusen Phenoxypropionsaeure-derivate
US5274485A (en) * 1991-06-24 1993-12-28 Sanyo Electric Co., Ltd. Liquid crystal display
KR930012120B1 (ko) * 1991-07-03 1993-12-24 삼성전자 주식회사 반도체장치 및 그의 제조방법
JPH0521744A (ja) * 1991-07-10 1993-01-29 Sony Corp 半導体記憶装置のキヤパシタおよびその製造方法
JP3392440B2 (ja) * 1991-12-09 2003-03-31 株式会社東芝 多層導体層構造デバイス
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
DE4317421A1 (de) * 1993-05-26 1994-12-01 Cerdec Ag Oxonitride der Formel LnTaON¶2¶ mit erhöhter Farbbrillanz, Verfahren zu deren Herstellung und deren Verwendung
JPH07161931A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法
JP2679599B2 (ja) * 1993-12-02 1997-11-19 日本電気株式会社 半導体装置の製造方法
KR950034588A (ko) * 1994-03-17 1995-12-28 오가 노리오 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
US5468687A (en) * 1994-07-27 1995-11-21 International Business Machines Corporation Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation)
KR960015786A (ko) * 1994-10-27 1996-05-22 이형도 다층 탄탈륨 캐패시터 및 그 제조방법(Multi-Layer Tantalum Capacitor)
US5668040A (en) * 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
KR0183732B1 (ko) * 1995-09-01 1999-03-20 김광호 반도체 장치의 캐패시터 제작방법
US5693102A (en) * 1995-09-27 1997-12-02 Cerdec Aktiengesellschaft Keramische Farben Oxonitrides of the formula LnTaON2 with enhanced brightness and a process for their use
US6083849A (en) * 1995-11-13 2000-07-04 Micron Technology, Inc. Methods of forming hemispherical grain polysilicon
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
TW345742B (en) * 1997-11-27 1998-11-21 United Microelectronics Corp Method for producing integrated circuit capacitor
KR100286011B1 (ko) * 1998-08-04 2001-04-16 황철주 반도체소자의캐퍼시터및그제조방법
JP3189813B2 (ja) * 1998-11-30 2001-07-16 日本電気株式会社 半導体装置の製造方法
KR100331271B1 (ko) * 1999-07-01 2002-04-06 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
US6143598A (en) * 1999-02-08 2000-11-07 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of low leakage capacitor
US6294807B1 (en) * 1999-02-26 2001-09-25 Agere Systems Guardian Corp. Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers
KR100331270B1 (ko) * 1999-07-01 2002-04-06 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100305076B1 (ko) * 1999-07-01 2001-11-01 박종섭 커패시터의 전하저장전극 형성방법
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법
KR100386447B1 (ko) * 1999-12-23 2003-06-02 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법

Also Published As

Publication number Publication date
CN1172361C (zh) 2004-10-20
GB0031743D0 (en) 2001-02-07
JP2001210799A (ja) 2001-08-03
KR100367404B1 (ko) 2003-01-10
CN1306304A (zh) 2001-08-01
TW543139B (en) 2003-07-21
DE10065224B4 (de) 2009-04-02
US20020019110A1 (en) 2002-02-14
US6770525B2 (en) 2004-08-03
DE10065224A1 (de) 2001-07-26
GB2365213B (en) 2004-04-07
GB2365213A (en) 2002-02-13
KR20010066385A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
JP4196148B2 (ja) 半導体装置のキャパシターの製造方法
US6340622B1 (en) Method for fabricating capacitors of semiconductor device
JP4247421B2 (ja) 半導体装置のキャパシターの製造方法
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
KR100464650B1 (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
KR100321178B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
KR100373159B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100331270B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100504435B1 (ko) 반도체장치의 커패시터 제조방법
KR20030023969A (ko) 고유전막을 구비한 반도체소자 및 그 제조 방법
KR100519514B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100331271B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR100351253B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100504434B1 (ko) 반도체장치의 커패시터 제조방법
KR100358065B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080827

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees