JPS59215764A - 半導体装置用キヤパシタの製造方法 - Google Patents
半導体装置用キヤパシタの製造方法Info
- Publication number
- JPS59215764A JPS59215764A JP9091683A JP9091683A JPS59215764A JP S59215764 A JPS59215764 A JP S59215764A JP 9091683 A JP9091683 A JP 9091683A JP 9091683 A JP9091683 A JP 9091683A JP S59215764 A JPS59215764 A JP S59215764A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tantalum
- capacitor
- oxidation
- containing nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置用キャパシタの製造方法に関する。
従来、半導体装置用キャパシタには、金属あるいは半導
体へ絶縁膜を付着し、さらに金属等の電極を被着した構
造のものが用いられて来た。絶縁膜としては２酸化シリ
コン５ｉ０２．アルミナＡｔ２０３゜窒化シリコンＳｉ
３Ｎ４等の膜が用いられて来た。
体へ絶縁膜を付着し、さらに金属等の電極を被着した構
造のものが用いられて来た。絶縁膜としては２酸化シリ
コン５ｉ０２．アルミナＡｔ２０３゜窒化シリコンＳｉ
３Ｎ４等の膜が用いられて来た。
実装密度の増加が望まれているためにこれらの絶縁膜よ
〃も大きな防電率をもち、かつ極端に薄い防電体膜が要
求されて来た。１９８１年春季応用物理学会学術講演会
講演予稿集Ｐ、５８８にタンタル酸化物の誘電体を有す
る薄膜キャパシタの形成方法が示されている。上記の方
法では、第１のキャパシタ電極となるシリコン基板上に
タンタルの薄膜が几−Ｆスパッタで被着される。このク
ンタル薄膜を有するシリコン基板はそれから５２５℃の
酸素雰囲気中で熱処理される。タンタルはすべてタンタ
ル酸化物に変換される。・第２のキャパシタ電極がタン
タル酸化物の膜の上に付混される。
〃も大きな防電率をもち、かつ極端に薄い防電体膜が要
求されて来た。１９８１年春季応用物理学会学術講演会
講演予稿集Ｐ、５８８にタンタル酸化物の誘電体を有す
る薄膜キャパシタの形成方法が示されている。上記の方
法では、第１のキャパシタ電極となるシリコン基板上に
タンタルの薄膜が几−Ｆスパッタで被着される。このク
ンタル薄膜を有するシリコン基板はそれから５２５℃の
酸素雰囲気中で熱処理される。タンタルはすべてタンタ
ル酸化物に変換される。・第２のキャパシタ電極がタン
タル酸化物の膜の上に付混される。
上記の方法に於いて不利な点はこのキャノくシタはリー
ク電流が大きいことである。上記方法に於いてタンタル
薄膜を５２５℃の酸素雰囲気中で熱処理してタンタル酸
化物に変換した後、さらに１０００℃の酸素雰囲気中で
熱処理するとタンタル酸化膜とシリコン基板の間に薄い
シリコン酸化膜が形成され、そのためにリーク電流が減
少することが述べられている。
ク電流が大きいことである。上記方法に於いてタンタル
薄膜を５２５℃の酸素雰囲気中で熱処理してタンタル酸
化物に変換した後、さらに１０００℃の酸素雰囲気中で
熱処理するとタンタル酸化膜とシリコン基板の間に薄い
シリコン酸化膜が形成され、そのためにリーク電流が減
少することが述べられている。
しかしながら新たにタンタル酸化膜とシリコン基板の界
面に形成されるシリコン酸化膜は誘電率が小さいために
タンタル酸化膜のみの場合とくらべると全体の容量が低
下してしまうという欠点があった。
面に形成されるシリコン酸化膜は誘電率が小さいために
タンタル酸化膜のみの場合とくらべると全体の容量が低
下してしまうという欠点があった。
本発明は窒化タンタル（ＴａＮ）層、タンタル（Ｔａ）
層、窒化タンタル（Ｔａ Ｎ ）層が順次３層に積層さ
れた構造の膜を高周波スノくツタ法を用いて形成した後
、引続き上記構造体をプラズマ酸化して得られる窒素を
含むタンタル酸化層とタンタル酸化層から成る３１１ｖ
ｔ＃造をもった酸化物を誘電体として用いることによっ
て上記の欠点を解消した半導体装置用キャパシタの製造
方法を提供するものである。
層、窒化タンタル（Ｔａ Ｎ ）層が順次３層に積層さ
れた構造の膜を高周波スノくツタ法を用いて形成した後
、引続き上記構造体をプラズマ酸化して得られる窒素を
含むタンタル酸化層とタンタル酸化層から成る３１１ｖ
ｔ＃造をもった酸化物を誘電体として用いることによっ
て上記の欠点を解消した半導体装置用キャパシタの製造
方法を提供するものである。
以下本発明を第１図を参照しながら実施例について説明
する。まず同図（至）に示すように３Ω・のの比抵抗の
Ｎ型シリコン半導体基°板１を用い、同図（Ｂｌに示す
ようにタンタル（Ｔａ）をターゲット電極として高周波
スパッタリングによりアルゴンと１０％Ｎ２の混合ガス
中でスノくツタして１００Ａの厚みの窒化タンタル（Ｔ
ａＮ）層２を被着形成し、続いてスパッタを中断するこ
となくアルゴンのみの雰囲気中で１０ＯＡの厚みのタン
タル（Ｔａ）層３を被着形成しさらにスパッタを継続し
ながら再びアルーｆンと１０％Ｎ２の混合ガス中でスノ
ぐツタして１００人の厚みの窒化タンタル（ＴａＮ）層
４を被着形成する。上記の如くしてタンタル層３の上、
下に窒化タンタル層２．４を有する３層構造の膜が得ら
れる。ここで上記の如くの３層構造の膜を便う代シに膜
全体を窒化タンタル（ＴａＮ）層のみで構成した場合に
は窒素を含むタンタル層は窒素を含まないタンタル層に
くらべて比誘電率が小さいので膜全体の比誘電率が下っ
てしまう。従って膜全体の比誘電率を小さくしないため
に本発明の如く中間に窒素を含まないタンタル層３をも
たせた３層構造の方が望ましい。次に上記の構造体を同
一のスパッタ装置を用いて引続いてチャンバーの真空を
破らずに１０％酸素とアルゴンの混合ガス中で゛ プ
ラズマ酸化を行い同図（Ｃ１に示すように上記の窒化タ
ンタル層２、タンタル層３、窒化タンタル層４をすべて
それぞれの酸化物である窒素を含むタンタル酸化層５、
タンタル酸化層６、及び窒素を含むタンタル酸化層７に
それぞれ変換する。
する。まず同図（至）に示すように３Ω・のの比抵抗の
Ｎ型シリコン半導体基°板１を用い、同図（Ｂｌに示す
ようにタンタル（Ｔａ）をターゲット電極として高周波
スパッタリングによりアルゴンと１０％Ｎ２の混合ガス
中でスノくツタして１００Ａの厚みの窒化タンタル（Ｔ
ａＮ）層２を被着形成し、続いてスパッタを中断するこ
となくアルゴンのみの雰囲気中で１０ＯＡの厚みのタン
タル（Ｔａ）層３を被着形成しさらにスパッタを継続し
ながら再びアルーｆンと１０％Ｎ２の混合ガス中でスノ
ぐツタして１００人の厚みの窒化タンタル（ＴａＮ）層
４を被着形成する。上記の如くしてタンタル層３の上、
下に窒化タンタル層２．４を有する３層構造の膜が得ら
れる。ここで上記の如くの３層構造の膜を便う代シに膜
全体を窒化タンタル（ＴａＮ）層のみで構成した場合に
は窒素を含むタンタル層は窒素を含まないタンタル層に
くらべて比誘電率が小さいので膜全体の比誘電率が下っ
てしまう。従って膜全体の比誘電率を小さくしないため
に本発明の如く中間に窒素を含まないタンタル層３をも
たせた３層構造の方が望ましい。次に上記の構造体を同
一のスパッタ装置を用いて引続いてチャンバーの真空を
破らずに１０％酸素とアルゴンの混合ガス中で゛ プ
ラズマ酸化を行い同図（Ｃ１に示すように上記の窒化タ
ンタル層２、タンタル層３、窒化タンタル層４をすべて
それぞれの酸化物である窒素を含むタンタル酸化層５、
タンタル酸化層６、及び窒素を含むタンタル酸化層７に
それぞれ変換する。
この時、シリコン基板１に接している窒化タンタル層２
はタンタル層に比べて膜質がちみっでるるためプラズマ
酸化中にタンタル層とシリコン基板１が相互に反応する
のをおさえる働きをもち膜のリーク電流を減らすのに効
果がある。他方外側の窒化タンタル層４はタンタル層に
比べて酸化速度が遅いために均一に酸化されるので、そ
の内部にあるタンタル層３が急激に酸化されるのを防ぎ
、その結果タンタル層３もまた均一に酸化されるので膜
混成にとって好ましい。かかる絶縁膜５１６゜７上に同
図（Ｄ）に示すように１μｍ厚さのアルミニウムを被着
しバターニングして電極８を作る。次に４００℃のＮ２
雰囲気中で１０分間熱処理を行ないキャパシタとする。
はタンタル層に比べて膜質がちみっでるるためプラズマ
酸化中にタンタル層とシリコン基板１が相互に反応する
のをおさえる働きをもち膜のリーク電流を減らすのに効
果がある。他方外側の窒化タンタル層４はタンタル層に
比べて酸化速度が遅いために均一に酸化されるので、そ
の内部にあるタンタル層３が急激に酸化されるのを防ぎ
、その結果タンタル層３もまた均一に酸化されるので膜
混成にとって好ましい。かかる絶縁膜５１６゜７上に同
図（Ｄ）に示すように１μｍ厚さのアルミニウムを被着
しバターニングして電極８を作る。次に４００℃のＮ２
雰囲気中で１０分間熱処理を行ないキャパシタとする。
上記の方法で作製したキャパシタは窒化タンタル（Ｔａ
Ｎ）層、タンタル（Ｔａ）層、及び窒化タンタル（Ｔａ
Ｎ）層を順次積層して形成した３層構造膜をプラズマ酸
化することによシ、シリコン基板に接する側の窒化タン
タル層はちみつな構造を持つためにタンタル層とシリコ
ン基板がプラズマ酸化中に反応することを防ぎ膜のリー
ク電流を減少させ、他方外側の窒化タンタル層はその酸
化速耽が遅いため均一に酸化され、ひいては内部のタン
タル層が急激に酸化されることを防ぎタンタル層の均一
な酸化がなされる。又同−スバッタ装置でチャンバーの
真空を破ることなく連続的に工程を進めることが出来る
ので膜が汚染される機会が少なく信頼性の高いものがえ
られる。ぎらにタンタル酸化層とシリコン半導体基板と
の間に酸化雰曲気中で熱処理することによって２酸化シ
リコン膜を形成してリーク電流を減少させる公知の方法
は熱処理時間を増すとそれにともなって２酸化シリコン
膜厚が増加しそのため全体の容量値が時間と共に減少す
るが、本発明の方法はちみつな窒化タンタル（ＴａＮ）
層をシリコン基板に接して使っているので熱処理時間を
長くしても容量値は十分制御可能である。
Ｎ）層、タンタル（Ｔａ）層、及び窒化タンタル（Ｔａ
Ｎ）層を順次積層して形成した３層構造膜をプラズマ酸
化することによシ、シリコン基板に接する側の窒化タン
タル層はちみつな構造を持つためにタンタル層とシリコ
ン基板がプラズマ酸化中に反応することを防ぎ膜のリー
ク電流を減少させ、他方外側の窒化タンタル層はその酸
化速耽が遅いため均一に酸化され、ひいては内部のタン
タル層が急激に酸化されることを防ぎタンタル層の均一
な酸化がなされる。又同−スバッタ装置でチャンバーの
真空を破ることなく連続的に工程を進めることが出来る
ので膜が汚染される機会が少なく信頼性の高いものがえ
られる。ぎらにタンタル酸化層とシリコン半導体基板と
の間に酸化雰曲気中で熱処理することによって２酸化シ
リコン膜を形成してリーク電流を減少させる公知の方法
は熱処理時間を増すとそれにともなって２酸化シリコン
膜厚が増加しそのため全体の容量値が時間と共に減少す
るが、本発明の方法はちみつな窒化タンタル（ＴａＮ）
層をシリコン基板に接して使っているので熱処理時間を
長くしても容量値は十分制御可能である。
以上詳細に説明したように本発明はシリコン半導体基板
に高周波スパッタ法を用いて窒化タンタル（ＴａＮ）層
、タンタル層（Ｔａ）層、窒化タンタル（ＴａＮ）層を
順次連続的に積層して３層構造を形成した後、引続き上
記構造体をプラズマ酸化して全てタンタル酸化物に変換
することによって容ｌ゛密度が大きくしかもリーク電流
の小さいキャパシタかえられる。
に高周波スパッタ法を用いて窒化タンタル（ＴａＮ）層
、タンタル層（Ｔａ）層、窒化タンタル（ＴａＮ）層を
順次連続的に積層して３層構造を形成した後、引続き上
記構造体をプラズマ酸化して全てタンタル酸化物に変換
することによって容ｌ゛密度が大きくしかもリーク電流
の小さいキャパシタかえられる。
第１図は本発明の実施例に係るキャパシタの製造工程全
説明する断面図である。 図面で、ｌ・・・・・・シリコン半導体基板、２及び４
・・・・・・窒化タンタル（ＴａＮ）層、３・・・・・
・タンタル（Ｔａ）層、５及び７・・・・・・窒素を含
むタンタル酸化層、６・・・・・・タンタル酸化層、８
・・・・・・金塊電極である。
説明する断面図である。 図面で、ｌ・・・・・・シリコン半導体基板、２及び４
・・・・・・窒化タンタル（ＴａＮ）層、３・・・・・
・タンタル（Ｔａ）層、５及び７・・・・・・窒素を含
むタンタル酸化層、６・・・・・・タンタル酸化層、８
・・・・・・金塊電極である。
Claims (1)
- 【特許請求の範囲】 キャパシタの第１電極となるシリコン基板の表面部にメ
ンタルをターゲット電極として高同波スパッタ法によル
窒化タンタル層、続いてタンタル層、次いで窒化タンタ
ル層をスパッタ装置のチャンバーの真空を破ることなく
順次連続的に被着形成した後、さらに同一スパッタ装置
内でチャンバーの真空を破ることなく引続き上記構造体
をプラズマ酸化することによって上記の３層構造を有す
る膜を全て窒素を含むタンタル酸化層とタンタル酸化層
からなる３層構造の酸化物に変換せしめ。 かかる絶縁膜にキャパシタの第２電極を被着することを
特徴とする半導体装置用キャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9091683A JPS59215764A (ja) | 1983-05-24 | 1983-05-24 | 半導体装置用キヤパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9091683A JPS59215764A (ja) | 1983-05-24 | 1983-05-24 | 半導体装置用キヤパシタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59215764A true JPS59215764A (ja) | 1984-12-05 |
Family
ID=14011742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9091683A Pending JPS59215764A (ja) | 1983-05-24 | 1983-05-24 | 半導体装置用キヤパシタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59215764A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5005102A (en) * | 1989-06-20 | 1991-04-02 | Ramtron Corporation | Multilayer electrodes for integrated circuit capacitors |
| GB2365213A (en) * | 1999-12-31 | 2002-02-13 | Hyundai Electronics Ind | DRAM capacitor having a multi-layer TaON dielectric |
| KR100373162B1 (ko) * | 1999-12-29 | 2003-02-25 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| WO2008114609A1 (ja) * | 2007-03-19 | 2008-09-25 | Nec Corporation | 半導体装置及びその製造方法 |
-
1983
- 1983-05-24 JP JP9091683A patent/JPS59215764A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5005102A (en) * | 1989-06-20 | 1991-04-02 | Ramtron Corporation | Multilayer electrodes for integrated circuit capacitors |
| KR100373162B1 (ko) * | 1999-12-29 | 2003-02-25 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| GB2365213A (en) * | 1999-12-31 | 2002-02-13 | Hyundai Electronics Ind | DRAM capacitor having a multi-layer TaON dielectric |
| GB2365213B (en) * | 1999-12-31 | 2004-04-07 | Hyundai Electronics Ind | Method of fabricating capacitors for semiconductor devices |
| WO2008114609A1 (ja) * | 2007-03-19 | 2008-09-25 | Nec Corporation | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2782176B2 (ja) | シリコンウエハー上に白金薄膜を形成する方法、その方法により製造されたシリコン基板及びその基板を利用した半導体素子の製造方法 | |
| JPH0621391A (ja) | 強誘電体コンデンサ及びその形成方法 | |
| JP2007266616A (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| TW434887B (en) | Method of manufacturing ferroelectric memory device | |
| JPH0563205A (ja) | 半導体装置 | |
| JP4925494B2 (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| JPS59215764A (ja) | 半導体装置用キヤパシタの製造方法 | |
| KR970067866A (ko) | 유전체 박막 제조방법 및 이를 이용한 반도체 장치 제조방법 | |
| JPH0745475A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPS5910271A (ja) | 半導体装置 | |
| JP3242732B2 (ja) | キャパシタ | |
| JP3361016B2 (ja) | 超電導部材及びその製造方法 | |
| JPS59168643A (ja) | 酸化膜の緻密化処理法 | |
| JPS5911664A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS6028259A (ja) | 半導体装置用キヤパシタの製造方法 | |
| US6133063A (en) | Process for producing a pin layer sequence on a perovskite and a perovskite having a pin layer sequence | |
| JP2004349394A (ja) | 薄膜高誘電体キャパシタの製造方法 | |
| EP0225224A2 (en) | After oxide metal alloy process | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| JP2004221446A (ja) | 半導体装置およびその製造方法 | |
| JPH0587164B2 (ja) | ||
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| KR0144167B1 (ko) | 확산 배리어의 기능을 갖는 반도체 소자의 전극형성방법 |