JP2004349394A - 薄膜高誘電体キャパシタの製造方法 - Google Patents
薄膜高誘電体キャパシタの製造方法 Download PDFInfo
- Publication number
- JP2004349394A JP2004349394A JP2003143457A JP2003143457A JP2004349394A JP 2004349394 A JP2004349394 A JP 2004349394A JP 2003143457 A JP2003143457 A JP 2003143457A JP 2003143457 A JP2003143457 A JP 2003143457A JP 2004349394 A JP2004349394 A JP 2004349394A
- Authority
- JP
- Japan
- Prior art keywords
- film
- high dielectric
- platinum
- thin film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】安定で歩留まり良く、且つ高性能な薄膜高誘電体キャパシタを形成することができる製造方法を提供する。
【解決手段】半導体基板表面の絶縁膜上に下部電極と、BaxSr1−xTiO3からなる高誘電体膜と、上部電極とを備えた薄膜高誘電体キャパシタの製造方法において、高誘電体膜上に白金膜と、白金膜と高誘電体膜との間の応力を緩和する厚さの金膜を積層形成した後、酸素雰囲気中で熱処理し、上部電極を形成する。特に、白金膜の厚さを50nm〜200nmとすると、特性の優れたキャパシタを形成することができる。
【選択図】 図1
【解決手段】半導体基板表面の絶縁膜上に下部電極と、BaxSr1−xTiO3からなる高誘電体膜と、上部電極とを備えた薄膜高誘電体キャパシタの製造方法において、高誘電体膜上に白金膜と、白金膜と高誘電体膜との間の応力を緩和する厚さの金膜を積層形成した後、酸素雰囲気中で熱処理し、上部電極を形成する。特に、白金膜の厚さを50nm〜200nmとすると、特性の優れたキャパシタを形成することができる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、BaTiO3とSrTiO3の混晶系薄膜を用いた薄膜高誘電体キャパシタおよびその製造方法に関する。
【0002】
【従来の技術】
図2は従来のBaTiO3とSrTiO3の混晶系薄膜を用いた薄膜高誘電体キャパシタの製造工程を示した図である。以下、これらの図面を用いて従来技術の代表例を説明する。
【0003】
従来のBaTiO3とSrTiO3の混晶系薄膜を用いた薄膜高誘電体キャパシタは、半導体基板1の上に絶縁膜2、下部電極3、BaxSr1−xTiO3薄膜(0≦X≦1)からなる高誘電体薄膜4、上部電極5を順に形成し、その上に窒化珪素膜などを用いた層間絶縁膜として機能する絶縁膜6を形成し、電極部分を開口して、その上に配線電極7を形成した構造となっている。(非特許文献1)
【0004】
上記のような薄膜高誘電体キャパシタは、以下のように形成される。まず、半導体基板1上に絶縁膜2を形成する。次に絶縁膜2上に蒸着法あるいはスパッタ法等を用いてチタン膜と白金膜を積層した下部電極3を形成する。さらに、下部電極3上にスパッタ法、CVD法、PLD法、有機金属塗布法等により高誘電体膜4を形成する(図2A)。
【0005】
次に、高誘電体膜4上に上部電極5を蒸着法あるいはスパッタ法を用いて成膜し、パターニングする(図2B)。続いて、ドライエッチング法やウエットエッチング法を用いて高誘電体膜4をパターニングし(図2C)、ドライエッチング法を用いて下部電極3をパターニングする(図2D)。全面に層間絶縁膜として機能する窒化珪素膜やポリイミド膜などの絶縁膜6を成膜した後(図2E)、絶縁膜6の一部をエッチングし、上部電極5の一部を開口する(図2F)。最後に蒸着法あるいはスパッタ法等を用いて配線電極7を成膜し、パターニングを行うことで、薄膜高誘電体キャパシタを完成する(図2G)。
【0006】
以上のような方法で形成された薄膜高誘電体キャパシタは集積回路の大容量キャパシタとして利用されており、特にマイクロ波モノリシックIC(MMIC)において、直流成分をカットするためのキャパシタやバイパスキャパシタなど比較的大容量が必要なキャパシタに利用されている。
【0007】
【非特許文献1】
「ジャパニーズ・ジャーナル・オブ・アプライド・フィジィックス(Japanese Journal of Applied Physics)」、(日本応用物理学会) Vol.35、1996年、p.1683−1684
【0008】
【発明が解決しようとする課題】
このような薄膜高誘電体キャパシタの製造方法では、上部電極材料として熱的安定性が高く、MMICの製造工程とも整合性の高い白金を用いる場合が多い。しかし、白金電極はBaxSr1−xTiO3膜との密着性が悪く、リフトオフ工程において剥離する可能性が高いという問題があった。また、BaxSr1−xTiO3膜と白金電極の密着性を向上するために、チタン、クロム、ニッケルといった接着メタルを挿入すると、BaxSr1−xTiO3膜形成後の熱処理、例えば絶縁膜6を形成する際、CVD法で窒化珪素膜を成膜する場合、基板を加熱することにより、接着メタルがBaxSr1−xTiO3膜の酸素を奪い、酸化し、熱的に不安定な電極構造となってしまう。本発明では、上記問題点を解消し、歩留まり良く、特性の優れた薄膜高誘電体キャパシタの製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1に係る発明は、半導体基板表面の絶縁膜上に下部電極と、該下部電極上にBaxSr1−xTiO3からなる高誘電体膜と、該高誘電体膜上に上部電極とを備えた薄膜高誘電体キャパシタの製造方法において、前記上部電極を形成する工程は、前記高誘電体膜上に白金膜と、該白金膜と前記高誘電体膜との間の応力を緩和する厚さの金膜を積層形成した後、酸素雰囲気中で熱処理を行う工程を含むことを特徴とするものである。
【0010】
また請求項2に係る発明は、請求項1記載の薄膜高誘電体キャパシタの製造方法において、該高誘電体膜上に50nm〜200nmの厚さの白金膜と、該白金膜と前記高誘電体膜との間の応力を緩和する厚さの金膜を積層形成した後、酸素雰囲気中で熱処理を行うことを特徴とするものである。
【0011】
更に請求項3に係る発明は、請求項1または2いずれか記載の薄膜高誘電体キャパシタの製造方法において、前記高誘電体膜を有機金属塗布法により成膜することと、前記熱処理を、前記高誘電体膜を成膜する際に行う焼成温度近傍以下で、かつ500℃以上の温度の熱処理を行うことを特徴とするものである。
【0012】
【発明の実施の形態】
本発明の実施形態について説明する。本発明の製造方法により形成される薄膜高誘電体キャパシタは、上部電極5が白金と金の積層構造となっている点が、従来の薄膜高誘電体キャパシタと異なる。即ち、図1に示すように半導体基板1の上に絶縁膜2、下部電極3、BaxSr1−xTiO3膜(0≦x≦1)からなる高誘電体膜4、白金膜と金膜の積層膜からなる上部電極8が順に積層形成され、その上に窒化珪素膜などを用いた層間絶縁膜として機能する絶縁膜6が形成され、高誘電体薄膜4の一部を開口して、その上に配線電極7を形成した構造となっている。
【0013】
本発明の薄膜高誘電体キャパシタの製造工程は、図2Bの上部電極形成工程を除いて、従来例として図2で説明した製造方法と同様である。本発明の上部電極形成工程は、高誘電体膜4上に蒸着法やスパッタ法を用いて白金膜と金膜を積層形成した後、酸素雰囲気中にて熱処理を行うものである。このとき、白金膜と金膜の厚さ、熱処理条件は、高誘電体膜4と白金膜が十分に接着し、リーク電流が少ない等、所望のキャパシタ特性が得られる条件を適宜設定する。その結果歩留まり率が高く、リーク電流の少ない薄膜高誘電体キャパシタを実現している。
【0014】
以下、具体的に説明する。図3は上部電極形成工程においてリフトオフ法を用いた場合に、電極構造の違いによるリフトオフ後の電極の歩留まり(剥離せず正常に形成された電極の割合)を、白金の膜厚を変数にして示したグラフである。電極には白金の単層膜と、白金層上に100nmの厚さの金層を積層した積層膜を用い、両者の歩留まりを比較したものである。このグラフから白金層/金層の電極では白金の単層膜に比べ歩留まりが高いことがわかる。また白金の膜厚を厚くした場合、白金の単層膜では歩留まりが急激に低下するのに対し、白金層/金層の電極ではその影響は少ないことがわかる。特に白金の膜厚が200nm以下で90%以上の歩留まりが得られ、好都合であることがわかる。これは白金膜の上に延性の高い金膜を積層することで、BaxSr1−xTiO3膜からなる高誘電体膜4と白金層の間で起きる格子面間隔の違いによる応力を緩和し、上部電極の剥離を抑えているためと考えられる。なお、金層の厚さを100nmより厚くした場合も、同様の結果が得られた。これらの結果から、上部電極を白金層と金層の積層膜で形成するのが好ましいことがわかる。
【0015】
次に図4は、上部電極形成工程の後、熱処理(アニール)を行なう前後でのリーク電流密度の変化を、上下電極間に印加する電圧を横軸にとって示したグラフである。ここで、熱処理は酸素雰囲気中において600℃で処理し、高誘電体膜4には有機金属塗布法により作成したBa0.7Sr0.3TiO3膜を用い、上部電極5には白金層100nmと金層100nmを白金、金の順で積層した積層膜を用いている。なお、比較の意味で白金の単層膜のリーク電流密度を併記してある。このグラフから、白金層/金層の積層膜について熱処理を行った後のリーク電流密度は、熱処理前のデータと比較して小さく、印加電圧の増大とともにその差が開いていることが分かる。また熱処理を行うことで、白金層/金層の積層膜と白金の単層膜におけるリーク電流密度は同程度となる。この結果より、白金層/金層の積層膜を上部電極とした電極構造において、熱処理は不可欠であることが理解される。なお、高誘電体膜4の形成方法として、有機金属塗布法の他スパッタ法、CVD法、PLD法による場合も、同様の結果が得られる。また、酸素雰囲気で熱処理を行う理由は、熱処理により高誘電体膜4から酸素が離脱し、誘電体膜の特性の変化を防止するためである。
【0016】
また、リーク電流は上部電極5の白金層と金層を積層した場合の、白金層の厚さにも影響を受ける。図5は上部電極5の白金/金の積層構造において、金層を100nmと固定し、白金層の膜厚を20〜300nmの範囲で変化させたときのリーク電流密度(印加電圧10V)を示したものである。白金層が薄い場合は、金と高誘電体膜4が直接接触するためリーク電流密度が大きくなる。逆に、白金層が厚い場合にも、高誘電体膜4中の酸素が白金に吸収されるためリーク電流密度は大きくなる。また、キャパシタとして必要なリーク電流密度は3×10−5A/cm2以下であり、この条件から図5より、白金の膜厚は50nm以上200nm以下とするのが適当である。なお、金層の厚さを100nmより厚くした場合も、白金の膜厚が50nm以上200nm以下のとき、良好な結果が得られた。またキャパシタ特性として許容されるリーク電流密度に応じて、白金の膜厚を設定すればよいことは言うまでもない。
【0017】
さらに、リーク電流は上部電極形成後の酸素雰囲気中での熱処理工程における熱処理温度によっても影響される。図6は、熱処理温度を300〜700℃の範囲で変化させたときのリーク電流密度(印加電圧10V)の変化を示したものである。ここで、高誘電体膜4には有機金属塗布法により焼成温度600℃にて形成したBa0.7Sr0.3TiO3薄膜を用い、上部電極5には白金層を50nm、金層を100nm積層した電極を用いた。前述のようにキャパシタとして必要なリーク電流密度は3×10−5A/cm2以下であり、この条件から、上記焼成温度を600℃に設定した場合には熱処理温度は500℃以上650℃以下であることが好ましいことがわかる。
【0018】
図6の実験では、有機金属塗布法による高誘電体膜4の燒結温度を600℃としており、この温度以上で上部電極形成後の熱処理をすると高誘電体薄膜4が再結晶化し、上部電極5と高誘電体膜4での界面での酸素欠陥の増加、グレインの拡大、誘電率増加による空間電荷電流の増加などが影響し、リーク電流が増加していくものと考えられる。なお、上記燒結温度を700℃とすれば、750℃程度の熱処理温度までは700℃で焼成した高誘電体膜4の特性を維持することができる。従って、上部電極形成後の酸素雰囲気中での熱処理温度の上限は、高誘電体薄膜の特性を維持することができる、高誘電体膜4の燒結温度近傍とする必要がある。なお、熱処理時間によっても、この熱処理温度の上限は変化することはいうまでもない。また、熱処理温度の下限は、実験より、高誘電体膜4の焼結温度によらず、500℃以上とするのが好ましいことが確認された。
【0019】
上述のように高誘電体膜4の形成方法は、有機金属塗布法に限定されるものでないから、高誘電体膜を別の方法で形成する場合は、リーク電流の減少、製造歩留まり等を考慮し、熱処理温度を適宜設定すればよい。
【0020】
【発明の効果】
以上説明したように、本発明の製造方法によれば、上部電極を白金膜と金膜を積層した構造とし、酸素雰囲気で熱処理を行うことで、高誘電体膜と白金膜との密着性を保ち、リーク電流密度を小さくすることができるため、製造歩留まりが高く安定で、高性能な薄膜高誘電体キャパシタを得ることが可能となった。特に、本発明の製造方法は、膜厚を所定の範囲に設定し、あるいは所定の温度範囲で熱処理を行う方法であるので、簡便である。
【図面の簡単な説明】
【図1】本発明の製造方法により形成される薄膜高誘電体キャパシタの構造を説明する図である。
【図2】従来の薄膜高誘電体キャパシタの製造方法を説明する図である。
【図3】電極構造の違いによるリフトオフ後の電極の歩留まりを示すグラフである。
【図4】上部電極形成後に行う熱処理工程前後でのリーク電流密度の変化を示すグラフである。
【図5】白金層の膜厚によるリーク電流密度の変化を示すグラフである。
【図6】熱処理温度によるリーク電流密度の変化を示すグラフである。
【符号の説明】
1:半導体基板
2:絶縁膜
3:下部電極
4:高誘電体膜
5:上部電極
6:絶縁膜
7:配線電極
【発明の属する技術分野】
本発明は、BaTiO3とSrTiO3の混晶系薄膜を用いた薄膜高誘電体キャパシタおよびその製造方法に関する。
【0002】
【従来の技術】
図2は従来のBaTiO3とSrTiO3の混晶系薄膜を用いた薄膜高誘電体キャパシタの製造工程を示した図である。以下、これらの図面を用いて従来技術の代表例を説明する。
【0003】
従来のBaTiO3とSrTiO3の混晶系薄膜を用いた薄膜高誘電体キャパシタは、半導体基板1の上に絶縁膜2、下部電極3、BaxSr1−xTiO3薄膜(0≦X≦1)からなる高誘電体薄膜4、上部電極5を順に形成し、その上に窒化珪素膜などを用いた層間絶縁膜として機能する絶縁膜6を形成し、電極部分を開口して、その上に配線電極7を形成した構造となっている。(非特許文献1)
【0004】
上記のような薄膜高誘電体キャパシタは、以下のように形成される。まず、半導体基板1上に絶縁膜2を形成する。次に絶縁膜2上に蒸着法あるいはスパッタ法等を用いてチタン膜と白金膜を積層した下部電極3を形成する。さらに、下部電極3上にスパッタ法、CVD法、PLD法、有機金属塗布法等により高誘電体膜4を形成する(図2A)。
【0005】
次に、高誘電体膜4上に上部電極5を蒸着法あるいはスパッタ法を用いて成膜し、パターニングする(図2B)。続いて、ドライエッチング法やウエットエッチング法を用いて高誘電体膜4をパターニングし(図2C)、ドライエッチング法を用いて下部電極3をパターニングする(図2D)。全面に層間絶縁膜として機能する窒化珪素膜やポリイミド膜などの絶縁膜6を成膜した後(図2E)、絶縁膜6の一部をエッチングし、上部電極5の一部を開口する(図2F)。最後に蒸着法あるいはスパッタ法等を用いて配線電極7を成膜し、パターニングを行うことで、薄膜高誘電体キャパシタを完成する(図2G)。
【0006】
以上のような方法で形成された薄膜高誘電体キャパシタは集積回路の大容量キャパシタとして利用されており、特にマイクロ波モノリシックIC(MMIC)において、直流成分をカットするためのキャパシタやバイパスキャパシタなど比較的大容量が必要なキャパシタに利用されている。
【0007】
【非特許文献1】
「ジャパニーズ・ジャーナル・オブ・アプライド・フィジィックス(Japanese Journal of Applied Physics)」、(日本応用物理学会) Vol.35、1996年、p.1683−1684
【0008】
【発明が解決しようとする課題】
このような薄膜高誘電体キャパシタの製造方法では、上部電極材料として熱的安定性が高く、MMICの製造工程とも整合性の高い白金を用いる場合が多い。しかし、白金電極はBaxSr1−xTiO3膜との密着性が悪く、リフトオフ工程において剥離する可能性が高いという問題があった。また、BaxSr1−xTiO3膜と白金電極の密着性を向上するために、チタン、クロム、ニッケルといった接着メタルを挿入すると、BaxSr1−xTiO3膜形成後の熱処理、例えば絶縁膜6を形成する際、CVD法で窒化珪素膜を成膜する場合、基板を加熱することにより、接着メタルがBaxSr1−xTiO3膜の酸素を奪い、酸化し、熱的に不安定な電極構造となってしまう。本発明では、上記問題点を解消し、歩留まり良く、特性の優れた薄膜高誘電体キャパシタの製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1に係る発明は、半導体基板表面の絶縁膜上に下部電極と、該下部電極上にBaxSr1−xTiO3からなる高誘電体膜と、該高誘電体膜上に上部電極とを備えた薄膜高誘電体キャパシタの製造方法において、前記上部電極を形成する工程は、前記高誘電体膜上に白金膜と、該白金膜と前記高誘電体膜との間の応力を緩和する厚さの金膜を積層形成した後、酸素雰囲気中で熱処理を行う工程を含むことを特徴とするものである。
【0010】
また請求項2に係る発明は、請求項1記載の薄膜高誘電体キャパシタの製造方法において、該高誘電体膜上に50nm〜200nmの厚さの白金膜と、該白金膜と前記高誘電体膜との間の応力を緩和する厚さの金膜を積層形成した後、酸素雰囲気中で熱処理を行うことを特徴とするものである。
【0011】
更に請求項3に係る発明は、請求項1または2いずれか記載の薄膜高誘電体キャパシタの製造方法において、前記高誘電体膜を有機金属塗布法により成膜することと、前記熱処理を、前記高誘電体膜を成膜する際に行う焼成温度近傍以下で、かつ500℃以上の温度の熱処理を行うことを特徴とするものである。
【0012】
【発明の実施の形態】
本発明の実施形態について説明する。本発明の製造方法により形成される薄膜高誘電体キャパシタは、上部電極5が白金と金の積層構造となっている点が、従来の薄膜高誘電体キャパシタと異なる。即ち、図1に示すように半導体基板1の上に絶縁膜2、下部電極3、BaxSr1−xTiO3膜(0≦x≦1)からなる高誘電体膜4、白金膜と金膜の積層膜からなる上部電極8が順に積層形成され、その上に窒化珪素膜などを用いた層間絶縁膜として機能する絶縁膜6が形成され、高誘電体薄膜4の一部を開口して、その上に配線電極7を形成した構造となっている。
【0013】
本発明の薄膜高誘電体キャパシタの製造工程は、図2Bの上部電極形成工程を除いて、従来例として図2で説明した製造方法と同様である。本発明の上部電極形成工程は、高誘電体膜4上に蒸着法やスパッタ法を用いて白金膜と金膜を積層形成した後、酸素雰囲気中にて熱処理を行うものである。このとき、白金膜と金膜の厚さ、熱処理条件は、高誘電体膜4と白金膜が十分に接着し、リーク電流が少ない等、所望のキャパシタ特性が得られる条件を適宜設定する。その結果歩留まり率が高く、リーク電流の少ない薄膜高誘電体キャパシタを実現している。
【0014】
以下、具体的に説明する。図3は上部電極形成工程においてリフトオフ法を用いた場合に、電極構造の違いによるリフトオフ後の電極の歩留まり(剥離せず正常に形成された電極の割合)を、白金の膜厚を変数にして示したグラフである。電極には白金の単層膜と、白金層上に100nmの厚さの金層を積層した積層膜を用い、両者の歩留まりを比較したものである。このグラフから白金層/金層の電極では白金の単層膜に比べ歩留まりが高いことがわかる。また白金の膜厚を厚くした場合、白金の単層膜では歩留まりが急激に低下するのに対し、白金層/金層の電極ではその影響は少ないことがわかる。特に白金の膜厚が200nm以下で90%以上の歩留まりが得られ、好都合であることがわかる。これは白金膜の上に延性の高い金膜を積層することで、BaxSr1−xTiO3膜からなる高誘電体膜4と白金層の間で起きる格子面間隔の違いによる応力を緩和し、上部電極の剥離を抑えているためと考えられる。なお、金層の厚さを100nmより厚くした場合も、同様の結果が得られた。これらの結果から、上部電極を白金層と金層の積層膜で形成するのが好ましいことがわかる。
【0015】
次に図4は、上部電極形成工程の後、熱処理(アニール)を行なう前後でのリーク電流密度の変化を、上下電極間に印加する電圧を横軸にとって示したグラフである。ここで、熱処理は酸素雰囲気中において600℃で処理し、高誘電体膜4には有機金属塗布法により作成したBa0.7Sr0.3TiO3膜を用い、上部電極5には白金層100nmと金層100nmを白金、金の順で積層した積層膜を用いている。なお、比較の意味で白金の単層膜のリーク電流密度を併記してある。このグラフから、白金層/金層の積層膜について熱処理を行った後のリーク電流密度は、熱処理前のデータと比較して小さく、印加電圧の増大とともにその差が開いていることが分かる。また熱処理を行うことで、白金層/金層の積層膜と白金の単層膜におけるリーク電流密度は同程度となる。この結果より、白金層/金層の積層膜を上部電極とした電極構造において、熱処理は不可欠であることが理解される。なお、高誘電体膜4の形成方法として、有機金属塗布法の他スパッタ法、CVD法、PLD法による場合も、同様の結果が得られる。また、酸素雰囲気で熱処理を行う理由は、熱処理により高誘電体膜4から酸素が離脱し、誘電体膜の特性の変化を防止するためである。
【0016】
また、リーク電流は上部電極5の白金層と金層を積層した場合の、白金層の厚さにも影響を受ける。図5は上部電極5の白金/金の積層構造において、金層を100nmと固定し、白金層の膜厚を20〜300nmの範囲で変化させたときのリーク電流密度(印加電圧10V)を示したものである。白金層が薄い場合は、金と高誘電体膜4が直接接触するためリーク電流密度が大きくなる。逆に、白金層が厚い場合にも、高誘電体膜4中の酸素が白金に吸収されるためリーク電流密度は大きくなる。また、キャパシタとして必要なリーク電流密度は3×10−5A/cm2以下であり、この条件から図5より、白金の膜厚は50nm以上200nm以下とするのが適当である。なお、金層の厚さを100nmより厚くした場合も、白金の膜厚が50nm以上200nm以下のとき、良好な結果が得られた。またキャパシタ特性として許容されるリーク電流密度に応じて、白金の膜厚を設定すればよいことは言うまでもない。
【0017】
さらに、リーク電流は上部電極形成後の酸素雰囲気中での熱処理工程における熱処理温度によっても影響される。図6は、熱処理温度を300〜700℃の範囲で変化させたときのリーク電流密度(印加電圧10V)の変化を示したものである。ここで、高誘電体膜4には有機金属塗布法により焼成温度600℃にて形成したBa0.7Sr0.3TiO3薄膜を用い、上部電極5には白金層を50nm、金層を100nm積層した電極を用いた。前述のようにキャパシタとして必要なリーク電流密度は3×10−5A/cm2以下であり、この条件から、上記焼成温度を600℃に設定した場合には熱処理温度は500℃以上650℃以下であることが好ましいことがわかる。
【0018】
図6の実験では、有機金属塗布法による高誘電体膜4の燒結温度を600℃としており、この温度以上で上部電極形成後の熱処理をすると高誘電体薄膜4が再結晶化し、上部電極5と高誘電体膜4での界面での酸素欠陥の増加、グレインの拡大、誘電率増加による空間電荷電流の増加などが影響し、リーク電流が増加していくものと考えられる。なお、上記燒結温度を700℃とすれば、750℃程度の熱処理温度までは700℃で焼成した高誘電体膜4の特性を維持することができる。従って、上部電極形成後の酸素雰囲気中での熱処理温度の上限は、高誘電体薄膜の特性を維持することができる、高誘電体膜4の燒結温度近傍とする必要がある。なお、熱処理時間によっても、この熱処理温度の上限は変化することはいうまでもない。また、熱処理温度の下限は、実験より、高誘電体膜4の焼結温度によらず、500℃以上とするのが好ましいことが確認された。
【0019】
上述のように高誘電体膜4の形成方法は、有機金属塗布法に限定されるものでないから、高誘電体膜を別の方法で形成する場合は、リーク電流の減少、製造歩留まり等を考慮し、熱処理温度を適宜設定すればよい。
【0020】
【発明の効果】
以上説明したように、本発明の製造方法によれば、上部電極を白金膜と金膜を積層した構造とし、酸素雰囲気で熱処理を行うことで、高誘電体膜と白金膜との密着性を保ち、リーク電流密度を小さくすることができるため、製造歩留まりが高く安定で、高性能な薄膜高誘電体キャパシタを得ることが可能となった。特に、本発明の製造方法は、膜厚を所定の範囲に設定し、あるいは所定の温度範囲で熱処理を行う方法であるので、簡便である。
【図面の簡単な説明】
【図1】本発明の製造方法により形成される薄膜高誘電体キャパシタの構造を説明する図である。
【図2】従来の薄膜高誘電体キャパシタの製造方法を説明する図である。
【図3】電極構造の違いによるリフトオフ後の電極の歩留まりを示すグラフである。
【図4】上部電極形成後に行う熱処理工程前後でのリーク電流密度の変化を示すグラフである。
【図5】白金層の膜厚によるリーク電流密度の変化を示すグラフである。
【図6】熱処理温度によるリーク電流密度の変化を示すグラフである。
【符号の説明】
1:半導体基板
2:絶縁膜
3:下部電極
4:高誘電体膜
5:上部電極
6:絶縁膜
7:配線電極
Claims (3)
- 半導体基板表面の絶縁膜上に下部電極と、該下部電極上にBaxSr1−xTiO3(0≦x≦1)からなる高誘電体膜と、該高誘電体膜上に上部電極とを備えた薄膜高誘電体キャパシタの製造方法において、
前記上部電極を形成する工程は、前記高誘電体膜上に白金膜と、該白金膜と前記高誘電体膜との間の応力を緩和する厚さの金膜を積層形成した後、酸素雰囲気中で熱処理を行う工程を含むことを特徴とする薄膜高誘電体キャパシタの製造方法。 - 請求項1記載の薄膜高誘電体キャパシタの製造方法において、該高誘電体膜上に50nm〜200nmの厚さの白金膜と、該白金膜と前記高誘電体膜との間の応力を緩和する厚さの金膜を積層形成した後、酸素雰囲気中で熱処理を行うことを特徴とする薄膜高誘電体キャパシタの製造方法。
- 請求項1または2いずれか記載の薄膜高誘電体キャパシタの製造方法において、
前記高誘電体膜を有機金属塗布法により成膜することと、前記熱処理を、前記高誘電体膜を成膜する際に行う焼成温度近傍以下で、かつ500℃以上の温度の熱処理を行うことを特徴とする薄膜高誘電体キャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003143457A JP2004349394A (ja) | 2003-05-21 | 2003-05-21 | 薄膜高誘電体キャパシタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003143457A JP2004349394A (ja) | 2003-05-21 | 2003-05-21 | 薄膜高誘電体キャパシタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004349394A true JP2004349394A (ja) | 2004-12-09 |
Family
ID=33531243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003143457A Pending JP2004349394A (ja) | 2003-05-21 | 2003-05-21 | 薄膜高誘電体キャパシタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004349394A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1758153A2 (en) | 2005-08-24 | 2007-02-28 | Tokyo Electron Limited | Perovskite type capacitor and method of manufacturing the same |
JP2007059583A (ja) * | 2005-08-24 | 2007-03-08 | Jsr Corp | 誘電体膜キャパシタおよびその製造方法 |
KR100768292B1 (ko) * | 2005-06-21 | 2007-10-18 | 세이코 엡슨 가부시키가이샤 | 전자 기판, 전자 기판의 제조 방법 및 전자 기기 |
JP2008034418A (ja) * | 2006-07-26 | 2008-02-14 | Tdk Corp | キャパシタの製造方法 |
US8085523B2 (en) | 2006-07-26 | 2011-12-27 | Tdk Corporation | Method of manufacturing capacitor |
-
2003
- 2003-05-21 JP JP2003143457A patent/JP2004349394A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100768292B1 (ko) * | 2005-06-21 | 2007-10-18 | 세이코 엡슨 가부시키가이샤 | 전자 기판, 전자 기판의 제조 방법 및 전자 기기 |
EP1758153A2 (en) | 2005-08-24 | 2007-02-28 | Tokyo Electron Limited | Perovskite type capacitor and method of manufacturing the same |
JP2007059583A (ja) * | 2005-08-24 | 2007-03-08 | Jsr Corp | 誘電体膜キャパシタおよびその製造方法 |
US7742277B2 (en) | 2005-08-24 | 2010-06-22 | Ibiden Company Limited | Dielectric film capacitor and method of manufacturing the same |
JP2008034418A (ja) * | 2006-07-26 | 2008-02-14 | Tdk Corp | キャパシタの製造方法 |
US8085523B2 (en) | 2006-07-26 | 2011-12-27 | Tdk Corporation | Method of manufacturing capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3986859B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
JPS6349907B2 (ja) | ||
JP3549715B2 (ja) | Bi層状強誘電体薄膜の製造方法 | |
JP2006523153A (ja) | 金属箔上におけるチタン酸バリウムストロンチウムを含む多層構造 | |
JPH11177051A (ja) | 薄膜キャパシタ及びその製造方法 | |
JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
JP2004281446A (ja) | 薄膜キャパシタ素子、その製造方法及び電子装置 | |
JPH11297964A (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
JP2004349394A (ja) | 薄膜高誘電体キャパシタの製造方法 | |
JP2004014916A (ja) | 半導体装置及びその製造方法 | |
JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
KR20070089638A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2007329189A (ja) | 薄膜コンデンサ及びその製造方法 | |
JP2924753B2 (ja) | 薄膜キャパシタの製造方法 | |
JPH0687493B2 (ja) | 薄膜コンデンサ | |
JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
JPH0745475A (ja) | 薄膜コンデンサ及びその製造方法 | |
TWI222697B (en) | A capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same | |
JPH0687490B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
JPH11177048A (ja) | 半導体素子およびその製造方法 | |
JPH04360507A (ja) | 薄膜コンデンサー | |
JP2658819B2 (ja) | 薄膜キャパシタ | |
JP3120568B2 (ja) | 薄膜キャパシタ | |
JP2004146615A (ja) | キャパシタ回路 | |
JPH09246082A (ja) | 容量素子およびその製造方法 |