JP3549715B2 - Ｂｉ層状強誘電体薄膜の製造方法 - Google Patents

Ｂｉ層状強誘電体薄膜の製造方法 Download PDF

Info

Publication number
JP3549715B2
JP3549715B2 JP28153197A JP28153197A JP3549715B2 JP 3549715 B2 JP3549715 B2 JP 3549715B2 JP 28153197 A JP28153197 A JP 28153197A JP 28153197 A JP28153197 A JP 28153197A JP 3549715 B2 JP3549715 B2 JP 3549715B2
Authority
JP
Japan
Prior art keywords
thin film
buffer layer
layered ferroelectric
layered
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28153197A
Other languages
English (en)
Other versions
JPH11121703A (ja
Inventor
卓 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28153197A priority Critical patent/JP3549715B2/ja
Priority to EP98119403A priority patent/EP0910120A3/en
Priority to CN98120287A priority patent/CN1114577C/zh
Priority to US09/174,393 priority patent/US6194227B1/en
Priority to KR10-1998-0043173A priority patent/KR100478748B1/ko
Publication of JPH11121703A publication Critical patent/JPH11121703A/ja
Application granted granted Critical
Publication of JP3549715B2 publication Critical patent/JP3549715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に（Ｂｉ ２ Ｏ２ ）２＋（Ａｍ Ｂｎ Ｏｌ ）２−と表されるＢｉ （ビスマス）層状強誘電体薄膜を作製するＢｉ 層状強誘電体薄膜の製造方法に関し、特に、Ｂｉ 層状強誘電体薄膜の組成ずれを補償抑制し、かつ電気的特性の劣化が抑制できるＢｉ 層状強誘電体薄膜の製造方法に関する。
【０００２】
【従来の技術】
一般に、Ｂｉ 層状強誘電体薄膜の製造方法では、有機金属溶液塗布法、化学的気相成長法（以後、ＣＶＤ法）、レーザ・アブレーション法、などの成長方法が知られている。また、使用される基板の大部分は、表面を熱酸化したＳｉ （ケイ素）上に、Ｐｔ （白金）、Ｉｒ （イリジウム）などの高融点貴金属薄膜を堆積したもの、または熱酸化Ｓｉ と高融点貴金属薄膜との間に適当な接着層を導入したものである。
【０００３】
従来、この種のＢｉ 層状強誘電体薄膜の製造方法では、例えば図１０に示されるように、Ｂｉ 層状強誘電体６による薄膜が、Ｓｉ 基板１の表面の熱酸化により形成されたＳｉ 酸化膜２の“Ｓｉ Ｏ２ ”上に堆積された高融点貴金属薄膜のＴｉ （チタン）により形成される下部電極接着層３およびＰｔ により形成される下部電極４の上面に、直接作製されている。
【０００４】
この製造工程で、良好な強誘電特性を得るための典型的な方法は、薄膜の成長中または成長後に摂氏７５０度以上の基板加熱を行うことである。
【０００５】
例えば、文献でワタナベらの「プレパレーション・オブ・フェロエレクトリック・シンフィルムス・オブ・ビスマスレイヤ・ストラクチャード・コンパウンズ（Ｐｒｅｐａｒａｔｉｏｎ ｏｆ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｈｉｎ ｆｉｌｍｓ ｏｆ Ｂｉｓｍｕｔｈ ｌａｙｅｒ ｓｔｒｕｃｔｕｒｅｄ ｃｏｍｐｏｕｎｄｓ ）」（ジャーナル・オブ・アプライド・フィジックス、Ｖｏｌｕｍｅ ３４ （１９９５）、Ｐａｒｔ １、Ｎｏ．９Ｂ 、ｐｐ．５２４０−５２４４）に記載されているように、有機金属分解法（以後、ＭＯＤ法）では、有機金属溶液塗布後の焼成は、酸素雰囲気中、摂氏８００度により行われている。
【０００６】
また、ヒロナカらによる「フラッシュ（Ｆｌａｓｈ−） ＭＯＣＶＤによるＳｒ Ｂｉ ２ Ｔａ ２ Ｏ９ 薄膜の形成」（応用電子物性分科会研究例会資料（１９９５年１１月２２日、ｐｐ．１５−２０）に記載されているように、ＣＶＤ法で、基板上に薄膜を堆積した後、上記同様、酸素雰囲気中、摂氏８００度でポストアニールが行われている。
【０００７】
【発明が解決しようとする課題】
上述した従来のＢｉ 層状強誘電体薄膜の製造方法のうち、薄膜堆積後の熱処理で結晶化を行う場合、得られるＢｉ 層状強誘電体薄膜は、粒状の結晶により構成され、薄膜内部にボイド（空隙）またはポア（空洞）などが残っていることが多く、薄膜の絶縁特性が他の種類の強誘電体薄膜と比較して劣っているという問題点がある。
【０００８】
また、Ｂｉ 層状強誘電体の焼成温度が摂氏７５０度以上であるため、強誘電体薄膜の構成元素であるＢｉ が、基板として用いられる貴金属またはその内面に形成される接着層または熱酸化Ｓｉ との間で化合物を生成し、基板の平坦化が劣化するという問題点、また、Ｓｉ 基板内に素子が形成されている場合には高温のためにこの素子に特性劣化が起こるという問題点がある。
【０００９】
更に、Ｂｉ 層状強誘電体薄膜によりキャパシタを作製してＳｉ 基板内素子と電極との電気的接合を多結晶Ｓｉ で実現しようとする場合、酸素雰囲気中での摂氏７５０度以上の熱処理によって多結晶Ｓｉ の表面が酸化され、電気的接合が不可能になるという問題点が生じる。
【００１０】
本発明の課題は、上記問題点を解決し、Ｂｉ 層状強誘電体薄膜の組成ずれを補償抑制し、電気的特性劣化を抑制し、また、電気的接合の阻害を回避できるＢｉ 層状強誘電体薄膜の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明によるＢｉ層状強誘電体薄膜の製造方法は、（Ｂｉ２Ｏ２）２＋（ＡｍＢｎＯ ｌ ）２− の一般式で表されるＢｉ層状強誘電体薄膜を、基板上にＢｉ（ビスマス）を含む酸化物薄膜によるバッファ層を形成した後にスパッタ法により作製する際、前記Ｂｉ層状強誘電体薄膜の結晶化を行う工程の温度は、ほぼ摂氏６５０度以下のほぼ固定の温度であり、かつ前記バッファ層の作製温度が前記Ｂｉ層状強誘電体薄膜の作製温度より低いことを特徴としており、または、基板上にＢｉ層状強誘電体を溶液塗布法により塗布焼成してＢｉ層状強誘電体薄膜を形成する工程を有する場合、少くとも一回の前記工程それぞれの前にＢｉ（ビスマス）を含む酸化物薄膜によるバッファ層を前記基板上に形成する工程を有している。
【００１２】
この構成により、薄膜の結晶化が基板側の内部に形成される酸化物薄膜によるバッファ層を起点として進行するので、ランダムな位置から進行する粒状結晶のために生じていたボイド（間隙）などを排除している。また、Ｂｉ 層状強誘電体の結晶化の際に、下地となる下部電極、ならびにその内部側の接着層およびＳｉ 酸化膜と反応することにより減少するＢｉ 組成を、バッファ層中のＢｉ が補償している。
【００１４】
また、このように、Ｂｉ層状強誘電体より低温でバッファ層を結晶化させることによりバッファ層内のＢｉの外方拡散を抑制することができ、かつ結晶化したバッファ層はそれ以降のより高温の熱処理に対してもＢｉを外方拡散させることはなくなるため、Ｂｉとの反応による下部電極、接着層およびＳｉ酸化膜の特性劣化を起こすことなくＢｉ層状強誘電体を結晶化させることができる。この場合でも、バッファ層の結晶化の起点として結晶化温度低減効果とＢｉ層状強誘電体のＢｉの組成ずれを抑制する効果は存続する。
【００１８】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００１９】
図１は本発明のＢｉ 層状強誘電体薄膜を製造する際における実施の一形態を示す断面構成図である。
【００２０】
図１に示されるように、使用基板は、Ｓｉ 基板１の表面を熱酸化してＳｉ Ｏ２ となったＳｉ 酸化膜２で覆われた表面に下部電極接着層３としてＴｉ を、更にこの表面に下部電極４としてＰｔ をそれぞれＤＣ（直流）スパッタ法で堆積して、表面にＢｉ 層状強誘電体薄膜の下地を形成したものであるとする。
【００２１】
また、この表面にＢｉ 層状強誘電体薄膜を作製するに際し、まずＢｉ を含む酸化物のバッファ層５が形成され、次いで、このバッファ層５の表面にＢｉ 層状強誘電体６を重ねてＢｉ 層状強誘電体薄膜を作製するものとし、図１の場合では、このバッファ層５の表面にＢｉ 層状強誘電体６を重ねてＢｉ 層状強誘電体薄膜を作製する工程を更に一回加えて、２層のＢｉ 層状強誘電体薄膜が作製されるものとする。
【００２２】
この作製工程において、必要な熱処理は摂氏６００度または７００度以下として高温によるＳｉ 基板１内の素子の特性劣化を避けると共に、Ｂｉ 層状強誘電体６がＢｉ を含む酸化物のバッファ層５表面に密着して加工されるので、作製されたＢｉ 層状強誘電体薄膜の内部では組成ずれを避けることができる。
【００２３】
【実施例】
次に、上記図１を参照して発明の第１の実施例について詳細に説明する。
【００２４】
上述したように、使用基板は、Ｓｉ 基板１の表面を熱酸化して形成されたＳｉ 酸化膜２の“Ｓｉ Ｏ２ ”で覆われた表面に下部電極接着層３としてＴｉ を、更にこの表面に下部電極４としてＰｔ をそれぞれＤＣスパッタ法で堆積したものである。
【００２５】
第１の実施例では、この表面にＢｉ 層状強誘電体薄膜を作製するに際し、まずＢｉ を含む酸化物のバッファ層５として“Ｓｒ ３ Ｂｉ ２ Ｏ６ ”（以後、ＳＢＯと表記する）がＭＯＤ法（有機金属分解法）により形成され、次いで、このバッファ層５の表面にＢｉ 層状強誘電体６として“Ｓｒ Ｂｉ ２ Ｔａ ２ Ｏ９ ”（以後、ＳＢＴと表記する）をＭＯＤ法により形成することによりＢｉ 層状強誘電体薄膜が作製される場合について説明する。
【００２６】
まず最初の工程は、バッファ層５にＳＢＯを形成するため、Ｓｒ とＢｉ との有機金属原料をＳＢＯのストイキオメトリ組成で混合し、この混合原料を適当な有機溶媒により溶解した溶液を作製する。Ｓｒ とＢｉ との有機金属原料としては、例えばアルコキシド、有機酸塩などを使用することができる。また、溶媒には、例えば１−メトキシ −２−プロパノール、有機酸、キシレンなどを使用することができる。
【００２７】
第１の実施例では、有機金属原料としてジイソプロポキシストロンチウムおよび ２エチルヘキサン酸ビスマスを用い、また、溶媒として ２エチルヘキサン酸およびキシレンを用いた。上記各原料を秤量後、摂氏１２０度で１時間、乾燥窒素雰囲気中で還流させ、溶液濃度を０．１３ｍｏｌ／Ｋｇとしたものを塗布溶液とした。
【００２８】
次の工程は、この溶液を上記の基板上に１５００ｒｐｍのスピンコーターで塗布した後、必要な熱処理を施す。この熱処理はすべて酸素中で行われ、摂氏２５０度で１０分間の溶媒乾燥、摂氏４００度で１０分間の有機成分の分解除去、次いで、摂氏６００度または摂氏７００度で１時間の結晶化アニールそれぞれが順次行われる。
【００２９】
図２は、上記結晶化アニール終了後のＳＢＯバッファ層のＸ線回析パターンを示すグラフである。図示される指数付けされているピークはその位置からＳＢＯが結晶化した際に現れるものと判断され、摂氏６００度または摂氏７００度の熱処理によりＳＢＯが結晶化していることが分かる。
【００３０】
次の工程は、Ｂｉ 層状強誘電体６による薄膜の作製である。ＳＢＴ薄膜を作製するためのＢｉ 層状強誘電体６による塗布溶液は、Ｓｒ ，Ｂｉ ，Ｔａ の有機金属原料として、例えば、アルコキシド、有機酸塩などを用い、溶媒に、例えば、１−メトキシ −２−プロパノール、有機酸、キシレンなどを使用することができる。
【００３１】
第１の実施例では、有機金属原料としてジイソプロポキシストロンチウム、ペンタエトキシタンタルおよび ２エチルヘキサン酸ビスマスを用い、また溶媒として ２エチルヘキサン酸およびキシレンを用いた。上記各原料を秤量後、摂氏１２０度で１時間、乾燥窒素雰囲気中で還流させ、溶液濃度を０．１３ｍｏｌ／Ｋｇとしたものを塗布溶液とした。
【００３２】
次の工程は、この溶液を上記の基板上に１５００ｒｐｍのスピンコーターで塗布した後、必要な熱処理を施す。この熱処理はすべて酸素中で行われ、摂氏２５０度で１０分間の溶媒乾燥、摂氏６５０度で１時間の有機成分の分解除去、次いで、摂氏６５０度で１時間の結晶化アニールそれぞれが順次行われる。
【００３３】
この一連の工程で、ＳＢＴ薄膜の厚さ９０〜１００ｎｍが形成可能であるが、膜厚を増大させる場合、第１の実施例では図１のように再度上記一連の工程を行い、最終的な膜厚は約２５０ｎｍであった。
【００３４】
更に膜厚を増大させる場合にはＳＢＯによるバッファ層５の薄膜の塗布焼成およびＢｉ 層状強誘電体６によるＳＢＴ薄膜の塗布焼成を所望の厚さが得られるまで複数回繰り返す。このように、ＳＢＴ薄膜層作製の都度、ＳＢＯバッファ層５をＳＢＴ薄膜層作製前に作製することにより、ＳＢＯバッファ層５の影響を各ＳＢＴ薄膜層に与えることができる。
【００３５】
図３は、上記工程により得られたＳＢＴ薄膜のＸ線回析パターンと、ＳＢＯバッファ層なしで作製したＳＢＴ薄膜層のＸ線回析パターンとを対照比較したグラフである。図示されるように、ＳＢＯバッファなしの場合ではフルオライト（Ｆｌｕｏｒｉｔｅ）相と考えられるピークが観察されるが、この相は常誘電体相で強誘電性を示さず、強誘電相であるＢｉ 層状ペロブスカイト構造のＳＢＴに対応する位置にはピークが観察されない。したがって、目的とする強誘電体薄膜は得られていない。一方ＳＢＯバッファ層を挿入した場合では、強誘電相であるＢｉ 層状ペロブスカイト構造のＳＢＴに対応する位置にピークが見られ、目的とする強誘電体薄膜が得られていることが分かる。
【００３６】
この実験結果から、ＳＢＯバッファ層がＳＢＴ体の強誘電相であるＢｉ 層状ペロブスカイト相の生成を促進していることは明らかである。ただし、ＳＢＯバッファ層とＳＢＴ薄膜との膜厚比が６０ｎｍ／２００ｎｍ（＝０．３）と大きく、常誘電体であるＳＢＯの比誘電率（約１５）がＳＢＴに比べて小さいため、ＳＢＴ体上に加工電極を形成した場合に、強誘電性を表す残留分極は観測されなかった。
【００３７】
ここで作製されたＳＢＴ薄膜の結晶粒の構造は、ＳＢＯバッファ層上のＳＢＴ薄膜では粒径約０．１〜０．２μｍの柱状のグレイン（結晶状態）が膜面内に均一に生成しており、バッファ層なしの場合、かつ摂氏７５０度以上で作製されたＳＢＴ薄膜と比較して薄膜中のボイド（空隙）が減少していることが確認されている。
【００３８】
次に、第２の実施例について図１を参照して説明する。第２の実施例は、上記第１の実施例において０．１３ｍｏｌ／ＫｇであったＳＢＯによるバッファ層５の塗布溶液濃度を変更して０．０２ｍｏｌ／Ｋｇとし、結晶化アニール温度を摂氏７００度とした場合であり、この結果、膜厚約２ｎｍのＳＢＯによるバッファ層５の薄膜が得られた。
【００３９】
図４は、このＳＢＯによるバッファ層５上に上記第１の実施例と同様な方法でＳＢＴ薄膜を作製した場合のＸ線回析パターンを示すグラフである。
【００４０】
図示されるように、この例のＳＢＯバッファ層の全膜厚が約４ｎｍと小さくても、上記第１の実施例と同様、Ｂｉ 層状ペロブスカイト構造のＳＢＴ薄膜が結晶化しており、ＳＢＴ薄膜のＢｉ 層状ペロブスカイト相の結晶を促進していることが明らかである。
【００４１】
図５は、こうして得られた薄膜表面に電極を形成し、その間に±５ボルトの正弦波を印加した際に得られる典型的なＰ−Ｅヒステリシス曲線である。後に掲げる表１に示されるようにＳＢＯバッファ層とＳＢＴ薄膜の膜厚比が４ｎｍ／２００ｎｍ（＝０．０２）と小さいため、比誘電率の小さいＳＢＯバッファ層が電気的に与える特性への影響は小さく、強誘電性を表すヒステリシスが明確に観測されている。この測定の結果から、この試料の残留分極値は４．２μＣ／ｃｍ２ と求められた。
【００４２】
また、ＳＢＴ薄膜の結晶粒の構造は、上記第１の実施例に示したＳＢＯバッファ層の膜厚が約６０ｎｍの場合と何等変わるところはなかった。また表１に示されているＳＢＯバッファ層がない“Ｒｅｆ”の場合のＳＢＴ薄膜と比較すると、リーク電流蜜度が低減されていることが分かる。
【００４３】
次に、第３の実施例について図１を参照して説明する。第３の実施例は、上記第２の実施例において結晶化アニール温度が摂氏７００度であったものを摂氏６００度とした場合であり、ＳＢＯによるバッファ層５の塗布溶液濃度を０．０２ｍｏｌ／Ｋｇとした。この結果、第２の実施例と同様の膜厚約２ｎｍのＳＢＯによるバッファ層５の薄膜が得られた。
【００４４】
このＳＢＯによるバッファ層上に上記第１の実施例と同様な方法でＳＢＴ薄膜を作製した場合も、上記第２の実施例と同様、Ｂｉ 層状ペロブスカイト構造のＳＢＴ薄膜が結晶化しており、ＳＢＴ薄膜のＢｉ 層状ペロブスカイト相の結晶化を促進していることが明らかである。
【００４５】
図６（Ａ），（Ｂ）は、この実施例により作製されたＳＢＯバッファ層ありのＳＢＴ薄膜構造と、従来法であるＰｔ 基板上の摂氏８００度で形成されたＳＢＴ薄膜構造との深さ方向の組成分析結果である。
【００４６】
図６（Ａ）に示されるこの実施例に基づく方法により作製された構造では、強誘電体およびバッファ層のＳＢＴ薄膜と基板のＰｔ 面との界面が急峻で、Ｂｉ によるＰｔ の中への拡散がほとんど見られないのに対し、図６（Ｂ）に示されるバッファ層なしの従来法ではＰｔ 層中にＢｉ の拡散が見られる。また、組成分析結果から、明確な層としてＳＢＯバッファ層を確認することはできなかった。
【００４７】
後に示す表１に記載されるように、この試料の残留分極は、５ボルト印加の際に、４．０μＣ／ｃｍ２ という値が得られた。残留分極値がＳＢＯバッファ層の結晶化アニール温度が摂氏７００度の場合に比較して減少しているものの、この実施例に基づく方法により作製されたＳＢＴ薄膜でも強誘電製性を有することは明白である。また、ＳＢＴ薄膜の結晶粒の構造は、上記第１の実施例で示したＳＢＯバッファ層の膜厚が約６０ｎｍの場合とほぼ同一であった。
【００４８】
次に、第４の実施例について図７を参照して説明する。第４の実施例は、上記第３の実施例において記載したＭＯＤ法によりＳＢＯによるバッファ層５を作製した基板上に、Ｂｉ 層状強誘電体６をＲＦ（高周波）マグネトロンスパッタ法で作製するものである。
【００４９】
ターゲットはモル比で“Ｓｒ ／Ｂｉ ／Ｔａ ＝１／２．５／２”の組成を持つセラミクスであり、典型的なスパッタ条件はＲＦパワー５００Ｗ、ガス圧力４０ｍＴｏｒｒ 、ガス組成比“Ａｒ ／Ｏ２ ＝９／１”、および基板無加熱である。この条件下で約２００ｎｍのＳＢＴ薄膜を生成し、成膜の後に酸素雰囲気の下で摂氏６５０度により１時間のポストアニールを行う。
【００５０】
スパッタ法により作製するＳＢＴ薄膜では、ＭＯＤ法により作製する場合と異なり、一度の結晶化で薄膜全体が結晶化できるので、図７に示されるようにＳＢＯによるバッファ層５は基板の下部電極４であるＰｔ 上に１回だけ塗布焼成すればよい。したがって、ＳＢＯによるバッファ層５の全膜厚は約２ｎｍである。
【００５１】
この第４の実施例で得られた薄膜の残留分極値は５．１μＣ／ｃｍ２ であり、ＳＢＯバッファ層がない“Ｒｅｆ”の場合における有機金属分解法によるＳＢＴ薄膜の残留分極値０．５μＣ／ｃｍ２ と比較して明らかに強誘電性が向上している。
【００５２】
次に、第５の実施例について説明する。第５の実施例は、図１に示されるＢｉ を含む酸化物によるバッファ層５として“Ｂｉ ４ Ｔｉ ３ Ｏ１２”（以後、ＢＩＴと表記する）を用いている。ＢＩＴはＢｉ 層状強誘電体の一つである。
【００５３】
この第５の実施例では、図１において、バッファ層５にＢＩＴ、またＢｉ 層状強誘電体６にＳＢＴそれぞれを用いて有機金属分解法（ＭＯＤ法）によりＢｉ 層状強誘電体薄膜が作製された。
【００５４】
まず、ＢＩＴ溶液が、ＢＩＴのストイキオメトリ組成で混合されたＴｉ とＢｉ との有機金属原料を適当な有機溶媒に溶解して作製される。Ｔｉ とＢｉ との有機金属原料としては、例えば、アルコキシド、有機酸塩などを使うことができ、また溶媒には、例えば、１−メトキシ −２−プロパノール、有機酸、キシレンなどを使うことができる。
【００５５】
この第５の実施例のＢＩＴ溶液では、有機金属原料にテトライソプロポキシチタンおよび２エチルヘキサン酸ビスマスが用いられ、また溶媒として２エチルヘキサン酸およびキシレンが用いられる。
【００５６】
塗布溶液は、各原料を、秤量の後、摂氏１２０度で１時間、乾燥窒素雰囲気の中で還流させ、溶液濃度を０．０１３ｍｏｌ／Ｋｇとしたものである。
【００５７】
この溶液を、図１における基板の下部電極４であるＰｔ 上に、バッファ層５として１５００ｒｐｍのスピンコーターで塗布した後、必要な熱処理を施す。熱処理は、全て酸素中で行われ、摂氏２５０度で１０分間の溶媒乾燥、摂氏４００度で１０分間有機成分分解除去、および摂氏６００度で１時間の結晶化アニールからなる。
【００５８】
この結果、ＢＩＴによるバッファ層５の膜厚は約７ｎｍであった。
【００５９】
ＳＢＴ薄膜は、上記第１の実施例で記載されたものと同様な方法で作製され、この工程はＢＩＴ成膜工程と共に２回行われる。この結果、ＢＩＴバッファ層の全膜厚は約１４ｎｍとなり、積層構造の全膜厚は約２１０ｎｍとなった。
【００６０】
また、後で表１に記載されるように、キャパシタの残留分極値としては４．５μＣ／ｃｍ２ が得られた。したがって、ＢＩＴバッファ層にも、ＳＢＯバッファ層と同様、ＳＢＴによるＢｉ 層状ペロブスカイト相の結晶化を促進させる機能があることが明らかである。ＢＩＴバッファ層は、結晶構造がＳＢＴと同じＢｉ 層状ペロブスカイト構造であるため、両者の間に構造的な類似性があることもＳＢＴ結晶化促進の機能に寄与している。
【００６１】
また、ＢＩＴバッファ層の場合、比誘電率（１２０〜１４０）がＳＢＯバッファ層の場合と比較して大きく、バッファ層膜厚が大きくても積層構造の強誘電性を劣化させることはない。また、ＳＢＴ薄膜は粒径約０．１〜０．２μｍの均一で緻密な柱状のグレインにより構成されていた。
【００６２】
次に、第６の実施例について説明する。第６の実施例は、上記第５の実施例において記載した図１における基板の下部電極４となるＰｔ 上にＢＩＴによるバッファ層５をＲＦマグネトロンスパッタ法により作製したものである。
【００６３】
ＢＩＴバッファ層における典型的なスパッタ条件は、スパッタターゲット組成比“Ｂｉ ／Ｔｉ ＝１／１”、ＲＦパワー２５０Ｗ、ガス圧力４０ｍＴｏｒｒ 、ガス組成比“Ａｒ ／Ｏ２ ＝９／１”、および基板無加熱である。このような条件の下で、スパッタ処理した後、摂氏６００度で１時間、結晶化アニールを行って作製した、ＢＩＴバッファ層の膜厚は約５ｎｍであった。
【００６４】
Ｂｉ 層状強誘電体薄膜は、図１におけるこのＢＩＴによるバッファ層５上でＭＯＤ法によりＢｉ 層状強誘電体６から作製される。作製条件は上記第１の実施例と同一である。
【００６５】
この場合、ＢＩＴバッファ層の上記作製工程とＭＯＤ法によるＳＢＴ結晶化熱処理のＢｉ 層状強誘電体薄膜作製工程とを２回繰り返し、ＢＩＴバッファ層の全膜厚は約１０ｎｍ、積層構造の全膜厚は約２１０ｎｍと計測された。
【００６６】
後に記載される表１に示されるように、この第６の実施例では、キャパシタの残留分極値４．０μＣ／ｃｍ２ が得られた。したがって、スパッタ法で作製されたＢＩＴバッファ層にも、有機金属分解法により作製されたＢＩＴバッファ層と同様にＳＢＴ薄膜のＢｉ 層状ペロブスカイト相の結晶化を促進させる機能があることが明らかである。ＳＢＴ薄膜の結晶粒構造は、結晶粒径がやや小さい以外は有機金属分解法によるＢＩＴバッファ層上のＳＢＴ薄膜と同様であった。
【００６７】
次に、第７の実施例について図８を参照して説明する。第７の実施例は、図示されるように、Ｂｉ を含む酸化物のバッファ層５の表面上にＢｉ 層状強誘電体薄膜を作製する基板として、導電性酸化物を形成できる導電性酸化物形成金属９としてＲｕ （ルテニウム）が最表面に形成された基板を用いている。使用できる導電性酸化物形成金属９として、Ｒｕ 以外にＩｒ などがある。
【００６８】
この第７の実施例においては、基板最表面とＳｉ 基板１とを電気的に接合するために、以下の工程を実行した。
【００６９】
まず、Ｓｉ 基板１上にＳｉ 酸化膜２の“Ｓｉ Ｏ２ ”を形成し、このＳｉ 酸化膜２にコンタクトホールを形成した後、拡散層を形成し、コンタクトホールに多結晶Ｓｉ ７が埋め込まれる。
【００７０】
次いで、この多結晶Ｓｉ ７がエッチバックされ、その表面上に順次、下部電極接着層３として２０ｎｍのＴｉ 、５０ｎｍのＴｉ Ｎ層８、および導電性酸化物形成金属９として５０ｎｍのＲｕ がスパッタ法により形成される。
【００７１】
この第７の実施例で説明した方法は、酸素中における熱処理の最高温度が摂氏６５０度であり、Ｔｉ Ｎ層８および導電性酸化物形成金属９のＲｕ の層で酸素が表面側から内部への拡散することを抑止できるため、多結晶Ｓｉ ７の表面またはＴｉ Ｎ層８は酸化されなかった。したがって、Ｓｉ 基板１の拡散層と基板最表面に形成される導電性酸化物形成金属９のＲｕ との間で電気的接合をとることが可能である。
【００７２】
また、導電性酸化物形成金属９のＲｕ の表面上にＢｉ 層状強誘電体６の薄膜を形成する際に問題となるＲｕ のＢｉ 層状強誘電体６内部への拡散は、ＳＢＯによるバッファ層５の結晶化に必要とする摂氏６００度では問題にならないため、結果的にＳＢＯによるバッファ層５が導電性酸化物形成金属９のＲｕ の障壁層として働き、Ｒｕ に対してＢｉ 層状強誘電体６であるＳＢＴへの拡散を防止しているので、Ｂｉ 層状強誘電体薄膜の特性の劣化は現れなかった。
【００７３】
この第７の実施例における構造の残留分極値は３．８μＣ／ｃｍ２ であり、上記第３の実施例とほぼ同等の値を示した。
【００７４】
次に、第８の実施例について図９を参照して説明する。第８の実施例では、図示されるように、Ｂｉ を含む酸化物のバッファ層５の表面上にＢｉ 層状強誘電体薄膜を作製する基板として、導電性酸化物１０となる金属“Ｒｕ Ｏ２ ”により最表面を形成された基板が用いられている。ここで使用できる導電性酸化物１０として“Ｒｕ Ｏ２ ”以外に、“Ｉｒ Ｏ２ ”などがある。
【００７５】
この第８の実施例においては、上記第７の実施例で基板最表面に形成される導電性酸化物形成金属９のＲｕ までをスパッタ法で形成した後、引き続く工程は、この表面上に更に導電性酸化物１０の“Ｒｕ Ｏ２ ”を反応性スパッタにより作製する。
【００７６】
この第８の実施例も、上記第７の実施例同様に、Ｔｉ Ｎ層８および導電性酸化物１０の“Ｒｕ Ｏ２ ”の層で酸素の拡散が抑止され、またＳＢＯによるバッファ層５がＲｕ の障壁層として働き、Ｒｕ に対してＢｉ 層状強誘電体６であるＳＢＴへの拡散を防止しているので、Ｂｉ 層状強誘電体薄膜の特性の劣化は現れなかった。
【００７７】
また、この第８の実施例における構造の残留分極値は３．７μＣ／ｃｍ２ であり、上記第３の実施例とほぼ同等の値を示した。
【００７８】
次に、上記第１から第８までの実施例および従来例それぞれの素材、製法、および特性について比較した表１を示す。
【００７９】
【表１】
Figure 0003549715
尚、上記説明では、バッファ層としてＳＢＯまたはＢＩＴを、また、Ｂｉ 層状強誘電体としてＳＢＴをそれぞれ用いて説明したが、その他、バッファ層として“Ｂｉ Ｔａ Ｏ４ ”を用いた場合、また、Ｂｉ 層状強誘電体として“Ｓｒ Ｂｉ ２ Ｎｂ ２ Ｏ９ ”、“Ｓｒ Ｂｉ ２ （Ｎｂ １ Ｔａ １ ）Ｏ９ ”、“（Ｓｒ ０．９，Ｐｂ ０．１ ）Ｂｉ ２ Ｔａ ２ Ｏ９ ”、“（Ｓｒ ０．９，Ｂａ ０．１ ）Ｂｉ ２ Ｔａ ２ Ｏ９ ”などを用いた場合でも同様な効果が得られる。
【００８０】
また、バッファ層およびＢｉ 層状強誘電体層による薄膜の形成手法も、ＭＯＤ法、スパッタ法以外のＣＶＤ（化学的気相成長）法、レーザアブレーション法などを用いることもできる。更に、上記実施例では、バッファ層の結晶化温度が摂氏６００度または７００度の場合であるが、バッファ層を塗布後、有機成分の熱分解までを行い、次いで、Ｂｉ 層状強誘電体薄膜を作製し、Ｂｉ 層状強誘電体の結晶化熱処理の際にバッファ層も結晶化させる手順でも、上記同様な効果が得られることが確認されている。
【００８１】
【発明の効果】
以上説明したように本発明によれば、次の効果を得ることができる。
【００８２】
第一の効果は、Ｂｉ 層状強誘電体薄膜の組成ずれを抑制して特性の劣化を防止することができることである。
【００８３】
その理由は、Ｂｉ を含む酸化物薄膜のバッファ層を基板上表面に配置し、この上面にＢｉ 層状強誘電体を結晶化させるため、結晶化の際に表面部分にある下部電極の貴金属、またはその下側の接着層および熱酸化Ｓｉ と反応することによりＢｉ 層状強誘電体薄膜内から減少するＢｉ に対する補給源として上記バッファ層に含まれるＢｉ が働くので、Ｂｉ 層状強誘電体の結晶化を促進すると共に組成ずれが抑制されるからである。また、バッファ層を摂氏７００度以下で結晶させているので、Ｂｉ を含むバッファ層にＰｔ層が密着する場合、Ｂｉ とＰｔ との化合物形成温度、約摂氏７３０度より低温のため、Ｂｉ に対しＰｔ の反応を抑制できるからである。
【００８４】
第二の効果は、第一の効果に寄与するように、低温でのＢｉ 層状強誘電体薄膜の結晶化の進行を可能とすることができることである。
【００８５】
その理由は、Ｂｉ 層状強誘電体薄膜を作製する際のバッファ層とＢｉ 層状強誘電体との組成および構造が類似しているので、バッファ層がＢｉ 層状強誘電体の結晶化の起点となり、低温でのＢｉ 層状強誘電体薄膜の結晶化の進行および緻密な粒構造の形成に寄与するからである。
【００８６】
第三の効果は、キャパシタとしての電気的特性の劣化を必要最小限に抑制出来ること、または回避できることである。
【００８７】
その理由は、バッファ層の膜厚をＢｉ 層状強誘電体薄膜の膜厚の５％以下にしてキャパシタとして利用できるからであり、また、バッファ層の構成元素がＢｉ 層状強誘電体の構成元素のうちの一部であり、Ｂｉ 層状強誘電体薄膜形成の際、バッファ層の機能を果たした後のバッファ層の大部分をＢｉ 層状強誘電体薄膜に結晶化できるからである。
【００８８】
第四の効果は、多結晶Ｓｉ の酸化による電気的接合の阻害を回避できることである。
【００８９】
その理由は、摂氏６５０度以下の成膜温度の場合では導電性酸化物形成金属または導電性酸化物と“Ｔｉ Ｎ”とを多結晶Ｓｉ 上に堆積して、酸素に対する拡散障壁層として機能させることができるからである。
【図面の簡単な説明】
【図１】本発明の薄膜製造における実施の一形態を示す断面構成図である。
【図２】本発明によるＳＢＯバッファ層のＸ線回析パターンの一形態を示すグラフである。
【図３】本発明によるＳＢＴ薄膜のＸ線回析パターンの一例と、ＳＢＯバッファ層なしで作製したＳＢＴ薄膜層のＸ線回析パターンの一例とを対照比較したグラフである。
【図４】本発明によりＳＢＴ薄膜を作製した場合のＸ線回析パターンの一例を示すグラフである。
【図５】本発明の薄膜製造による薄膜層のＰ−Ｅヒステリシス曲線の一例を示すグラフである。
【図６】本発明の薄膜製造によるＳＢＴ薄膜構造と、従来法であるＰｔ 基板上の摂氏８００度で形成されたＳＢＴ薄膜構造との深さ方向の組成分析結果の一例を示すグラフである。
【図７】図１のＳＢＴ薄膜をスパッタ法で作製した場合の実施の一形態を示す断面構成図である。
【図８】図１および図７とは基板構造が異なる場合における実施の一形態を示す断面構成図である。
【図９】図１，７および図８とは基板構造が異なる場合における実施の一形態を示す断面構成図である。
【図１０】従来の一例を示す断面構成図である。
【符号の説明】
１ Ｓｉ 基板
２ Ｓｉ 酸化膜（Ｓｉ Ｏ２ ）
３ 下部電極接着層（Ｔｉ ）
４ 下部電極（Ｐｔ ）
５ バッファ層
６ Ｂｉ 層状強誘電体
７ 多結晶Ｓｉ
８ Ｔｉ Ｎ層
９ 導電性酸化物形成金属（Ｒｕ ）
１０ 導電性酸化物（Ｒｕ Ｏ２ ）

Claims (2)

  1. （Ｂｉ２Ｏ２）２＋（ＡｍＢｎＯ ｌ ）２− の一般式で表されるＢｉ層状強誘電体薄膜を、基板上にＢｉ（ビスマス）を含む酸化物薄膜によるバッファ層を形成した後にスパッタ法により作製する際、前記Ｂｉ層状強誘電体薄膜の結晶化を行う工程の温度は、ほぼ摂氏６５０度以下のほぼ固定の温度であり、かつ前記バッファ層の作製温度が前記Ｂｉ層状強誘電体薄膜の作製温度より低いことを特徴とするＢｉ層状強誘電体薄膜の製造方法。
  2. 基板上にＢｉ層状強誘電体を溶液塗布法により塗布焼成してＢｉ層状強誘電体薄膜を形成する少くとも一回の工程それぞれの前にＢｉ（ビスマス）を含む酸化物薄膜によるバッファ層を前記基板上に形成する工程を有するＢｉ層状強誘電体薄膜の製造方法において、前記Ｂｉ層状強誘電体薄膜の作製温度は、ほぼ摂氏６５０度以下であり、かつ、前記バッファ層の作製温度が前記Ｂｉ層状強誘電体薄膜の作製温度より低いことを特徴とするＢｉ層状強誘電体薄膜の製造方法。
JP28153197A 1997-10-15 1997-10-15 Ｂｉ層状強誘電体薄膜の製造方法 Expired - Fee Related JP3549715B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP28153197A JP3549715B2 (ja) 1997-10-15 1997-10-15 Ｂｉ層状強誘電体薄膜の製造方法
EP98119403A EP0910120A3 (en) 1997-10-15 1998-10-14 Method of producing a ferroelectric thin film containing bismuth
CN98120287A CN1114577C (zh) 1997-10-15 1998-10-14 一种生产铋层结构的铁电薄膜的方法
US09/174,393 US6194227B1 (en) 1997-10-15 1998-10-14 Method of producing a bismuth layer structured ferroelectric thin film
KR10-1998-0043173A KR100478748B1 (ko) 1997-10-15 1998-10-15 비스무스층구조의강유전성박막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28153197A JP3549715B2 (ja) 1997-10-15 1997-10-15 Ｂｉ層状強誘電体薄膜の製造方法

Publications (2)

Publication Number Publication Date
JPH11121703A JPH11121703A (ja) 1999-04-30
JP3549715B2 true JP3549715B2 (ja) 2004-08-04

Family

ID=17640480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28153197A Expired - Fee Related JP3549715B2 (ja) 1997-10-15 1997-10-15 Ｂｉ層状強誘電体薄膜の製造方法

Country Status (5)

Country Link
US (1) US6194227B1 (ja)
EP (1) EP0910120A3 (ja)
JP (1) JP3549715B2 (ja)
KR (1) KR100478748B1 (ja)
CN (1) CN1114577C (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520403B2 (ja) * 1998-01-23 2004-04-19 セイコーエプソン株式会社 圧電体薄膜素子、アクチュエータ、インクジェット式記録ヘッド、及びインクジェット式記録装置
JP3768357B2 (ja) * 1998-12-01 2006-04-19 富士通株式会社 高誘電体キャパシタの製造方法
US6495878B1 (en) 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
JP2001237384A (ja) 2000-02-22 2001-08-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100612561B1 (ko) * 2000-06-19 2006-08-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
CN100441543C (zh) * 2000-06-21 2008-12-10 精工爱普生株式会社 一种陶瓷膜的制造方法
DE10041699A1 (de) * 2000-08-24 2002-03-21 Infineon Technologies Ag Niedertemperatur-Prozessierung ferroelektrischer Strontium-Wismuth-Tantalat-Schichten und Herstellung ferroelektrischer Bauelemente daraus
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US6489645B1 (en) * 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
KR20030039893A (ko) * 2001-11-16 2003-05-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조방법
US6876536B2 (en) * 2002-12-27 2005-04-05 Tdk Corporation Thin film capacitor and method for fabricating the same
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
WO2004075296A1 (ja) * 2003-02-19 2004-09-02 Fujitsu Limited 強誘電体キャパシタの製造方法
US6958900B2 (en) * 2003-02-26 2005-10-25 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US7067458B2 (en) * 2003-02-26 2006-06-27 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6977806B1 (en) 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US20040164416A1 (en) * 2003-02-26 2004-08-26 Tdk Corporation Multi-layered unit
US6885540B2 (en) * 2003-02-26 2005-04-26 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6891714B2 (en) * 2003-02-26 2005-05-10 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US7312514B2 (en) 2003-02-27 2007-12-25 Tdk Corporation High-permittivity insulation film, thin film capacity element, thin film multilayer capacitor, and production method of thin film capacity element
KR20050100700A (ko) * 2003-02-27 2005-10-19 티디케이가부시기가이샤 박막용량소자 및 그것을 포함한 전자회로 및 전자기기
US6930875B2 (en) * 2003-06-12 2005-08-16 Tdk Corporation Multi-layered unit
JP6308554B2 (ja) * 2014-08-26 2018-04-11 国立研究開発法人物質・材料研究機構 誘電体薄膜
CN112331620A (zh) * 2020-11-04 2021-02-05 福建华佳彩有限公司 一种柔性薄膜封装结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5468679A (en) 1991-02-25 1995-11-21 Symetrix Corporation Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
JP3113141B2 (ja) 1993-12-28 2000-11-27 シャープ株式会社 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス
US5426075A (en) 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
JP3363301B2 (ja) * 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3180642B2 (ja) 1995-11-29 2001-06-25 三菱マテリアル株式会社 Ｂｉ系強誘電体薄膜及びその形成方法
US5833745A (en) * 1995-11-15 1998-11-10 Mitsubishi Materials Corporation Bi-based ferroelectric composition and thin film, method for forming the thin film, and non-volatile memory
US5824590A (en) * 1996-07-23 1998-10-20 Micron Technology, Inc. Method for oxidation and crystallization of ferroelectric material
US5784310A (en) 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US5902639A (en) * 1997-03-31 1999-05-11 Advanced Technology Materials, Inc Method of forming bismuth-containing films by using bismuth amide compounds

Also Published As

Publication number Publication date
EP0910120A3 (en) 2000-02-02
KR100478748B1 (ko) 2005-09-12
EP0910120A2 (en) 1999-04-21
CN1114577C (zh) 2003-07-16
CN1216296A (zh) 1999-05-12
US6194227B1 (en) 2001-02-27
JPH11121703A (ja) 1999-04-30
KR19990037121A (ko) 1999-05-25

Similar Documents

Publication Publication Date Title
JP3549715B2 (ja) Ｂｉ層状強誘電体薄膜の製造方法
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
EP0747937A2 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
US6072207A (en) Process for fabricating layered superlattice materials and making electronic devices including same
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
US6440591B1 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
JP2003174146A (ja) 強誘電体キャパシタおよびその製造方法
JPH11502673A (ja) 積層超格子材料およびそれを含む電子デバイスの低温製造方法
US6815223B2 (en) Low thermal budget fabrication of ferroelectric memory using RTP
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JP4017397B2 (ja) 層状超格子材料を作製するための不活性ガスアニール方法および低温前処理を用いる方法
US6309896B1 (en) Method of manufacturing a ferroelectric film
JP3889224B2 (ja) マイクロエレクトロニック構造の製造方法
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JP3366212B2 (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
JPH09282943A (ja) 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ
JP3543916B2 (ja) 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法
JP3363091B2 (ja) 誘電体メモリの製造方法
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JPH1192922A (ja) 誘電体膜形成用スパッタリングターゲット、その製造方法および強誘電体メモリの製造方法
KR20020077132A (ko) 양호한 표면 매끄러움 및 균일성을 가지는 단일 ｃ-축ＰＧＯ박막 전극 및 그 제조방법
JP3427795B2 (ja) 薄膜の製造方法及びそれを用いた薄膜キャパシタの製造方法
JP2000067648A (ja) 強誘電体膜の形成方法
JP3720270B2 (ja) 酸化物結晶質膜の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees