JPWO2004075296A1 - 強誘電体キャパシタの製造方法 - Google Patents

強誘電体キャパシタの製造方法 Download PDF

Info

Publication number
JPWO2004075296A1
JPWO2004075296A1 JP2004568466A JP2004568466A JPWO2004075296A1 JP WO2004075296 A1 JPWO2004075296 A1 JP WO2004075296A1 JP 2004568466 A JP2004568466 A JP 2004568466A JP 2004568466 A JP2004568466 A JP 2004568466A JP WO2004075296 A1 JPWO2004075296 A1 JP WO2004075296A1
Authority
JP
Japan
Prior art keywords
film
metal element
bismuth
ferroelectric
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004568466A
Other languages
English (en)
Inventor
塚田　峰春
峰春 塚田
山脇　秀樹
秀樹 山脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2004075296A1 publication Critical patent/JPWO2004075296A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

窒素ガスと共に、Ｒｕ原料をＭＯＣＶＤチャンバ内に供給する。この状態を維持することにより、Ｒｕ膜が形成される。次いで、窒素ガスを２０体積％に減じると共に、反応ガスとして８０体積％分の酸素ガスの供給を開始し、さらにＢｉ原料の供給を開始し、その直後に、Ｒｕ原料の供給を停止する。この結果、ＭＯＣＶＤチャンバ内のＢｉ量が上昇すると共に、Ｒｕ量は下降する。この間に、下部導電性化合物膜が形成される。Ｒｕ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、Ｂｉ原料の供給を維持したまま、Ｔｉ原料及びＬａ原料の供給を開始する。この状態を維持することにより、ＢＬＴ膜が形成される。下部導電性化合物膜により、ＢＬＴ膜へのＲｕの拡散が抑制され、リーク電流の増大が防止される。

Description

本発明は、強誘電体不揮発性メモリ（ＦＲＡＭ）等に用いるＢｉ層状系薄膜キャパシタの製造に好適な強誘電体キャパシタの製造方法に関する。
強誘電体不揮発性メモリ（ＦＲＡＭ）には、薄膜キャパシタが設けられている。そして、従来、この薄膜キャパシタを製造するに当たっては、先ず、スパッタ法により下部電極膜を形成し、次に、ゾル−ゲル法、スパッタ法又はＭＯＣＶＤ法により強誘電体膜を形成し、その後、上部電極膜を形成している。強誘電体膜としては、ＰＺＴ系の強誘電体膜及びＢｉ層状系の強誘電体膜が主に用いられている。
また、ＰＺＴ系薄膜キャパシタ及びＢｉ層状系薄膜キャパシタの電極材料としては、Ｐｔ、Ｉｒ、ＩｒＯ２等が実際に用いられ、これらについて数多く研究が行われている。１９９０年代の中頃のＰＺＴ系薄膜キャパシタの研究段階においては、Ｒｕ系（ＲｕＯ２を含む）の電極材料も検討されていた。しかし、Ｒｕ系の電極材料を用いると、キャパシタのリークを制御することが難しく、実用化には至らなかった。これは、強誘電体中のＰｂと電極膜中のＲｕとが反応し、Ｐｂ２Ｒｕ２Ｏ６〜７のようなパイロクロア構造の導電性化合物が生成されるためである。但し、Ｒｕには、その地金価格がＰｔ及びＩｒのそれよりも低いという利点はある。
一般に、ＰＺＴ膜の成膜時には、膜中にＰｂが化学量論組成より多く入れられる。この超過分のＰｂは結晶化初期の段階で重要な役割を果たすと共に、高温でのＰｂの蒸発分を補う役割を持っており、結晶化後は主にＰＺＴ膜中の粒界に存在する。このような強誘電体膜に対して、ＰＺＴ膜との界面にＲｕが存在すると、高温でＰｂと反応して上記のようなＰｂ２Ｒｕ２Ｏ６〜７が生成され、粒界に導電パスが形成されてしまい、リーク電流が増大するのである。
特許第３０９５５７４号明細書には、この現象を逆手にとって、ＲｕＯ２からなる電極とＰＺＴからなる強誘電体膜との間に、意図的にＰｂ２Ｒｕ２Ｏ６〜７からなる膜を形成する技術が記載されている。
近時、製造時間の短縮及び製造設備のコスト低減が要請されている。しかし、電極膜としてＰｔ膜等をスパッタ法により形成する場合には、下部電極膜、強誘電体膜及び上部電極膜を形成するための各工程間でウェハの搬送が必要とされ、また、電極膜を形成するためのチャンバ及び強誘電体膜を形成するためのチャンバが必要とされる。このため、このような製造方法では、製造時間の短縮及び製造設備のコスト低減に限度がある。
また、Ｒｕ系の電極膜を用いた場合には、上述のように、リーク電流が増大するという欠点があり、この欠点は、特許第３０９５５７４号明細書に記載された技術によっても解決されていない。即ち、この製造方法では、ＲｕＯ２膜を形成した後に、その上にＰＺＴ膜を形成し、アニールによってこれらの界面に、Ｐｂ２Ｒｕ２Ｏ６〜７を形成しているが、このような方法では、アニールの際に粒界拡散が生じるため、リーク電流の増大は避けられない。このような現象は、ＰＺＴ系強誘電体膜の代わりにＢｉ層状系強誘電体膜を用いた場合にも、同様に、Ｂｉ２Ｒｕ２Ｏ７−ｘのようなパイロクロア構造の導電性化合物が生成される可能性がある。
特許第３０９５５７４号明細書
本発明は、かかる問題点に鑑みてなされたものであって、強誘電体膜と電極膜とを同一のチャンバ内で連続して形成することができる強誘電体キャパシタの製造方法を提供することを目的とする。
本願発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
本発明に係る強誘電体キャパシタの製造方法は、Ｂｉ層状系強誘電体膜を備えた強誘電体キャパシタの製造方法を対象とする。
第１の発明では、先ず、ＣＶＤチャンバ内に、第１の金属元素を含有するガスを導入して、前記第１の金属元素を含有する下部電極膜を形成する。次に、前記ＣＶＤチャンバ内に、前記第１の金属元素を含有するガスを導入しつづけながら、更にＢｉ及びＯを含有するガスを導入して、前記下部電極膜上に前記第１の金属元素及びＢｉを含有する第１の導電性化合物膜を形成する。次いで、前記ＣＶＤチャンバ内への前記第１の金属元素の導入を停止する。その後、前記ＣＶＤチャンバ内に、Ｂｉ及びＯを含有するガスを導入しつづけながら、更に前記Ｂｉ層状系強誘電体膜を構成する金属元素のうちＢｉを除く強誘電体膜用金属元素を含有するガスを導入して、前記第１の導電性化合物膜上に前記Ｂｉ層状系強誘電体膜を形成する。続いて、前記ＣＶＤチャンバ内へのＢｉ及び前記強誘電体膜用金属元素の導入を停止する。そして、前記Ｂｉ層状系強誘電体膜上に上部電極膜を形成する。
第２の発明では、先ず、下部電極膜を形成する。次に、前記ＣＶＤチャンバ内に、Ｂｉ、前記Ｂｉ層状系強誘電体膜を構成する金属元素のうちＢｉを除く強誘電体膜用金属元素及びＯを含有するガスを導入して、前記下部電極膜上に前記Ｂｉ層状系強誘電体膜を形成する。次いで、前記ＣＶＤチャンバ内への前記強誘電体膜用金属元素の導入を停止する。その後、前記ＣＶＤチャンバ内に、Ｂｉ及びＯを含有するガスを導入しつづけながら、第２の金属元素を含有するガスを導入して、前記Ｂｉ層状系強誘電体膜上に前記第２の金属元素及びＢｉを含有する第２の導電性化合物膜を形成する。続いて、前記ＣＶＤチャンバ内へのＢｉの導入を停止する。そして、前記ＣＶＤチャンバ内に、前記第２の金属元素を含有するガスを導入しつづけて、前記第２の導電性化合物膜上に前記第２の金属元素を含有する上部電極膜を形成する。
前述のように、従来の製造方法では、Ｒｕ等の電極膜中の金属元素とＢｉ層状系の強誘電体膜中のＢｉとが反応してリーク電流が増大する可能性があるが、本発明においては、電極膜（下部電極膜及び／又は上部電極膜）と強誘電体膜とを同一のＣＶＤチャンバ内で連続して形成すると共に、これらの膜の間に導電性化合物膜を形成している。このように、導電性化合物膜をＣＶＤ法で形成することによって、この膜内でＢｉと金属元素との反応を完了させることが可能となり、強誘電体膜での反応を防止することができる。この結果、リーク電流の増大を防止することができる。
図１は、本発明の第１の実施形態に係る強誘電体メモリの製造方法を示すタイミングチャートである。
図２Ａ乃至図２Ｇは、本発明の第１の実施形態に係る強誘電体メモリの製造方法を工程順に示す断面図である。
図３は、本発明の第１の実施形態において製造された強誘電体キャパシタを示す断面図である。
図４は、本発明の第２の実施形態に係る強誘電体メモリの製造方法を示すタイミングチャートである。
図５は、本発明の第２の実施形態に係る強誘電体メモリの製造方法を示す断面図である。
図６は、本発明の第２の実施形態において製造された強誘電体キャパシタを示す断面図である。
図７は、本発明の第３の実施形態に係る強誘電体メモリの製造方法を示すタイミングチャートである。
図８は、本発明の第３の実施形態に係る強誘電体メモリの製造方法を示す断面図である。
図９は、本発明の第３の実施形態において製造された強誘電体キャパシタを示す断面図である。
図１０は、本発明の第３の実施形態の変形例を示すタイミングチャートである。
以下、本発明の実施の形態に係る強誘電体キャパシタの製造方法について添付の図面を参照して具体的に説明する。
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。本実施形態では、強誘電体キャパシタを含む強誘電体メモリを製造する。図１は、本発明の第１の実施形態に係る強誘電体メモリの製造方法を示すタイミングチャートである。また、図２Ａ乃至図２Ｇは、同製造方法を工程順に示す断面図であり、図３は、第１の実施形態において製造された強誘電体キャパシタを示す断面図である。
先ず、図２Ａに示すように、シリコン基板等の半導体基板１１の表面に、例えばＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）により素子分離領域１２を形成する。次いで、素子分離領域１２により区画された素子活性領域において、半導体基板１１の表面にウェル１３を形成する。続いて、ゲート絶縁膜１７、ゲート電極１８、シリサイド層１９、低濃度拡散層１５、サイドウォール２０及び高濃度拡散層１６をウェル１３の表面に形成することにより、ＭＯＳトランジスタ１４を形成する。なお、各ＭＯＳトランジスタ１４には、ソース及びドレイン用に２個の高濃度拡散層１６を形成するが、その一方は、２個のＭＯＳトランジスタ１４間で共有させる。
次に、全面にシリコン酸窒化膜２１を、ＭＯＳトランジスタ１４を覆うようにして形成し、更に全面にシリコン酸化膜２２を、例えば有機ＣＶＤ法により形成する。シリコン酸窒化膜２１は、シリコン酸化膜２２を形成する際のゲート絶縁膜１７等の水素劣化を防止するために形成されている。その後、各高濃度拡散層１６間で到達するコンタクトホールをシリコン酸化膜２２及びシリコン酸窒化膜２１に形成することにより、プラグコンタクト部を開口する。そして、コンタクトホール内に、グルー膜２３として、５０ｎｍのＴｉＮ膜及び３０ｎｍのＴｉ膜からなる積層膜を形成した後、例えばＣＶＤ法によりＷ膜を埋め込み、ＣＭＰ（化学機械的研磨）を行って平坦化することにより、Ｗプラグ２４を形成する。
次いで、図２Ｂに示すように、全面にＲｕ膜（下部電極膜）２５、下部導電性化合物膜２５ａ及びＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）膜２６を同一チャンバ内でＭＯＣＶＤ法により連続して形成する。
ここで、これらの膜２５、２５ａ及び２６を形成する方法について説明する。これらの原料（プリカーサ）として、例えば表１に示すものを用いる。また、溶媒としては、例えばｎ−ヘキサンを用いる。ＭＯＣＶＤ装置としては、これらの原料を同一の気化器内にて気化することが可能なものを用いることが望ましい。
Ｒｕ膜２５の形成に当たっては、先ず、ＭＯＣＶＤチャンバのサセプタの温度を５００℃にした後、このサセプタに半導体基板１１を載置する。そして、半導体基板１１の温度が一定となった後に、図１に示すように、キャリアガスとしての窒素ガスと共に、Ｒｕ原料をＭＯＣＶＤチャンバ内に供給する。この状態を維持することにより、Ｒｕ膜２５が形成される。
次いで、窒素ガスを２０体積％に減じると共に、反応ガスとして８０体積％分の酸素ガスの供給を開始し、さらにＢｉ原料の供給を開始する。その直後に、Ｒｕ原料の供給を停止する。この結果、図１に示すように、ＭＯＣＶＤチャンバ内のＢｉ量が上昇すると共に、Ｒｕ量は下降する。この間に、下部導電性化合物膜（Ｂｉ２Ｒｕ２Ｏ７−ｘ膜）２５ａが形成される。
Ｒｕ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、図１に示すように、Ｂｉ原料の供給を維持したまま、Ｔｉ原料及びＬａ原料の供給を開始する。この状態を維持することにより、ＢＬＴ膜２６が形成される。
次いで、図１に示すように、Ｔｉ原料及びＬａ原料の供給を停止し、その直後に、Ｂｉ原料の供給も停止する。
これらの工程により、Ｒｕ膜２５、下部導電性化合物膜２５ａ及びＢＬＴ膜２６が形成される。
Ｂｉ原料、Ｔｉ原料及びＬａ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、半導体基板１１をＭＯＣＶＤチャンバから取り出し、図２Ｂに示すように、ＢＬＴ膜２６上にＰｔ膜（上部電極膜）２７をスパッタ法により形成し、例えば５００℃の酸素雰囲気中で６０分間のアニールを行う。このアニールにより、Ｐｔ膜２７のスパッタ成膜によるＢＬＴ膜２６のプラズマ損傷が回復する。
続いて、図２Ｃに示すように、パターニング及びエッチング技術を用いて、Ｐｔ膜２７、ＢＬＴ膜２６、下部導電性化合物膜２５ａ及びＲｕ膜２５を加工することにより、Ｐｔ膜２７を上部電極とし、Ｒｕ膜２５を下部電極とし、これらの間にＢＬＴ膜２６が挟まれたスタック構造の強誘電体キャパシタを形成する。なお、この加工では、例えばプラズマＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）膜及びＴｉＮ膜の積層膜（図示せず）をハードマスクとして使用し、Ｐｔ膜２７、ＢＬＴ膜２６、下部導電性化合物膜２５ａ及びＲｕ膜２５を一括してエッチングする。
次に、図２Ｄに示すように、強誘電体キャパシタを覆うアルミナ保護膜２８を全面に形成する。アルミナ保護膜２８は、例えばＣＶＤ法により形成し、その厚さは、例えば５乃至２０ｎｍ、本実施形態では１０ｎｍとする。
次いで、図２Ｅに示すように、全面に層間絶縁膜２９を成膜した後、これをＣＭＰにより平坦化する。層間絶縁膜２９としては、例えばＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）ＣＶＤ装置を使用してシリコン酸化膜を成膜する。また、層間絶縁膜２９としてＴＥＯＳ酸化膜を成膜してもよい。ＣＭＰ後の残し膜厚は、例えばＰｔ膜２７上で３００ｎｍとする。
続いて、図２Ｆに示すように、パターニング及びエッチング技術を用いて、層間絶縁膜２９及びアルミナ保護膜２８に、２個のＭＯＳトランジスタ１４により共有された高濃度拡散層１６に接続されたＷプラグ２４まで到達するコンタクトホールを形成する。次に、このコンタクトホール内にグルー膜３０として、例えば５０ｎｍのＴｉＮ膜を形成した後、例えばＣＶＤ法によりＷ膜を埋め込み、ＣＭＰ（化学機械的研磨）を行って平坦化することにより、Ｗプラグ３１を形成する。その後、例えば３５０℃でＮ２プラズマに層間絶縁膜２９及びＷプラグ３１の表面を晒す。このプラズマ処理の時間は、例えば１２０秒間である。
次いで、全面にＷ酸化防止膜（図示せず）を形成する。Ｗ酸化防止膜としては、例えばＳｉＯＮ膜を使用することができ、その厚さは例えば１００ｎｍ程度である。そして、パターニング及びエッチング技術を用いて、図２Ｇに示すように、Ｗ酸化防止膜及び層間絶縁膜２９に、上部電極たるＰｔ膜２７まで到達するコンタクトホールを形成する。続いて、エッチングによる損傷を回復させるためのアニールを施す。このアニールは、例えば５５０℃でＯ２雰囲気の炉内アニールとしてもよく、その時間は例えば６０分間である。このアニールの後、Ｗ酸化防止膜をエッチバックにより除去する。
次に、グルー膜、配線材料膜及びグルー膜を順次堆積する。下層のグルー膜としては、例えば厚さが７０ｎｍのＴｉＮ膜と５ｎｍのＴｉ膜との積層膜を形成してもよく、配線材料膜としては、例えば厚さが４００ｎｍのＡｌ−Ｃｕ合金膜を形成してもよく、上層のグルー膜としては、例えば厚さが３０ｎｍのＴｉＮ膜と６０ｎｍのＴｉ膜との積層膜を形成してもよい。
次いで、上層のグルー膜上に反射防止膜を塗布により形成し、更にレジストを塗布する。続いて、レジスト膜を配線パターンに整合するように加工し、加工後のレジスト膜をマスクとして、反射防止膜、上層のグルー膜、配線材料膜及び下層のグルー膜をエッチングする。反射防止膜としては、例えばＳｉＯＮ膜を使用することができ、その厚さは例えば３０ｎｍ程度である。このようなエッチングにより、図２Ｇに示すように、グルー膜３２、配線３３及びグルー膜３４が形成される。
その後、更に、層間絶縁膜の形成、コンタクトプラグの形成及び下から第２層目以降の配線の形成等を行う。そして、例えばＴＥＯＳ酸化膜及びＳｉＮ膜からなるカバー膜を形成して強誘電体キャパシタを有する強誘電体メモリを完成させる。
このように、本実施形態においては、下部電極膜たるＲｕ膜２５と強誘電体膜たるＢＬＴ膜２６とを同一チャンバ内で連続して形成するに当たって、原料の供給開始及び供給停止の順序を適切に規定しており、ＢＬＴ膜２６を形成する前に、下部導電性化合物膜２５ａを形成すると共に、この下部導電性化合物膜２５ａ内でＲｕとＢｉとの反応を完了させている。このため、ＢＬＴ膜２６を形成する際には、ＲｕのＢＬＴ膜２６への拡散は下部導電性化合物膜２５ａにより防止される。従って、本実施形態によれば、Ｒｕ膜２５を下部電極として用いても、従来のようにリーク電流が増大することはない。
ここで、本願発明者が第１の実施形態に係る製造方法の検証を行った結果について説明する。この検証では、Ｓｉ基板（ウェハ）上にＳｉＯ２膜及びＴｉＮ膜を形成し、その上に強誘電体キャパシタを形成した。強誘電体キャパシタの形成条件は、第１の実施形態と同様である。但し、Ｒｕ膜２５の厚さは１００ｎｍ程度とし、ＢＬＴ膜２６の厚さは１００ｎｍ程度とした。
そして、Ｐｔ膜２７を形成する前に、ＢＬＴ膜２６及びＲｕ膜２５を含む積層膜の膜厚方向の組成をＳＩＭＳで分析したところ、ＢＬＴ膜２６とＲｕ膜２５との間に、２０ｎｍ程度の厚さにわたってＢｉ及びＲｕが共存する領域が観察された。この領域が下部導電性化合物膜２５ａである。また、ＢＬＴ膜２６中へのＲｕの拡散は観察されなかった。
更に、メタルスルーマスクを用いて上部電極膜たるＰｔ膜２７をスパッタ法により形成し、５００℃の酸素雰囲気中で６０分間のアニールを行った後に、５Ｖのリーク電流密度を測定したところ、当該電流密度は１×１０−６Ａ／ｃｍ２のオーダーであった。また、分極特性を示す１．５Ｖのスイッチ電荷量Ｑｓｗは、３０μＣ／ｃｍ２程度であった。これらの結果、第１の実施形態によれば、良好な特性の強誘電体キャパシタが得られることが確認された。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態では、強誘電体キャパシタの製造方法が第１の実施形態と相違している。図４は、本発明の第２の実施形態に係る強誘電体メモリの製造方法を示すタイミングチャートである。また、図５は、本発明の第２の実施形態に係る強誘電体メモリの製造方法を示す断面図であり、図６は、第２の実施形態において製造された強誘電体キャパシタを示す断面図である。なお、図５は、第１の実施形態の一部の工程を示す図２Ｂに相当する。
本実施形態では、先ず、第１の実施形態と同様にして、Ｗプラグ２４の形成までの工程を行う。
次いで、図５に示すように、全面にＩｒ膜（下部電極膜）３５をスパッタ法により形成する。
その後、図５に示すように、ＢＬＴ膜２６、上部導電性化合物膜３７ａ及びＲｕＯ２膜３７を同一チャンバ内でＭＯＣＶＤ法により連続して形成する。
ここで、これらの膜２６、３７ａ及び３７を形成する方法について説明する。これらの原料（プリカーサ）及び溶媒としては、第１の実施形態と同様に、例えば表１に示すもの、ｎ−ヘキサンを用いる。ＭＯＣＶＤ装置としては、第１の実施形態と同様に、これらの原料を同一の気化器内にて気化することが可能なものを用いることが望ましい。
ＢＬＴ膜２６の形成に当たっては、先ず、ＭＯＣＶＤチャンバのサセプタの温度を５００℃にした後、このサセプタに半導体基板１１を載置する。そして、半導体基板１１の温度が一定となった後に、図４に示すように、キャリアガスとしての窒素ガス２０体積％及び反応ガスとしての酸素ガス８０体積％と共に、Ｂｉ原料をＭＯＣＶＤチャンバ内に供給する。その直後に、Ｔｉ原料及びＬａ原料の供給を開始する。この状態を維持することにより、ＢＬＴ膜２６が形成される。
次いで、Ｔｉ原料及びＬａ原料の供給を停止し、Ｔｉ原料及びＬａ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、図４に示すように、Ｒｕ原料の供給を開始し、その直後に、Ｂｉ原料の供給を停止する。この結果、図４に示すように、ＭＯＣＶＤチャンバ内のＲｕ量が上昇すると共に、Ｂｉ量は下降する。この間に、上部導電性化合物膜（Ｂｉ２Ｒｕ２Ｏ７−ｘ膜）３７ａが形成される。
そして、Ｂｉ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後にも、図４に示すように、Ｒｕ原料の供給を続けることにより、ＲｕＯ２膜３７が形成される。Ｒｕ膜ではなくＲｕＯ２膜３７が形成されるのは、第１の実施形態におけるＲｕ膜２５の形成時とは異なり、本実施形態では、酸素ガスの供給が維持されているからである。
その後、図４に示すように、Ｒｕ原料の供給を停止する。
これらの工程により、ＢＬＴ膜２６、上部導電性化合物膜３７ａ及びＲｕＯ２膜３７が形成される。
そして、Ｒｕ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、半導体基板１１をＭＯＣＶＤチャンバから取り出し、第１の実施形態と同様に、強誘電体キャパシタの加工以降の工程を行うことにより、強誘電体キャパシタを有する強誘電体メモリを完成させる。
本実施形態においては、上部電極膜たるＲｕＯ２膜３７を形成する前に、上部導電性化合物膜３７ａを形成すると共に、この上部導電性化合物膜３７ａ内でＲｕとＢｉとの反応を完了させている。このため、ＲｕＯ２膜３７を形成する際には、ＲｕのＢＬＴ膜２６への拡散は上部導電性化合物膜３７ａにより防止される。従って、本実施形態によれば、ＲｕＯ２膜３７を上部電極として用いても、従来のようにリーク電流が増大することはない。
ここで、本願発明者が第２の実施形態に係る製造方法の検証を行った結果について説明する。この検証では、第１の実施形態と同様に、Ｓｉ基板（ウェハ）上にＳｉＯ２膜及びＴｉＮ膜を形成し、その上に強誘電体キャパシタを形成した。強誘電体キャパシタの形成条件は、第２の実施形態と同様である。但し、ＢＬＴ膜２６の厚さは１００ｎｍ程度とし、ＲｕＯ２膜３７の厚さは１００ｎｍ程度とした。
そして、ＲｕＯ２膜３７を形成した後に、ＲｕＯ２膜３７及びＢＬＴ膜２６を含む積層膜の膜厚方向の組成をＳＩＭＳで分析したところ、ＲｕＯ２膜３７とＢＬＴ膜２６との間に、２０ｎｍ程度の厚さにわたってＢｉ及びＲｕが共存する領域が観察された。この領域が上部導電性化合物膜３７ａである。また、ＢＬＴ膜２６中へのＲｕの拡散は観察されなかった。
更に、フォトリソグラフィ技術により、ＲｕＯ２膜３７及び上部導電性化合物膜３７ａに相当する厚さが１２０ｎｍの部分をパターニングし、５００℃の酸素雰囲気中で６０分間のアニールを行った後に、５Ｖのリーク電流密度を測定したところ、当該電流密度は１×１０−６Ａ／ｃｍ２のオーダーであった。また、分極特性を示す１．５Ｖのスイッチ電荷量Ｑｓｗは、３０μＣ／ｃｍ２程度であった。これらの結果、第２の実施形態によれば、良好な特性の強誘電体キャパシタが得られることが確認された。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。第３の実施形態では、強誘電体キャパシタの製造方法が第１及び第２の実施形態と相違している。図７は、本発明の第３の実施形態に係る強誘電体メモリの製造方法を示すタイミングチャートである。また、図８は、本発明の第３の実施形態に係る強誘電体メモリの製造方法を示す断面図であり、図９は、第３の実施形態において製造された強誘電体キャパシタを示す断面図である。なお、図８は、第１の実施形態の一部の工程を示す図２Ｂに相当する。
本実施形態では、先ず、第１の実施形態と同様にして、Ｗプラグ２４の形成までの工程を行う。
次いで、図８に示すように、全面にＲｕ膜（下部電極膜）２５、下部導電性化合物膜２５ａ、ＢＬＴ膜２６、上部導電性化合物膜３７ａ及びＲｕＯ２膜（上部電極膜）３７を同一チャンバ内でＭＯＣＶＤ法により連続して形成する。
ここで、これらの膜２５、２５ａ、２６、３７ａ及び３７を形成する方法について説明する。これらの原料（プリカーサ）及び溶媒としては、第１の実施形態と同様に、例えば表１に示すもの、ｎ−ヘキサンを用いる。ＭＯＣＶＤ装置としては、第１の実施形態と同様に、これらの原料を同一の気化器内にて気化することが可能なものを用いることが望ましい。
Ｒｕ膜２５の形成に当たっては、第１の実施形態と同様に、先ず、ＭＯＣＶＤチャンバのサセプタの温度を５００℃にした後、このサセプタに半導体基板１１を載置する。そして、半導体基板１１の温度が一定となった後に、図７に示すように、キャリアガスとしての窒素ガスと共に、Ｒｕ原料をＭＯＣＶＤチャンバ内に供給する。この状態を維持することにより、Ｒｕ膜２５が形成される。
次いで、窒素ガスを２０体積％に減じると共に、反応ガスとして８０体積％分の酸素ガスの供給を開始し、さらにＢｉ原料の供給を開始する。その直後に、Ｒｕ原料の供給を停止する。この結果、図７に示すように、ＭＯＣＶＤチャンバ内のＢｉ量が上昇すると共に、Ｒｕ量は下降する。この間に、下部導電性化合物膜（Ｂｉ２Ｒｕ２Ｏ７−ｘ膜）２５ａが形成される。
Ｒｕ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、図７に示すように、Ｂｉ原料の供給を維持したまま、Ｔｉ原料及びＬａ原料の供給を開始する。この状態を維持することにより、ＢＬＴ膜２６が形成される。
次いで、Ｔｉ原料及びＬａ原料の供給を停止し、Ｔｉ原料及びＬａ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、図７に示すように、Ｒｕ原料の供給を開始し、その直後に、Ｂｉ原料の供給を停止する。この結果、図７に示すように、ＭＯＣＶＤチャンバ内のＲｕ量が上昇すると共に、Ｂｉ量は下降する。この間に、上部導電性化合物膜（Ｂｉ２Ｒｕ２Ｏ７−ｘ膜）３７ａが形成される。
そして、Ｂｉ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後にも、図７に示すように、Ｒｕ原料の供給を続けることにより、ＲｕＯ２膜３７が形成される。
その後、図７に示すように、Ｒｕ原料の供給を停止する。
これらの工程により、Ｒｕ膜２５、下部導電性化合物膜２５ａ、ＢＬＴ膜２６、上部導電性化合物膜３７ａ及びＲｕＯ２膜３７が形成される。
そして、Ｒｕ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、半導体基板１１をＭＯＣＶＤチャンバから取り出し、第１の実施形態と同様に、強誘電体キャパシタの加工以降の工程を行うことにより、強誘電体キャパシタを有する強誘電体メモリを完成させる。
本実施形態においては、ＢＬＴ膜２６を形成する前に、下部部導電性化合物膜２５ａを形成すると共に、この下部導電性化合物膜２５ａ内でＲｕとＢｉとの反応を完了させている。更に、上部電極膜たるＲｕＯ２膜３７を形成する前には、上部導電性化合物膜３７ａを形成すると共に、この上部導電性化合物膜３７ａ内でＲｕとんＢｉとの反応を完了させている。このため、ＢＬＴ膜２６を形成する際には、Ｒｕ膜２５からのＲｕのＢＬＴ膜２６への拡散は下部導電性化合物膜２５ａにより防止され、ＲｕＯ２膜３７を形成する際には、ＲｕＯ２膜３７からのＲｕのＢＬＴ膜２６への拡散は上部導電性化合物膜３７ａにより防止される。従って、本実施形態によれば、Ｒｕ膜２５を下部電極として用い、ＲｕＯ２膜３７を上部電極として用いても、従来のようにリーク電流が増大することはない。
ここで、本願発明者が第３の実施形態に係る製造方法の検証を行った結果について説明する。この検証では、Ｓｉ基板（ウェハ）上にＳｉＯ２膜及びＴｉＮ膜を形成し、その上に強誘電体キャパシタを形成した。強誘電体キャパシタの形成条件は、第３の実施形態と同様である。但し、Ｒｕ膜２５の厚さは１００ｎｍ程度とし、ＢＬＴ膜２６の厚さは１００ｎｍ程度とし、ＲｕＯ２膜３７の厚さは１００ｎｍ程度とした。
そして、ＲｕＯ２膜３７を形成した後に、ＲｕＯ２膜３７、ＢＬＴ膜２６及びＲｕ膜２５を含む積層膜の膜厚方向の組成をＳＩＭＳで分析したところ、ＲｕＯ２膜３７とＢＬＴ膜２６との間及びＢＬＴ膜２６とＲｕ膜２５との間に、夫々２０ｎｍ程度の厚さにわたってＢｉ及びＲｕが共存する領域が観察された。この領域が、夫々上部導電性化合物膜３７ａ、下部導電性化合物膜２５ａである。また、ＢＬＴ膜２６中へのＲｕの拡散は観察されなかった。
更に、フォトリソグラフィ技術により、ＲｕＯ２膜３７及び上部導電性化合物膜３７ａに相当する厚さが１２０ｎｍの部分をパターニングし、５００℃の酸素雰囲気中で６０分間のアニールを行った後に、５Ｖのリーク電流密度を測定したところ、当該電流密度は１×１０−６Ａ／ｃｍ２のオーダーであった。また、分極特性を示す１．５Ｖのスイッチ電荷量Ｑｓｗは、３０μＣ／ｃｍ２程度であった。これらの結果、第２の実施形態によれば、良好な特性の強誘電体キャパシタが得られることが確認された。
なお、第３の実施形態では、図７に示すように、Ｂｉ原料の供給を開始した直後に、Ｒｕ原料の供給を停止しているが、図１０に示すように、Ｂｉ原料の供給量が定常状態に達してからＲｕ原料の供給を停止してもよい。また、図７に示すように、Ｒｕ原料の供給を開始した直後に、Ｂｉ原料の供給を停止しているが、図１０に示すように、Ｒｕ原料の供給量が定常状態に達してからＢｉ原料の供給を停止してもよい。これらは、第１及び第２の実施形態においても同様である。
また、いずれの実施形態においても、Ｒｕ膜の代わりにＲｕＯ２膜を用いてもよく、ＲｕＯ２膜の代わりにＲｕ膜を用いてもよい。更に、電極膜の材料も特に限定されるものではない。
更に、Ｂｉ層状系の強誘電体膜はＢＬＴ膜に限定されるものではなく、例えば、ＢＬＴ膜の代わりに、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ７）膜、ＳＢＮ（ＳｒＢｉ２Ｎｂ２Ｏ９）膜又はＢＩＴ（Ｂｉ４Ｔｉ３Ｏ１２）膜等を形成してもよい。これらの膜を形成する場合には、ＢＬＴ膜を形成する場合のＬａ原料及びＴｉ原料の代わりに、例えば、Ｓｒ原料及びＴａ原料を供給するか、Ｓｒ原料及びＮｂ原料を供給するか、又はＴｉ原料のみを供給すればよい。
次に、本発明の実施に好適なＭＯＣＶＤ装置について説明する。従来のＭＯＣＶＤ装置としては、原料ごとに気化器が設けられ、これらの気化器から原料ガスが各配管を介して混合器に供給され、この混合器内で各原料ガスが混合された後、シャワーヘッドからチャンバ内に供給されるものがある。これに対し、近時、１つの気化器内で複数の原料が気化して原料ガスが生成すると共に、これらが混合してシャワーヘッドからチャンバ内に供給されるＭＯＣＶＤ装置が開発されている。
従来のＭＯＣＶＤ装置では、気化器内で気化してからチャンバ内に供給されるまでの配管が長く必要であり、また、原料ガス間の温度差により、他の原料ガスの温度の影響を受けやすいため、原料ガスがチャンバ内に供給される前に、配管等の内部に粒子が発生することがある。これに対し、近時開発されたＭＯＣＶＤ装置では、このような粒子の発生が抑制される。
特に、本発明では、複数の原料ガスを同時にチャンバ内に供給する工程が多く、また、これらの供給のオン／オフの切り替えを適宜行う必要があるので、近時開発されたＭＯＣＶＤ装置による粒子の発生の抑制という効果が顕著である。また、近時開発されたＭＯＣＶＤ装置では、気化器が１台で済むため、多種の原料ガスを用いる場合には、気化器の数の低減によるコストの低減も可能である。
また、このような気化器を用いるに当たっては、Ｂｉ原料（Ｂｉの有機化合物）、Ｌａ原料（Ｌａの有機化合物）及びＴｉ原料（Ｔｉの有機化合物）等のＢｉ層状系強誘電体膜の原料の供給系と、Ｒｕ原料（金属元素の有機化合物）の供給系とが接続されたものを用いることが望ましい。
なお、いずれの実施形態においても、ＭＯＣＶＤチャンバ内へのガスの供給が開始されてから、ＭＯＣＶＤチャンバ内での成膜が終了するまでの間、シャワーヘッドの温度及び基板温度を一定に保持することが望ましい。これらの温度を一定に保持することにより、より安定して各膜を成膜することが可能となる。
以上詳述したように、本発明によれば、電極膜の形成と強誘電体膜の形成とを１つのチャンバ内で連続して行うことができる。このため、製造時間を短縮すると共に、製造設備のコストを低減することができる。また、ウェハの搬送回数が低減されるため、搬送中に生じ得るコンタミネーションが抑制され、高い信頼性を得ることができる。更に、導電性化合物膜の形成により、強誘電体膜中でのリーク電流を大幅に低減することができる。
Figure 2004075296
本発明は、強誘電体不揮発性メモリ（ＦＲＡＭ）等に用いるＢｉ層状系薄膜キャパシタの製造に好適な強誘電体キャパシタの製造方法に関する。
強誘電体不揮発性メモリ（ＦＲＡＭ）には、薄膜キャパシタが設けられている。そして、従来、この薄膜キャパシタを製造するに当たっては、先ず、スパッタ法により下部電極膜を形成し、次に、ゾル−ゲル法、スパッタ法又はＭＯＣＶＤ法により強誘電体膜を形成し、その後、上部電極膜を形成している。強誘電体膜としては、ＰＺＴ系の強誘電体膜及びＢｉ層状系の強誘電体膜が主に用いられている。
また、ＰＺＴ系薄膜キャパシタ及びＢｉ層状系薄膜キャパシタの電極材料としては、Ｐｔ、Ｉｒ、ＩｒＯ2等が実際に用いられ、これらについて数多く研究が行われている。１９９０年代の中頃のＰＺＴ系薄膜キャパシタの研究段階においては、Ｒｕ系（ＲｕＯ2を含む）の電極材料も検討されていた。しかし、Ｒｕ系の電極材料を用いると、キャパシタのリークを制御することが難しく、実用化には至らなかった。これは、強誘電体中のＰｂと電極膜中のＲｕとが反応し、Ｐｂ2Ｒｕ2Ｏ6〜7のようなパイロクロア構造の導電性化合物が生成されるためである。但し、Ｒｕには、その地金価格がＰｔ及びＩｒのそれよりも低いという利点はある。
一般に、ＰＺＴ膜の成膜時には、膜中にＰｂが化学量論組成より多く入れられる。この超過分のＰｂは結晶化初期の段階で重要な役割を果たすと共に、高温でのＰｂの蒸発分を補う役割を持っており、結晶化後は主にＰＺＴ膜中の粒界に存在する。このような強誘電体膜に対して、ＰＺＴ膜との界面にＲｕが存在すると、高温でＰｂと反応して上記のようなＰｂ2Ｒｕ2Ｏ6〜7が生成され、粒界に導電パスが形成されてしまい、リーク電流が増大するのである。
特許第３０９５５７４号明細書には、この現象を逆手にとって、ＲｕＯ2からなる電極とＰＺＴからなる強誘電体膜との間に、意図的にＰｂ2Ｒｕ2Ｏ6〜7からなる膜を形成する技術が記載されている。
近時、製造時間の短縮及び製造設備のコスト低減が要請されている。しかし、電極膜としてＰｔ膜等をスパッタ法により形成する場合には、下部電極膜、強誘電体膜及び上部電極膜を形成するための各工程間でウェハの搬送が必要とされ、また、電極膜を形成するためのチャンバ及び強誘電体膜を形成するためのチャンバが必要とされる。このため、このような製造方法では、製造時間の短縮及び製造設備のコスト低減に限度がある。
また、Ｒｕ系の電極膜を用いた場合には、上述のように、リーク電流が増大するという欠点があり、この欠点は、特許第３０９５５７４号明細書に記載された技術によっても解決されていない。即ち、この製造方法では、ＲｕＯ2膜を形成した後に、その上にＰＺＴ膜を形成し、アニールによってこれらの界面に、Ｐｂ2Ｒｕ2Ｏ6〜7を形成しているが、このような方法では、アニールの際に粒界拡散が生じるため、リーク電流の増大は避けられない。このような現象は、ＰＺＴ系強誘電体膜の代わりにＢｉ層状系強誘電体膜を用いた場合にも、同様に、Ｂｉ2Ｒｕ2Ｏ7-xのようなパイロクロア構造の導電性化合物が生成される可能性がある。
特許第３０９５５７４号明細書
本発明は、かかる問題点に鑑みてなされたものであって、強誘電体膜と電極膜とを同一のチャンバ内で連続して形成することができる強誘電体キャパシタの製造方法を提供することを目的とする。
本願発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
本発明に係る強誘電体キャパシタの製造方法は、Ｂｉ層状系強誘電体膜を備えた強誘電体キャパシタの製造方法を対象とする。
第１の発明では、先ず、ＣＶＤチャンバ内に、第１の金属元素を含有するガスを導入して、前記第１の金属元素を含有する下部電極膜を形成する。次に、前記ＣＶＤチャンバ内に、前記第１の金属元素を含有するガスを導入しつづけながら、更にＢｉ及びＯを含有するガスを導入して、前記下部電極膜上に前記第１の金属元素及びＢｉを含有する第１の導電性化合物膜を形成する。次いで、前記ＣＶＤチャンバ内への前記第１の金属元素の導入を停止する。その後、前記ＣＶＤチャンバ内に、Ｂｉ及びＯを含有するガスを導入しつづけながら、更に前記Ｂｉ層状系強誘電体膜を構成する金属元素のうちＢｉを除く強誘電体膜用金属元素を含有するガスを導入して、前記第１の導電性化合物膜上に前記Ｂｉ層状系強誘電体膜を形成する。続いて、前記ＣＶＤチャンバ内へのＢｉ及び前記強誘電体膜用金属元素の導入を停止する。そして、前記Ｂｉ層状系強誘電体膜上に上部電極膜を形成する。
第２の発明では、先ず、下部電極膜を形成する。次に、前記ＣＶＤチャンバ内に、Ｂｉ、前記Ｂｉ層状系強誘電体膜を構成する金属元素のうちＢｉを除く強誘電体膜用金属元素及びＯを含有するガスを導入して、前記下部電極膜上に前記Ｂｉ層状系強誘電体膜を形成する。次いで、前記ＣＶＤチャンバ内への前記強誘電体膜用金属元素の導入を停止する。その後、前記ＣＶＤチャンバ内に、Ｂｉ及びＯを含有するガスを導入しつづけながら、第２の金属元素を含有するガスを導入して、前記Ｂｉ層状系強誘電体膜上に前記第２の金属元素及びＢｉを含有する第２の導電性化合物膜を形成する。続いて、前記ＣＶＤチャンバ内へのＢｉの導入を停止する。そして、前記ＣＶＤチャンバ内に、前記第２の金属元素を含有するガスを導入しつづけて、前記第２の導電性化合物膜上に前記第２の金属元素を含有する上部電極膜を形成する。
前述のように、従来の製造方法では、Ｒｕ等の電極膜中の金属元素とＢｉ層状系の強誘電体膜中のＢｉとが反応してリーク電流が増大する可能性があるが、本発明においては、電極膜（下部電極膜及び／又は上部電極膜）と強誘電体膜とを同一のＣＶＤチャンバ内で連続して形成すると共に、これらの膜の間に導電性化合物膜を形成している。このように、導電性化合物膜をＣＶＤ法で形成することによって、この膜内でＢｉと金属元素との反応を完了させることが可能となり、強誘電体膜での反応を防止することができる。この結果、リーク電流の増大を防止することができる。
本発明によれば、電極膜の形成と強誘電体膜の形成とを１つのチャンバ内で連続して行うことができる。このため、製造時間を短縮すると共に、製造設備のコストを低減することができる。また、ウェハの搬送回数が低減されるため、搬送中に生じ得るコンタミネーションが抑制され、高い信頼性を得ることができる。更に、導電性化合物膜の形成により、強誘電体膜中でのリーク電流を大幅に低減することができる。
以下、本発明の実施の形態に係る強誘電体キャパシタの製造方法について添付の図面を参照して具体的に説明する。
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。本実施形態では、強誘電体キャパシタを含む強誘電体メモリを製造する。図１は、本発明の第１の実施形態に係る強誘電体メモリの製造方法を示すタイミングチャートである。また、図２Ａ乃至図２Ｇは、同製造方法を工程順に示す断面図であり、図３は、第１の実施形態において製造された強誘電体キャパシタを示す断面図である。
先ず、図２Ａに示すように、シリコン基板等の半導体基板１１の表面に、例えばＳＴＩ（shallow trench isolation）により素子分離領域１２を形成する。次いで、素子分離領域１２により区画された素子活性領域において、半導体基板１１の表面にウェル１３を形成する。続いて、ゲート絶縁膜１７、ゲート電極１８、シリサイド層１９、低濃度拡散層１５、サイドウォール２０及び高濃度拡散層１６をウェル１３の表面に形成することにより、ＭＯＳトランジスタ１４を形成する。なお、各ＭＯＳトランジスタ１４には、ソース及びドレイン用に２個の高濃度拡散層１６を形成するが、その一方は、２個のＭＯＳトランジスタ１４間で共有させる。
次に、全面にシリコン酸窒化膜２１を、ＭＯＳトランジスタ１４を覆うようにして形成し、更に全面にシリコン酸化膜２２を、例えば有機ＣＶＤ法により形成する。シリコン酸窒化膜２１は、シリコン酸化膜２２を形成する際のゲート絶縁膜１７等の水素劣化を防止するために形成されている。その後、各高濃度拡散層１６間で到達するコンタクトホールをシリコン酸化膜２２及びシリコン酸窒化膜２１に形成することにより、プラグコンタクト部を開口する。そして、コンタクトホール内に、グルー膜２３として、５０ｎｍのＴｉＮ膜及び３０ｎｍのＴｉ膜からなる積層膜を形成した後、例えばＣＶＤ法によりＷ膜を埋め込み、ＣＭＰ（化学機械的研磨）を行って平坦化することにより、Ｗプラグ２４を形成する。
次いで、図２Ｂに示すように、全面にＲｕ膜（下部電極膜）２５、下部導電性化合物膜２５ａ及びＢＬＴ（（Ｂｉ，Ｌａ）4Ｔｉ3Ｏ12）膜２６を同一チャンバ内でＭＯＣＶＤ法により連続して形成する。
ここで、これらの膜２５、２５ａ及び２６を形成する方法について説明する。これらの原料（プリカーサ）として、例えば表１に示すものを用いる。また、溶媒としては、例えばｎ−ヘキサンを用いる。ＭＯＣＶＤ装置としては、これらの原料を同一の気化器内にて気化することが可能なものを用いることが望ましい。
Figure 2004075296
Ｒｕ膜２５の形成に当たっては、先ず、ＭＯＣＶＤチャンバのサセプタの温度を５００℃にした後、このサセプタに半導体基板１１を載置する。そして、半導体基板１１の温度が一定となった後に、図１に示すように、キャリアガスとしての窒素ガスと共に、Ｒｕ原料をＭＯＣＶＤチャンバ内に供給する。この状態を維持することにより、Ｒｕ膜２５が形成される。
次いで、窒素ガスを２０体積％に減じると共に、反応ガスとして８０体積％分の酸素ガスの供給を開始し、さらにＢｉ原料の供給を開始する。その直後に、Ｒｕ原料の供給を停止する。この結果、図１に示すように、ＭＯＣＶＤチャンバ内のＢｉ量が上昇すると共に、Ｒｕ量は下降する。この間に、下部導電性化合物膜（Ｂｉ2Ｒｕ2Ｏ7-x膜）２５ａが形成される。
Ｒｕ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、図１に示すように、Ｂｉ原料の供給を維持したまま、Ｔｉ原料及びＬａ原料の供給を開始する。この状態を維持することにより、ＢＬＴ膜２６が形成される。
次いで、図１に示すように、Ｔｉ原料及びＬａ原料の供給を停止し、その直後に、Ｂｉ原料の供給も停止する。
これらの工程により、Ｒｕ膜２５、下部導電性化合物膜２５ａ及びＢＬＴ膜２６が形成される。
Ｂｉ原料、Ｔｉ原料及びＬａ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、半導体基板１１をＭＯＣＶＤチャンバから取り出し、図２Ｂに示すように、ＢＬＴ膜２６上にＰｔ膜（上部電極膜）２７をスパッタ法により形成し、例えば５００℃の酸素雰囲気中で６０分間のアニールを行う。このアニールにより、Ｐｔ膜２７のスパッタ成膜によるＢＬＴ膜２６のプラズマ損傷が回復する。
続いて、図２Ｃに示すように、パターニング及びエッチング技術を用いて、Ｐｔ膜２７、ＢＬＴ膜２６、下部導電性化合物膜２５ａ及びＲｕ膜２５を加工することにより、Ｐｔ膜２７を上部電極とし、Ｒｕ膜２５を下部電極とし、これらの間にＢＬＴ膜２６が挟まれたスタック構造の強誘電体キャパシタを形成する。なお、この加工では、例えばプラズマＴＥＯＳ（tetraethyl orthosilicate）膜及びＴｉＮ膜の積層膜（図示せず）をハードマスクとして使用し、Ｐｔ膜２７、ＢＬＴ膜２６、下部導電性化合物膜２５ａ及びＲｕ膜２５を一括してエッチングする。
次に、図２Ｄに示すように、強誘電体キャパシタを覆うアルミナ保護膜２８を全面に形成する。アルミナ保護膜２８は、例えばＣＶＤ法により形成し、その厚さは、例えば５乃至２０ｎｍ、本実施形態では１０ｎｍとする。
次いで、図２Ｅに示すように、全面に層間絶縁膜２９を成膜した後、これをＣＭＰにより平坦化する。層間絶縁膜２９としては、例えばＨＤＰ（High Density Plasma）ＣＶＤ装置を使用してシリコン酸化膜を成膜する。また、層間絶縁膜２９としてＴＥＯＳ酸化膜を成膜してもよい。ＣＭＰ後の残し膜厚は、例えばＰｔ膜２７上で３００ｎｍとする。
続いて、図２Ｆに示すように、パターニング及びエッチング技術を用いて、層間絶縁膜２９及びアルミナ保護膜２８に、２個のＭＯＳトランジスタ１４により共有された高濃度拡散層１６に接続されたＷプラグ２４まで到達するコンタクトホールを形成する。次に、このコンタクトホール内にグルー膜３０として、例えば５０ｎｍのＴｉＮ膜を形成した後、例えばＣＶＤ法によりＷ膜を埋め込み、ＣＭＰ（化学機械的研磨）を行って平坦化することにより、Ｗプラグ３１を形成する。その後、例えば３５０℃でＮ2プラズマに層間絶縁膜２９及びＷプラグ３１の表面を晒す。このプラズマ処理の時間は、例えば１２０秒間である。
次いで、全面にＷ酸化防止膜（図示せず）を形成する。Ｗ酸化防止膜としては、例えばＳｉＯＮ膜を使用することができ、その厚さは例えば１００ｎｍ程度である。そして、パターニング及びエッチング技術を用いて、図２Ｇに示すように、Ｗ酸化防止膜及び層間絶縁膜２９に、上部電極たるＰｔ膜２７まで到達するコンタクトホールを形成する。続いて、エッチングによる損傷を回復させるためのアニールを施す。このアニールは、例えば５５０℃でＯ2雰囲気の炉内アニールとしてもよく、その時間は例えば６０分間である。このアニールの後、Ｗ酸化防止膜をエッチバックにより除去する。
次に、グルー膜、配線材料膜及びグルー膜を順次堆積する。下層のグルー膜としては、例えば厚さが７０ｎｍのＴｉＮ膜と５ｎｍのＴｉ膜との積層膜を形成してもよく、配線材料膜としては、例えば厚さが４００ｎｍのＡｌ−Ｃｕ合金膜を形成してもよく、上層のグルー膜としては、例えば厚さが３０ｎｍのＴｉＮ膜と６０ｎｍのＴｉ膜との積層膜を形成してもよい。
次いで、上層のグルー膜上に反射防止膜を塗布により形成し、更にレジストを塗布する。続いて、レジスト膜を配線パターンに整合するように加工し、加工後のレジスト膜をマスクとして、反射防止膜、上層のグルー膜、配線材料膜及び下層のグルー膜をエッチングする。反射防止膜としては、例えばＳｉＯＮ膜を使用することができ、その厚さは例えば３０ｎｍ程度である。このようなエッチングにより、図２Ｇに示すように、グルー膜３２、配線３３及びグルー膜３４が形成される。
その後、更に、層間絶縁膜の形成、コンタクトプラグの形成及び下から第２層目以降の配線の形成等を行う。そして、例えばＴＥＯＳ酸化膜及びＳｉＮ膜からなるカバー膜を形成して強誘電体キャパシタを有する強誘電体メモリを完成させる。
このように、本実施形態においては、下部電極膜たるＲｕ膜２５と強誘電体膜たるＢＬＴ膜２６とを同一チャンバ内で連続して形成するに当たって、原料の供給開始及び供給停止の順序を適切に規定しており、ＢＬＴ膜２６を形成する前に、下部導電性化合物膜２５ａを形成すると共に、この下部導電性化合物膜２５ａ内でＲｕとＢｉとの反応を完了させている。このため、ＢＬＴ膜２６を形成する際には、ＲｕのＢＬＴ膜２６への拡散は下部導電性化合物膜２５ａにより防止される。従って、本実施形態によれば、Ｒｕ膜２５を下部電極として用いても、従来のようにリーク電流が増大することはない。
ここで、本願発明者が第１の実施形態に係る製造方法の検証を行った結果について説明する。この検証では、Ｓｉ基板（ウェハ）上にＳｉＯ2膜及びＴｉＮ膜を形成し、その上に強誘電体キャパシタを形成した。強誘電体キャパシタの形成条件は、第１の実施形態と同様である。但し、Ｒｕ膜２５の厚さは１００ｎｍ程度とし、ＢＬＴ膜２６の厚さは１００ｎｍ程度とした。
そして、Ｐｔ膜２７を形成する前に、ＢＬＴ膜２６及びＲｕ膜２５を含む積層膜の膜厚方向の組成をＳＩＭＳで分析したところ、ＢＬＴ膜２６とＲｕ膜２５との間に、２０ｎｍ程度の厚さにわたってＢｉ及びＲｕが共存する領域が観察された。この領域が下部導電性化合物膜２５ａである。また、ＢＬＴ膜２６中へのＲｕの拡散は観察されなかった。
更に、メタルスルーマスクを用いて上部電極膜たるＰｔ膜２７をスパッタ法により形成し、５００℃の酸素雰囲気中で６０分間のアニールを行った後に、５Ｖのリーク電流密度を測定したところ、当該電流密度は１×１０-6Ａ／ｃｍ2のオーダーであった。また、分極特性を示す１．５Ｖのスイッチ電荷量Ｑｓｗは、３０μＣ／ｃｍ2程度であった。これらの結果、第１の実施形態によれば、良好な特性の強誘電体キャパシタが得られることが確認された。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態では、強誘電体キャパシタの製造方法が第１の実施形態と相違している。図４は、本発明の第２の実施形態に係る強誘電体メモリの製造方法を示すタイミングチャートである。また、図５は、本発明の第２の実施形態に係る強誘電体メモリの製造方法を示す断面図であり、図６は、第２の実施形態において製造された強誘電体キャパシタを示す断面図である。なお、図５は、第１の実施形態の一部の工程を示す図２Ｂに相当する。
本実施形態では、先ず、第１の実施形態と同様にして、Ｗプラグ２４の形成までの工程を行う。
次いで、図５に示すように、全面にＩｒ膜（下部電極膜）３５をスパッタ法により形成する。
その後、図５に示すように、ＢＬＴ膜２６、上部導電性化合物膜３７ａ及びＲｕＯ2膜３７を同一チャンバ内でＭＯＣＶＤ法により連続して形成する。
ここで、これらの膜２６、３７ａ及び３７を形成する方法について説明する。これらの原料（プリカーサ）及び溶媒としては、第１の実施形態と同様に、例えば表１に示すもの、ｎ−ヘキサンを用いる。ＭＯＣＶＤ装置としては、第１の実施形態と同様に、これらの原料を同一の気化器内にて気化することが可能なものを用いることが望ましい。
ＢＬＴ膜２６の形成に当たっては、先ず、ＭＯＣＶＤチャンバのサセプタの温度を５００℃にした後、このサセプタに半導体基板１１を載置する。そして、半導体基板１１の温度が一定となった後に、図４に示すように、キャリアガスとしての窒素ガス２０体積％及び反応ガスとしての酸素ガス８０体積％と共に、Ｂｉ原料をＭＯＣＶＤチャンバ内に供給する。その直後に、Ｔｉ原料及びＬａ原料の供給を開始する。この状態を維持することにより、ＢＬＴ膜２６が形成される。
次いで、Ｔｉ原料及びＬａ原料の供給を停止し、Ｔｉ原料及びＬａ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、図４に示すように、Ｒｕ原料の供給を開始し、その直後に、Ｂｉ原料の供給を停止する。この結果、図４に示すように、ＭＯＣＶＤチャンバ内のＲｕ量が上昇すると共に、Ｂｉ量は下降する。この間に、上部導電性化合物膜（Ｂｉ2Ｒｕ2Ｏ7-x膜）３７ａが形成される。
そして、Ｂｉ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後にも、図４に示すように、Ｒｕ原料の供給を続けることにより、ＲｕＯ2膜３７が形成される。Ｒｕ膜ではなくＲｕＯ2膜３７が形成されるのは、第１の実施形態におけるＲｕ膜２５の形成時とは異なり、本実施形態では、酸素ガスの供給が維持されているからである。
その後、図４に示すように、Ｒｕ原料の供給を停止する。
これらの工程により、ＢＬＴ膜２６、上部導電性化合物膜３７ａ及びＲｕＯ2膜３７が形成される。
そして、Ｒｕ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、半導体基板１１をＭＯＣＶＤチャンバから取り出し、第１の実施形態と同様に、強誘電体キャパシタの加工以降の工程を行うことにより、強誘電体キャパシタを有する強誘電体メモリを完成させる。
本実施形態においては、上部電極膜たるＲｕＯ2膜３７を形成する前に、上部導電性化合物膜３７ａを形成すると共に、この上部導電性化合物膜３７ａ内でＲｕとＢｉとの反応を完了させている。このため、ＲｕＯ2膜３７を形成する際には、ＲｕのＢＬＴ膜２６への拡散は上部導電性化合物膜３７ａにより防止される。従って、本実施形態によれば、ＲｕＯ2膜３７を上部電極として用いても、従来のようにリーク電流が増大することはない。
ここで、本願発明者が第２の実施形態に係る製造方法の検証を行った結果について説明する。この検証では、第１の実施形態と同様に、Ｓｉ基板（ウェハ）上にＳｉＯ2膜及びＴｉＮ膜を形成し、その上に強誘電体キャパシタを形成した。強誘電体キャパシタの形成条件は、第２の実施形態と同様である。但し、ＢＬＴ膜２６の厚さは１００ｎｍ程度とし、ＲｕＯ2膜３７の厚さは１００ｎｍ程度とした。
そして、ＲｕＯ2膜３７を形成した後に、ＲｕＯ2膜３７及びＢＬＴ膜２６を含む積層膜の膜厚方向の組成をＳＩＭＳで分析したところ、ＲｕＯ2膜３７とＢＬＴ膜２６との間に、２０ｎｍ程度の厚さにわたってＢｉ及びＲｕが共存する領域が観察された。この領域が上部導電性化合物膜３７ａである。また、ＢＬＴ膜２６中へのＲｕの拡散は観察されなかった。
更に、フォトリソグラフィ技術により、ＲｕＯ2膜３７及び上部導電性化合物膜３７ａに相当する厚さが１２０ｎｍの部分をパターニングし、５００℃の酸素雰囲気中で６０分間のアニールを行った後に、５Ｖのリーク電流密度を測定したところ、当該電流密度は１×１０-6Ａ／ｃｍ2のオーダーであった。また、分極特性を示す１．５Ｖのスイッチ電荷量Ｑｓｗは、３０μＣ／ｃｍ2程度であった。これらの結果、第２の実施形態によれば、良好な特性の強誘電体キャパシタが得られることが確認された。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。第３の実施形態では、強誘電体キャパシタの製造方法が第１及び第２の実施形態と相違している。図７は、本発明の第３の実施形態に係る強誘電体メモリの製造方法を示すタイミングチャートである。また、図８は、本発明の第３の実施形態に係る強誘電体メモリの製造方法を示す断面図であり、図９は、第３の実施形態において製造された強誘電体キャパシタを示す断面図である。なお、図８は、第１の実施形態の一部の工程を示す図２Ｂに相当する。
本実施形態では、先ず、第１の実施形態と同様にして、Ｗプラグ２４の形成までの工程を行う。
次いで、図８に示すように、全面にＲｕ膜（下部電極膜）２５、下部導電性化合物膜２５ａ、ＢＬＴ膜２６、上部導電性化合物膜３７ａ及びＲｕＯ2膜（上部電極膜）３７を同一チャンバ内でＭＯＣＶＤ法により連続して形成する。
ここで、これらの膜２５、２５ａ、２６、３７ａ及び３７を形成する方法について説明する。これらの原料（プリカーサ）及び溶媒としては、第１の実施形態と同様に、例えば表１に示すもの、ｎ−ヘキサンを用いる。ＭＯＣＶＤ装置としては、第１の実施形態と同様に、これらの原料を同一の気化器内にて気化することが可能なものを用いることが望ましい。
Ｒｕ膜２５の形成に当たっては、第１の実施形態と同様に、先ず、ＭＯＣＶＤチャンバのサセプタの温度を５００℃にした後、このサセプタに半導体基板１１を載置する。そして、半導体基板１１の温度が一定となった後に、図７に示すように、キャリアガスとしての窒素ガスと共に、Ｒｕ原料をＭＯＣＶＤチャンバ内に供給する。この状態を維持することにより、Ｒｕ膜２５が形成される。
次いで、窒素ガスを２０体積％に減じると共に、反応ガスとして８０体積％分の酸素ガスの供給を開始し、さらにＢｉ原料の供給を開始する。その直後に、Ｒｕ原料の供給を停止する。この結果、図７に示すように、ＭＯＣＶＤチャンバ内のＢｉ量が上昇すると共に、Ｒｕ量は下降する。この間に、下部導電性化合物膜（Ｂｉ2Ｒｕ2Ｏ7-x膜）２５ａが形成される。
Ｒｕ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、図７に示すように、Ｂｉ原料の供給を維持したまま、Ｔｉ原料及びＬａ原料の供給を開始する。この状態を維持することにより、ＢＬＴ膜２６が形成される。
次いで、Ｔｉ原料及びＬａ原料の供給を停止し、Ｔｉ原料及びＬａ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、図７に示すように、Ｒｕ原料の供給を開始し、その直後に、Ｂｉ原料の供給を停止する。この結果、図７に示すように、ＭＯＣＶＤチャンバ内のＲｕ量が上昇すると共に、Ｂｉ量は下降する。この間に、上部導電性化合物膜（Ｂｉ2Ｒｕ2Ｏ7-x膜）３７ａが形成される。
そして、Ｂｉ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後にも、図７に示すように、Ｒｕ原料の供給を続けることにより、ＲｕＯ2膜３７が形成される。
その後、図７に示すように、Ｒｕ原料の供給を停止する。
これらの工程により、Ｒｕ膜２５、下部導電性化合物膜２５ａ、ＢＬＴ膜２６、上部導電性化合物膜３７ａ及びＲｕＯ2膜３７が形成される。
そして、Ｒｕ原料が完全にＭＯＣＶＤチャンバ内に導入されなくなった後、半導体基板１１をＭＯＣＶＤチャンバから取り出し、第１の実施形態と同様に、強誘電体キャパシタの加工以降の工程を行うことにより、強誘電体キャパシタを有する強誘電体メモリを完成させる。
本実施形態においては、ＢＬＴ膜２６を形成する前に、下部部導電性化合物膜２５ａを形成すると共に、この下部導電性化合物膜２５ａ内でＲｕとＢｉとの反応を完了させている。更に、上部電極膜たるＲｕＯ2膜３７を形成する前には、上部導電性化合物膜３７ａを形成すると共に、この上部導電性化合物膜３７ａ内でＲｕとんＢｉとの反応を完了させている。このため、ＢＬＴ膜２６を形成する際には、Ｒｕ膜２５からのＲｕのＢＬＴ膜２６への拡散は下部導電性化合物膜２５ａにより防止され、ＲｕＯ2膜３７を形成する際には、ＲｕＯ2膜３７からのＲｕのＢＬＴ膜２６への拡散は上部導電性化合物膜３７ａにより防止される。従って、本実施形態によれば、Ｒｕ膜２５を下部電極として用い、ＲｕＯ2膜３７を上部電極として用いても、従来のようにリーク電流が増大することはない。
ここで、本願発明者が第３の実施形態に係る製造方法の検証を行った結果について説明する。この検証では、Ｓｉ基板（ウェハ）上にＳｉＯ2膜及びＴｉＮ膜を形成し、その上に強誘電体キャパシタを形成した。強誘電体キャパシタの形成条件は、第３の実施形態と同様である。但し、Ｒｕ膜２５の厚さは１００ｎｍ程度とし、ＢＬＴ膜２６の厚さは１００ｎｍ程度とし、ＲｕＯ2膜３７の厚さは１００ｎｍ程度とした。
そして、ＲｕＯ2膜３７を形成した後に、ＲｕＯ2膜３７、ＢＬＴ膜２６及びＲｕ膜２５を含む積層膜の膜厚方向の組成をＳＩＭＳで分析したところ、ＲｕＯ2膜３７とＢＬＴ膜２６との間及びＢＬＴ膜２６とＲｕ膜２５との間に、夫々２０ｎｍ程度の厚さにわたってＢｉ及びＲｕが共存する領域が観察された。この領域が、夫々上部導電性化合物膜３７ａ、下部導電性化合物膜２５ａである。また、ＢＬＴ膜２６中へのＲｕの拡散は観察されなかった。
更に、フォトリソグラフィ技術により、ＲｕＯ2膜３７及び上部導電性化合物膜３７ａに相当する厚さが１２０ｎｍの部分をパターニングし、５００℃の酸素雰囲気中で６０分間のアニールを行った後に、５Ｖのリーク電流密度を測定したところ、当該電流密度は１×１０-6Ａ／ｃｍ2のオーダーであった。また、分極特性を示す１．５Ｖのスイッチ電荷量Ｑｓｗは、３０μＣ／ｃｍ2程度であった。これらの結果、第２の実施形態によれば、良好な特性の強誘電体キャパシタが得られることが確認された。
なお、第３の実施形態では、図７に示すように、Ｂｉ原料の供給を開始した直後に、Ｒｕ原料の供給を停止しているが、図１０に示すように、Ｂｉ原料の供給量が定常状態に達してからＲｕ原料の供給を停止してもよい。また、図７に示すように、Ｒｕ原料の供給を開始した直後に、Ｂｉ原料の供給を停止しているが、図１０に示すように、Ｒｕ原料の供給量が定常状態に達してからＢｉ原料の供給を停止してもよい。これらは、第１及び第２の実施形態においても同様である。
また、いずれの実施形態においても、Ｒｕ膜の代わりにＲｕＯ2膜を用いてもよく、ＲｕＯ2膜の代わりにＲｕ膜を用いてもよい。更に、電極膜の材料も特に限定されるものではない。
更に、Ｂｉ層状系の強誘電体膜はＢＬＴ膜に限定されるものではなく、例えば、ＢＬＴ膜の代わりに、ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ7）膜、ＳＢＮ（ＳｒＢｉ2Ｎｂ2Ｏ9）膜又はＢＩＴ（Ｂｉ4Ｔｉ3Ｏ12）膜等を形成してもよい。これらの膜を形成する場合には、ＢＬＴ膜を形成する場合のＬａ原料及びＴｉ原料の代わりに、例えば、Ｓｒ原料及びＴａ原料を供給するか、Ｓｒ原料及びＮｂ原料を供給するか、又はＴｉ原料のみを供給すればよい。
次に、本発明の実施に好適なＭＯＣＶＤ装置について説明する。従来のＭＯＣＶＤ装置としては、原料ごとに気化器が設けられ、これらの気化器から原料ガスが各配管を介して混合器に供給され、この混合器内で各原料ガスが混合された後、シャワーヘッドからチャンバ内に供給されるものがある。これに対し、近時、１つの気化器内で複数の原料が気化して原料ガスが生成すると共に、これらが混合してシャワーヘッドからチャンバ内に供給されるＭＯＣＶＤ装置が開発されている。
従来のＭＯＣＶＤ装置では、気化器内で気化してからチャンバ内に供給されるまでの配管が長く必要であり、また、原料ガス間の温度差により、他の原料ガスの温度の影響を受けやすいため、原料ガスがチャンバ内に供給される前に、配管等の内部に粒子が発生することがある。これに対し、近時開発されたＭＯＣＶＤ装置では、このような粒子の発生が抑制される。
特に、本発明では、複数の原料ガスを同時にチャンバ内に供給する工程が多く、また、これらの供給のオン／オフの切り替えを適宜行う必要があるので、近時開発されたＭＯＣＶＤ装置による粒子の発生の抑制という効果が顕著である。また、近時開発されたＭＯＣＶＤ装置では、気化器が１台で済むため、多種の原料ガスを用いる場合には、気化器の数の低減によるコストの低減も可能である。
また、このような気化器を用いるに当たっては、Ｂｉ原料（Ｂｉの有機化合物）、Ｌａ原料（Ｌａの有機化合物）及びＴｉ原料（Ｔｉの有機化合物）等のＢｉ層状系強誘電体膜の原料の供給系と、Ｒｕ原料（金属元素の有機化合物）の供給系とが接続されたものを用いることが望ましい。
なお、いずれの実施形態においても、ＭＯＣＶＤチャンバ内へのガスの供給が開始されてから、ＭＯＣＶＤチャンバ内での成膜が終了するまでの間、シャワーヘッドの温度及び基板温度を一定に保持することが望ましい。これらの温度を一定に保持することにより、より安定して各膜を成膜することが可能となる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
ＣＶＤチャンバ内に、第１の金属元素を含有するガスを導入して、前記第１の金属元素を含有する下部電極膜を形成する工程と、
前記ＣＶＤチャンバ内に、前記第１の金属元素を含有するガスを導入しつづけながら、更にＢｉ（ビスマス）及びＯ（酸素）を含有するガスを導入して、前記下部電極膜上に前記第１の金属元素及びＢｉ（ビスマス）を含有する第１の導電性化合物膜を形成する工程と、
前記ＣＶＤチャンバ内への前記第１の金属元素の導入を停止する工程と、
前記ＣＶＤチャンバ内に、Ｂｉ（ビスマス）及びＯ（酸素）を含有するガスを導入しつづけながら、更に前記Ｂｉ（ビスマス）層状系強誘電体膜を構成する金属元素のうちＢｉ（ビスマス）を除く強誘電体膜用金属元素を含有するガスを導入して、前記第１の導電性化合物膜上に前記Ｂｉ（ビスマス）層状系強誘電体膜を形成する工程と、
前記ＣＶＤチャンバ内へのＢｉ（ビスマス）及び前記強誘電体膜用金属元素の導入を停止する工程と、
前記Ｂｉ（ビスマス）層状系強誘電体膜上に上部電極膜を形成する工程と、
を有することを特徴とするＢｉ（ビスマス）層状系強誘電体膜を備えた強誘電体キャパシタの製造方法。
（付記２）
下部電極膜を形成する工程と、
前記ＣＶＤチャンバ内に、Ｂｉ（ビスマス）、前記Ｂｉ（ビスマス）層状系強誘電体膜を構成する金属元素のうちＢｉ（ビスマス）を除く強誘電体膜用金属元素及びＯ（酸素）を含有するガスを導入して、前記下部電極膜上に前記Ｂｉ（ビスマス）層状系強誘電体膜を形成する工程と、
前記ＣＶＤチャンバ内への前記強誘電体膜用金属元素の導入を停止する工程と、
前記ＣＶＤチャンバ内に、Ｂｉ（ビスマス）及びＯ（酸素）を含有するガスを導入しつづけながら、第２の金属元素を含有するガスを導入して、前記Ｂｉ（ビスマス）層状系強誘電体膜上に前記第２の金属元素及びＢｉ（ビスマス）を含有する第２の導電性化合物膜を形成する工程と、
前記ＣＶＤチャンバ内へのＢｉ（ビスマス）の導入を停止する工程と、
前記ＣＶＤチャンバ内に、前記第２の金属元素を含有するガスを導入しつづけて、前記第２の導電性化合物膜上に前記第２の金属元素を含有する上部電極膜を形成する工程と、
を有することを特徴とするＢｉ（ビスマス）層状系強誘電体膜を備えた強誘電体キャパシタの製造方法。
（付記３）
前記ＣＶＤチャンバ内へのＢｉ（ビスマス）及び前記強誘電体膜用金属元素の導入を停止する工程は、
前記ＣＶＤチャンバ内への前記強誘電体膜用金属元素の導入を停止する工程と、
前記ＣＶＤチャンバ内に、Ｂｉ（ビスマス）及びＯ（酸素）を含有するガスを導入しつづけながら、第２の金属元素を含有するガスを導入して、前記Ｂｉ（ビスマス）層状系強誘電体膜上に前記第２の金属元素及びＢｉ（ビスマス）を含有する第２の導電性化合物膜を形成する工程と、
前記ＣＶＤチャンバ内へのＢｉ（ビスマス）の導入を停止する工程と、
を有し、
前記上部電極膜を形成する工程は、
前記ＣＶＤチャンバ内に、前記第２の金属元素を含有するガスを導入しつづけて、前記第２の導電性化合物膜上に前記第２の金属元素を含有する上部電極膜を形成する工程を有することを特徴とする付記１に記載の強誘電体キャパシタの製造方法。
（付記４）
前記第１の金属元素は、Ｒｕ（ルテニウム）であることを特徴とする付記１に記載の強誘電体キャパシタの製造方法。
（付記５）
前記第２の金属元素は、Ｒｕ（ルテニウム）であることを特徴とする付記２に記載の強誘電体キャパシタの製造方法。
（付記６）
前記ＣＶＤチャンバ内への前記第１の金属元素の導入を停止する工程を、Ｂｉ（ビスマス）及びＯ（酸素）を含有するガスの供給量が定常状態に達した後に行うことを特徴とする付記１に記載の強誘電体キャパシタの製造方法。
（付記７）
前記ＣＶＤチャンバ内への前記第１の金属元素の導入を停止する工程を、Ｂｉ（ビスマス）及びＯ（酸素）を含有するガスの供給量が定常状態に達する前に行うことを特徴とする付記１に記載の強誘電体キャパシタの製造方法。
（付記８）
前記ＣＶＤチャンバ内へのＢｉ（ビスマス）の導入を停止する工程を、前記第２の金属元素を含有するガスの供給量が定常状態に達した後に行うことを特徴とする付記２に記載の強誘電体キャパシタの製造方法。
（付記９）
前記ＣＶＤチャンバ内へのＢｉ（ビスマス）の導入を停止する工程を、前記第２の金属元素を含有するガスの供給量が定常状態に達する前に行うことを特徴とする付記２に記載の強誘電体キャパシタの製造方法。
（付記１０）
前記下部電極膜は、Ｒｕ（ルテニウム）膜又はＲｕＯ2（酸化ルテニウム）膜であることを特徴とする付記４に記載の強誘電体キャパシタの製造方法。
（付記１１）
前記上部電極膜は、Ｒｕ（ルテニウム）膜又はＲｕＯ2（酸化ルテニウム）膜であることを特徴とする付記５に記載の強誘電体キャパシタの製造方法。
（付記１２）
前記下部導電性化合物膜は、Ｒｕ（ルテニウム）、Ｂｉ（ビスマス）及びＯ（酸素）からなることを特徴とする付記４に記載の強誘電体キャパシタの製造方法。
（付記１３）
前記上部導電性化合物膜は、Ｒｕ（ルテニウム）、Ｂｉ（ビスマス）及びＯ（酸素）からなることを特徴とする付記５に記載の強誘電体キャパシタの製造方法。
（付記１４）
Ｂｉ（ビスマス）の有機化合物、前記強誘電体膜用金属元素及び前記金属元素の有機化合物を同一の気化器を用いて気化することを特徴とする付記１に記載の強誘電体キャパシタの製造方法。
（付記１５）
Ｂｉ（ビスマス）の有機化合物、前記強誘電体膜用金属元素及び前記金属元素の有機化合物を同一の気化器を用いて気化することを特徴とする付記２に記載の強誘電体キャパシタの製造方法。
（付記１６）
前記気化器には、Ｂｉ（ビスマス）の有機化合物及び前記強誘電体膜用金属元素の供給手段と、前記金属元素の有機化合物の供給手段とが接続されていることを特徴とする付記１４に記載の強誘電体キャパシタの製造方法。
（付記１７）
前記気化器には、Ｂｉ（ビスマス）の有機化合物及び前記強誘電体膜用金属元素の供給手段と、前記金属元素の有機化合物の供給手段とが接続されていることを特徴とする付記１５に記載の強誘電体キャパシタの製造方法。
（付記１８）
前記ＣＶＤチャンバ内へのガスの供給を開始してから、前記ＣＶＤチャンバ内での成膜を終了するまでの間、前記ＣＶＤチャンバ内のシャワーヘッドの温度及び基板温度を一定に保持することを特徴とする付記１に記載の強誘電体キャパシタの製造方法。
（付記１９）
前記ＣＶＤチャンバ内へのガスの供給を開始してから、前記ＣＶＤチャンバ内での成膜を終了するまでの間、前記ＣＶＤチャンバ内のシャワーヘッドの温度及び基板温度を一定に保持することを特徴とする付記２に記載の強誘電体キャパシタの製造方法。
以上詳述したように、本発明によれば、電極膜の形成と強誘電体膜の形成とを１つのチャンバ内で連続して行うことができる。このため、製造時間を短縮すると共に、製造設備のコストを低減することができる。また、ウェハの搬送回数が低減されるため、搬送中に生じ得るコンタミネーションが抑制され、高い信頼性を得ることができる。更に、導電性化合物膜の形成により、強誘電体膜中でのリーク電流を大幅に低減することができる。
本発明の第１の実施形態に係る強誘電体メモリの製造方法を示すタイミングチャートである。 本発明の第１の実施形態に係る強誘電体メモリの製造方法を工程順に示す断面図である。 図２Ａに引き続き、強誘電体メモリの製造方法を工程順に示す断面図である。 図２Ｂに引き続き、強誘電体メモリの製造方法を工程順に示す断面図である。 図２Ｃに引き続き、強誘電体メモリの製造方法を工程順に示す断面図である。 図２Ｄに引き続き、強誘電体メモリの製造方法を工程順に示す断面図である。 図２Ｅに引き続き、強誘電体メモリの製造方法を工程順に示す断面図である。 図２Ｆに引き続き、強誘電体メモリの製造方法を工程順に示す断面図である。 本発明の第１の実施形態において製造された強誘電体キャパシタを示す断面図である。 本発明の第２の実施形態に係る強誘電体メモリの製造方法を示すタイミングチャートである。 本発明の第２の実施形態に係る強誘電体メモリの製造方法を示す断面図である。 本発明の第２の実施形態において製造された強誘電体キャパシタを示す断面図である。 本発明の第３の実施形態に係る強誘電体メモリの製造方法を示すタイミングチャートである。 本発明の第３の実施形態に係る強誘電体メモリの製造方法を示す断面図である。 本発明の第３の実施形態において製造された強誘電体キャパシタを示す断面図である。 本発明の第３の実施形態の変形例を示すタイミングチャートである。

Claims (19)

  1. Ｂｉ（ビスマス）層状系強誘電体膜を備えた強誘電体キャパシタの製造方法は、
    ＣＶＤチャンバ内に、第１の金属元素を含有するガスを導入して、前記第１の金属元素を含有する下部電極膜を形成する工程と、
    前記ＣＶＤチャンバ内に、前記第１の金属元素を含有するガスを導入しつづけながら、更にＢｉ（ビスマス）及びＯ（酸素）を含有するガスを導入して、前記下部電極膜上に前記第１の金属元素及びＢｉ（ビスマス）を含有する第１の導電性化合物膜を形成する工程と、
    前記ＣＶＤチャンバ内への前記第１の金属元素の導入を停止する工程と、
    前記ＣＶＤチャンバ内に、Ｂｉ（ビスマス）及びＯ（酸素）を含有するガスを導入しつづけながら、更に前記Ｂｉ（ビスマス）層状系強誘電体膜を構成する金属元素のうちＢｉ（ビスマス）を除く強誘電体膜用金属元素を含有するガスを導入して、前記第１の導電性化合物膜上に前記Ｂｉ（ビスマス）層状系強誘電体膜を形成する工程と、
    前記ＣＶＤチャンバ内へのＢｉ（ビスマス）及び前記強誘電体膜用金属元素の導入を停止する工程と、
    前記Ｂｉ（ビスマス）層状系強誘電体膜上に上部電極膜を形成する工程と、
    を有する。
  2. Ｂｉ（ビスマス）層状系強誘電体膜を備えた強誘電体キャパシタの製造方法は、
    下部電極膜を形成する工程と、
    前記ＣＶＤチャンバ内に、Ｂｉ（ビスマス）、前記Ｂｉ（ビスマス）層状系強誘電体膜を構成する金属元素のうちＢｉ（ビスマス）を除く強誘電体膜用金属元素及びＯ（酸素）を含有するガスを導入して、前記下部電極膜上に前記Ｂｉ（ビスマス）層状系強誘電体膜を形成する工程と、
    前記ＣＶＤチャンバ内への前記強誘電体膜用金属元素の導入を停止する工程と、
    前記ＣＶＤチャンバ内に、Ｂｉ（ビスマス）及びＯ（酸素）を含有するガスを導入しつづけながら、第２の金属元素を含有するガスを導入して、前記Ｂｉ（ビスマス）層状系強誘電体膜上に前記第２の金属元素及びＢｉ（ビスマス）を含有する第２の導電性化合物膜を形成する工程と、
    前記ＣＶＤチャンバ内へのＢｉ（ビスマス）の導入を停止する工程と、
    前記ＣＶＤチャンバ内に、前記第２の金属元素を含有するガスを導入しつづけて、前記第２の導電性化合物膜上に前記第２の金属元素を含有する上部電極膜を形成する工程と、
    を有する。
  3. 請求項１に記載の強誘電体キャパシタの製造方法において、
    前記ＣＶＤチャンバ内へのＢｉ（ビスマス）及び前記強誘電体膜用金属元素の導入を停止する工程は、
    前記ＣＶＤチャンバ内への前記強誘電体膜用金属元素の導入を停止する工程と、
    前記ＣＶＤチャンバ内に、Ｂｉ（ビスマス）及びＯ（酸素）を含有するガスを導入しつづけながら、第２の金属元素を含有するガスを導入して、前記Ｂｉ（ビスマス）層状系強誘電体膜上に前記第２の金属元素及びＢｉ（ビスマス）を含有する第２の導電性化合物膜を形成する工程と、
    前記ＣＶＤチャンバ内へのＢｉ（ビスマス）の導入を停止する工程と、
    を有し、
    前記上部電極膜を形成する工程は、
    前記ＣＶＤチャンバ内に、前記第２の金属元素を含有するガスを導入しつづけて、前記第２の導電性化合物膜上に前記第２の金属元素を含有する上部電極膜を形成する工程を有する。
  4. 請求項１に記載の強誘電体キャパシタの製造方法において、
    前記第１の金属元素は、Ｒｕ（ルテニウム）である。
  5. 請求項２に記載の強誘電体キャパシタの製造方法において、
    前記第２の金属元素は、Ｒｕ（ルテニウム）である。
  6. 請求項１に記載の強誘電体キャパシタの製造方法において、
    前記ＣＶＤチャンバ内への前記第１の金属元素の導入を停止する工程を、Ｂｉ（ビスマス）及びＯ（酸素）を含有するガスの供給量が定常状態に達した後に行う。
  7. 請求項１に記載の強誘電体キャパシタの製造方法において、
    前記ＣＶＤチャンバ内への前記第１の金属元素の導入を停止する工程を、Ｂｉ（ビスマス）及びＯ（酸素）を含有するガスの供給量が定常状態に達する前に行う。
  8. 請求項２に記載の強誘電体キャパシタの製造方法において、
    前記ＣＶＤチャンバ内へのＢｉ（ビスマス）の導入を停止する工程を、前記第２の金属元素を含有するガスの供給量が定常状態に達した後に行う。
  9. 請求項２に記載の強誘電体キャパシタの製造方法において、
    前記ＣＶＤチャンバ内へのＢｉ（ビスマス）の導入を停止する工程を、前記第２の金属元素を含有するガスの供給量が定常状態に達する前に行う。
  10. 請求項４に記載の強誘電体キャパシタの製造方法において、
    前記下部電極膜は、Ｒｕ（ルテニウム）膜又はＲｕＯ２（酸化ルテニウム）膜である。
  11. 請求項５に記載の強誘電体キャパシタの製造方法
    前記上部電極膜は、Ｒｕ（ルテニウム）膜又はＲｕＯ２（酸化ルテニウム）膜である。
  12. 請求項４に記載の強誘電体キャパシタの製造方法において、
    前記下部導電性化合物膜は、Ｒｕ（ルテニウム）、Ｂｉ（ビスマス）及びＯ（酸素）からなる。
  13. 請求項５に記載の強誘電体キャパシタの製造方法において、
    前記上部導電性化合物膜は、Ｒｕ（ルテニウム）、Ｂｉ（ビスマス）及びＯ（酸素）からなる。
  14. 請求項１に記載の強誘電体キャパシタの製造方法において、
    Ｂｉ（ビスマス）の有機化合物、前記強誘電体膜用金属元素及び前記金属元素の有機化合物を同一の気化器を用いて気化する。
  15. 請求項２に記載の強誘電体キャパシタの製造方法において、
    Ｂｉ（ビスマス）の有機化合物、前記強誘電体膜用金属元素及び前記金属元素の有機化合物を同一の気化器を用いて気化する。
  16. 請求項１４に記載の強誘電体キャパシタの製造方法において、
    前記気化器には、Ｂｉ（ビスマス）の有機化合物及び前記強誘電体膜用金属元素の供給手段と、前記金属元素の有機化合物の供給手段とが接続されている。
  17. 請求項１５に記載の強誘電体キャパシタの製造方法において、
    前記気化器には、Ｂｉ（ビスマス）の有機化合物及び前記強誘電体膜用金属元素の供給手段と、前記金属元素の有機化合物の供給手段とが接続されている。
  18. 請求項１に記載の強誘電体キャパシタの製造方法において、
    前記ＣＶＤチャンバ内へのガスの供給を開始してから、前記ＣＶＤチャンバ内での成膜を終了するまでの間、前記ＣＶＤチャンバ内のシャワーヘッドの温度及び基板温度を一定に保持する。
  19. 請求項２に記載の強誘電体キャパシタの製造方法において、
    前記ＣＶＤチャンバ内へのガスの供給を開始してから、前記ＣＶＤチャンバ内での成膜を終了するまでの間、前記ＣＶＤチャンバ内のシャワーヘッドの温度及び基板温度を一定に保持する。
JP2004568466A 2003-02-19 2003-02-19 強誘電体キャパシタの製造方法 Withdrawn JPWO2004075296A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/001773 WO2004075296A1 (ja) 2003-02-19 2003-02-19 強誘電体キャパシタの製造方法

Publications (1)

Publication Number Publication Date
JPWO2004075296A1 true JPWO2004075296A1 (ja) 2006-06-01

Family

ID=32894220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004568466A Withdrawn JPWO2004075296A1 (ja) 2003-02-19 2003-02-19 強誘電体キャパシタの製造方法

Country Status (2)

Country Link
JP (1) JPWO2004075296A1 (ja)
WO (1) WO2004075296A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69326944T2 (de) * 1992-04-13 2000-03-30 Virginia Tech Intell Prop Stapelelektroden für ferroelektrische vorrichtungen
JPH088403A (ja) * 1994-06-17 1996-01-12 Sharp Corp 強誘電体結晶薄膜被覆基板及び該基板を含む強誘電体薄膜素子及び該強誘電体薄膜素子の製造方法
JPH09241849A (ja) * 1996-03-11 1997-09-16 Toshiba Corp 酸化物薄膜の製造装置及びその製造方法
JP3549715B2 (ja) * 1997-10-15 2004-08-04 日本電気株式会社 Ｂｉ層状強誘電体薄膜の製造方法
JPH11145412A (ja) * 1997-11-14 1999-05-28 Sony Corp 電子装置およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに強誘電体不揮発性記憶装置およびその製造方法
US20020153543A1 (en) * 1998-09-29 2002-10-24 Takeshi Kijima Method for manufacturing oxide ferroelectric thin film oxide ferroelectric thin film and oxide ferroelectric thin film element
KR100399074B1 (ko) * 2001-04-27 2003-09-26 주식회사 하이닉스반도체 비엘티 강유전체막을 구비하는 강유전체 메모리 소자 제조방법

Also Published As

Publication number Publication date
WO2004075296A1 (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
JP4785030B2 (ja) 半導体装置とその製造方法
US7960228B2 (en) Methods of making a ferroelectric memory device having improved interfacial characteristics
US7078242B2 (en) Manufacturing method of semiconducter device
US8067817B2 (en) Semiconductor device and method of manufacturing the same
US20060214204A1 (en) Ferroelectric structures and devices including upper/lower electrodes of different metals and methods of forming the same
US20080035970A1 (en) Semiconductor device including ferroelectric capacitor
JP4887802B2 (ja) 半導体装置とその製造方法
US8664011B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP5347381B2 (ja) 半導体装置の製造方法
JP5655585B2 (ja) 半導体装置の製造方法
JP5832715B2 (ja) 半導体装置の製造方法
JP2004193280A (ja) 半導体装置及びその製造方法
JP5412754B2 (ja) 半導体装置及び半導体装置の製造方法
JP4616830B2 (ja) 半導体装置の製造方法
JP5556059B2 (ja) 半導体装置の製造方法
JP2004247324A (ja) 強誘電体キャパシタの製造方法
JPWO2004075296A1 (ja) 強誘電体キャパシタの製造方法
JP2003168684A (ja) 半導体素子の誘電膜形成方法
JP5347344B2 (ja) 半導体装置の製造方法
JP2008192914A (ja) 半導体装置及びその製造方法
JP5327139B2 (ja) 半導体装置及びその製造方法
JP2006319355A (ja) 半導体装置及びその製造方法
JP5360023B2 (ja) 半導体装置及びその製造方法
JP2006287261A (ja) 半導体装置及びその製造方法
JP2006237636A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070412