JP2003168684A - 半導体素子の誘電膜形成方法 - Google Patents

半導体素子の誘電膜形成方法

Info

Publication number
JP2003168684A
JP2003168684A JP2002237681A JP2002237681A JP2003168684A JP 2003168684 A JP2003168684 A JP 2003168684A JP 2002237681 A JP2002237681 A JP 2002237681A JP 2002237681 A JP2002237681 A JP 2002237681A JP 2003168684 A JP2003168684 A JP 2003168684A
Authority
JP
Japan
Prior art keywords
dielectric film
film
forming
tao
tio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002237681A
Other languages
English (en)
Other versions
JP4223248B2 (ja
Inventor
Kocheru Shu
光 チョル 朱
Jae-Ok Kim
在 玉 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003168684A publication Critical patent/JP2003168684A/ja
Application granted granted Critical
Publication of JP4223248B2 publication Critical patent/JP4223248B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 小さい漏れ電流値と大きい絶縁破壊電圧を有
する高誘電率の（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜
形成方法を提供する。 【解決手段】 本発明は、基板を準備するステップと、
前記基板上に酸化膜が形成されることを抑制するために
第１アニーリングを実施するステップと、前記基板上に
（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（ここで、ｘは、０．
０１≦ｘ≦０．０９）誘電膜を形成するステップと、前
記（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化のた
めの第２アニーリングを実施するステップとを含む。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体素子及びそ
の製造方法に関し、特に、高誘電率を有する（ＴａＯ）
１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．０９）誘電
膜形成方法に関する。
【０００２】
【従来の技術】高誘電率を有する誘電体物質は、半導体
素子において種々の用途に用いられている。代表的に
は、キャパシタの誘電体として用いられるか、ゲート
（ｇａｔｅ）絶縁膜として用いられているが、以下で
は、トランジスタのゲート絶縁膜として用いられる誘電
体について説明する。従来は、半導体素子のゲート絶縁
膜としてＳｉＯ２膜が主に用いられたが、近年、ＳｉＯ
２膜よりも種々の特性に優れた新しい物質にゲート絶縁
膜を代替しようとする試みがなされている。
【０００３】高誘電率を有する金属酸化膜のＴａ２Ｏ５
膜もこのような試みの一環として、ＳｉＯ２膜に代わっ
て、ゲート絶縁膜としての適用可能性が高く評価されて
いる物質である。Ｔａ２Ｏ５（ε≒２５）は、誘電率が
ＳｉＯ２（ε≒３．８５）に比べて、非常に大きいた
め、ゲートキャパシタンスを増加させることができるの
で、素子の電気的な特性を向上させることができるとい
う長所がある。しかしながら、Ｔａ２Ｏ５膜は、物質そ
れ自体が不安定な化学的組成であるために、その膜内に
酸素の空格子点（ｏｘｙｇｅｎ ｖａｃａｎｃｙ）に置
換したＴａ原子が常に存在し、漏れ電流の原因となる。
Ｔａ２Ｏ５膜内に存在するこのような空格子点は、成分
等の含有量と結合程度に応じて、多少の差はあり得る
が、完全に除去する方法はない。
【０００４】したがって、Ｔａ２Ｏ５膜固有の不安定な
化学量論比を安定化させて、漏れ電流を防ぐためには、
Ｔａ２Ｏ５膜内に残留している置換型Ｔａ原子を酸化さ
せる別途の酸化工程が必要である。そのために、Ｔａ２
Ｏ５ゲート絶縁膜の形成工程では、インシチュー（ｉｎ
−ｓｉｔｕ）またはエクシチュー（ｅｘ−ｓｉｔｕ）
で、プラズマアニーリング工程、及びＵＶ−Ｏ３アニー
リング工程のような低温熱処理工程が必要であり、工程
が複雑になる短所がある。
【０００５】Ｔａ２Ｏ５膜内の空格子点に存在するＴａ
原子によって、漏れ電流が発生する問題以外にも、Ｔａ
（ＯＣ２Ｈ５）５（タンタルエチルレート）を前駆体
（ｐｒｅｃｕｓｏｒ）に用いてＴａ２Ｏ５膜を製造した
場合、膜の内部の炭素原子によっても漏れ電流が発生す
る。即ち、膜形成プロセス中に発生し、膜中に残留した
未結合炭素、ＣＨ４、Ｃ２Ｈ４などのような炭素成分が
存在することにより、膜質が低下して漏れ電流が発生
し、誘電特性が劣化する問題点がある。高誘電率を有す
るＴａ２Ｏ５膜を得るためには、高温のアニーリング処
理工程を適用して非晶質Ｔａ２Ｏ５膜を結晶化すべきで
あるが、このような高温のアニーリング処理工程中にＳ
ｉ−Ｔａｘ−Ｏｙの混合酸化膜が低誘電率を有するＳｉ
Ｏ２膜に変化する場合があり、このようになると、高誘
電率を有する金属酸化膜が有する長所が喪失されること
になる。前記のような問題を解決するために、低温の熱
処理工程を導入して、高誘電率のＳｉ−Ｔａｘ−Ｏｙの
混合酸化膜が低誘電率のＳｉＯ２膜に転移されることを
防ぐことができるが、この場合、非晶質Ｔａ２Ｏ５膜の
結晶化がなされないので、高い誘電定数を有する金属酸
化膜であるＴａ２Ｏ５膜が得られないという短所があ
る。
【０００６】
【発明が解決しようとする課題】そこで、本発明は、前
記従来の技術の問題点に鑑みてなされたものであって、
小さい漏れ電流値と大きい絶縁破壊電圧を有する高誘電
率の（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜形成方法を
提供することにその目的がある。
【０００７】
【課題を解決するための手段】前記した目的を達成する
ために、本発明は、基板を準備するステップと、前記基
板上に酸化膜が形成されることを抑制するために第１ア
ニーリングを実施するステップと、前記基板上に（Ｔａ
Ｏ）１−ｘ（ＴｉＯ）ｘＮ（ここで、ｘは、０．０１≦
ｘ≦０．０９）誘電膜を形成するステップと、前記（Ｔ
ａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化のための第
２アニーリングを実施するステップとを含むことを特徴
とする半導体素子の誘電膜形成方法を提供する。
【０００８】また、前記の目的を達成するために、本発
明は、基板を準備するステップと、前記基板上に酸化膜
が形成されることを抑制するために基板上窒化膜を形成
するステップと、前記基板上窒化膜上に（ＴａＯ）
１−ｘ（ＴｉＯ）ｘＮ（ここで、ｘは、０．０１≦ｘ≦
０．０９）誘電膜を形成するステップと、前記（Ｔａ
Ｏ） １−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化のための前記
第２アニーリングを実施するステップとを含むことを特
徴とする半導体素子の誘電膜形成方法を提供する。
【０００９】また、前記の目的を達成するために、本発
明は、基板を準備するステップと、前記基板上に前記基
板上窒化膜を形成するステップと、前記基板上窒化膜上
に（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（ここで、ｘは、
０．０１≦ｘ≦０．０９）誘電膜を形成するステップ
と、前記（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶
化のための前記第２アニーリングを実施しながら、前記
（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（ここで、ｘは、０．
０１≦ｘ≦０．０９）誘電膜上に誘電膜上窒化膜または
誘電膜上酸窒化膜を形成するステップとを含むことを特
徴とする半導体素子の誘電膜形成方法を提供する。
【００１０】
【発明の実施の形態】以下、本発明の最も好ましい実施
例を添付する図を参照しながら説明する。本発明の一実
施例によって、ゲートの絶縁膜に用いられた（ＴａＯ）
１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．０９）物質
は、誘電率が４０以上であり、３．８５程度の誘電率を
有するＳｉＯ２よりも誘電率が大きく、絶縁強度も、安
定したＴａ−Ｏ−Ｎ構造とＴｉ−Ｏ−Ｎ構造で相互共有
結合されているために、Ｔａ２Ｏ５よりは相対的に優れ
ており、絶縁破壊電圧は１００ＭＶ／ｃｍ以上の水準を
有する。一方、本発明の一実施例では、（ＴａＯ）
１−ｘ（ＴｉＯ）ｘＮ誘電膜の形成、及び後続高温熱処
理工程の過程で、基板表面と（ＴａＯ）１−ｘ（Ｔｉ
Ｏ）ｘＮ誘電膜との界面に低誘電率を有する酸化膜（Ｓ
ｉＯ２）が形成されることを防ぐために、プラズマ処理
または急速熱処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒ
ｏｃｅｓｓ：以下、ＲＴＰとする）を用いた表面窒化技
術を（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の形成前に
適用したのである。これによって、界面の酸化を效果的
に制御することができ、ゲート絶縁膜の等価酸化膜の厚
さ（Ｔｏｘ）を低くすることができるので、不均一な酸
化膜の形成による漏れ電流の発生を防止することができ
る。
【００１１】また、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘
電膜の形成後に、Ｎ２ＯまたはＯ２雰囲気下で、高温熱
処理を実施して、膜内に反応副産物として存在するＣＨ
４、Ｃ２Ｈ４などのような揮発性炭素化合物と，活性酸
素によって酸化された未結合炭素がＣＯまたはＣＯ２の
ような揮発性ガス状態で除去されるため、膜内の不純物
による漏れ電流も效果的に防止することができる長所が
ある。特に、高温熱処理を通じて、非晶質（ＴａＯ）
１−ｘ（ＴｉＯ）ｘＮ誘電膜が結晶化されることによっ
て、膜が緻密化され、誘電率が大きく向上する。結果的
に、以上のような蒸着前窒化処理及び後続の熱処理の技
術を適用する場合、Ｔａ２Ｏ５ゲート絶縁膜より低い漏
れ電流の水準を維持することができ、高い破壊電圧と素
子動作に必要な充電容量を供給できる誘電特性に優れた
（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮゲート絶縁膜を得るこ
とができる。
【００１２】以下、本発明に係る（ＴａＯ）１−ｘ（Ｔ
ｉＯ）ｘＮ誘電膜を用いたトランジスタゲート絶縁膜の
製造方法について、図１ないし図５を参照しながら説明
する。図１は、基板１と非晶質（ＴａＯ）１−ｘ（Ｔｉ
Ｏ）ｘＮ誘電膜との間の界面に形成され得る低誘電酸化
膜の形成を抑制するために、基板を窒化処理する形状を
示す図面である。このような窒化処理を行う前に、イン
シチューまたはエクスシチュー条件下で、ＨＦ蒸気また
はＨＦ溶液（ｓｏｌｕｔｉｏｎ）を用いて、基板１の表
面を処理して、基板１表面に存在する酸化膜を除去する
ステップが先に行われる場合もあり得るが、（図示せ
ず）、この工程を行うと、さらに低誘電酸化膜の形成を
抑制することができる。また、このような酸化膜の除去
工程の前後にＮＨ４ＯＨまたはＨ２ＳＯ４溶液を用い
て、基板１表面の性質を改善する工程を行うこともでき
る。
【００１３】低誘電酸化膜の形成を抑制するための、第
１アニーリング工程を説明すれば、まず、図１に示すよ
うに、低圧化学気相蒸着（Ｌｏｗ Ｐｒｅｓｓｕｒｅ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ：以下、ＬＰＣＶＤという。）チャンバー内でインシ
チュー条件で、２００〜６００℃温度範囲のプラズマを
用いて、ＮＨ３（またはＮ２／Ｈ２、Ｎ２０）雰囲気下
で、３０秒ないし１０分間、基板１の表面を窒化させ
て、５〜２５Å厚さの基板上窒化膜２を形成する。この
ように基板１の表面を窒化させる理由は、非晶質（Ｔａ
Ｏ）１−ｘ（ＴｉＯ）ｘＮ誘電膜３を蒸着する場合、ま
たは非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結
晶化のための後続高温熱処理の際に、（ＴａＯ）１−ｘ
（ＴｉＯ） ｘＮ誘電膜３と基板１との界面に形成され得
る低誘電酸化膜（ＳｉＯ２）の形成を極力防ぐためであ
る。
【００１４】前述したプラズマを用いた方法以外にも、
インシチューまたはエクスシチュー条件で、６００〜９
５０℃温度範囲とＮＨ３雰囲気下で、１分ないし３０分
間、急速熱処理（ＲＴＰ）を使用して窒化膜を形成する
か、インシチューまたはエクスシチュー条件で、５００
〜１０００℃、ＮＨ３雰囲気下で１分ないし３０分間、
電気炉（Ｆｕｒｎａｃｅ）を用いて基板１表面を窒化さ
せ、５〜２５Å厚さの基板上窒化膜２を形成するか、３
００〜９５０℃の温度とＮＨ３（またはＮ２／Ｈ２）、
ＮＯ２またはＯ２雰囲気下で、プラズマまたは急速熱処
理を用いて窒化処理をする。
【００１５】次に、図２に示すように、基板上で起こる
表面化学反応を通じて、非晶質（ＴａＯ）１−ｘ（Ｔｉ
Ｏ）ｘＮ（０．０１≦ｘ≦０．０９）誘電膜３を形成す
るステップとして、３００〜６００℃温度のＬＰＣＶＤ
チャンバーで、気相反応（ｇａｓ ｐｈａｓｅ ｒｅａ
ｃｔｉｏｎ）を抑制しながら、表面化学反応を誘導して
非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜３（０．
０１≦ｘ≦０．０９）を、次のようなガスを用いて必要
とする厚さに形成する。
【００１６】まず、Ｔａを含むＴａドーピングガスは、
流量調節器（Ｍａｓｓ ＦｌｏｗＣｏｎｔｒｏｌｌｅ
ｒ：ＭＦＣ）を通じて、蒸発器または蒸発管に供給され
た一定量のタンタルエチルレート（Ｔａ（Ｃ２Ｈ５Ｏ）
５）溶液を１４０〜２００℃の温度範囲で蒸発させて得
る。
【００１７】Ｔｉを含むドーピングガスは、ＴｉＣ
ｌ４、ＴＤＭＡＴ（Ｔｅｔｒａｋｉｓ−ｄｉｍｅｔｈｙ
ｌａｍｉｄｅ−Ｔｉ）、ＴＤＥＡＴ（ｔｅｔｒａｋｉｓ
−ｄｉｅｔｈｙｌａｍｏｄｅ−Ｔｉ）のような、Ｔｉ化
合物を前駆体に用いて、チタニウムイソプロピルレート
（Ｔｉ［ＯＣＨ（ＣＨ３）２］４）溶液を流量調節器を
介して蒸発器に供給した後、２００〜３００℃の温度範
囲で一定量を蒸発させて得る。
【００１８】このような方法を通じて得られたＴｉおよ
びＴａを含むドーピングガスを用いて、ＬＰＣＶＤチャ
ンバー内で、反応ガスであるＮＨ３、０２と表面化学反
応をさせると、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜
３を得ることができる。この場合、圧力は０．１〜１０
ｔｏｒｒ、反応ガスであるＮＨ３、Ｏ２のガス量は１０
〜１０００ｓｃｃｍ、Ｔｉ／Ｔａのモル比率は、０．０
１〜１．０とする。
【００１９】図３は（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘
電膜３を形成した後、後続熱処理として第２アニーリン
グを行う工程を示す図である。後続熱処理を通じて、非
晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜３の中に反
応副産物として残っている不純物（例えば、炭素化合物
など）の除去、誘電率の増加、そして結合構造を緻密化
させて、結合力を強化させることができる。本発明の一
実施例に係る後続熱処理工程は、非晶質（ＴａＯ）
１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化のための熱処理工
程を行うことができ、窒化膜または酸窒化膜を非晶質
（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜上に誘電膜上窒
化膜または誘電膜上酸窒化膜として形成すると同時に、
非晶質（ＴａＯ）１−ｘ（ＴｉＯ） ｘＮ誘電膜の結晶化
を誘導する熱処理を行うこともできる。
【００２０】非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘
電膜上に形成される誘電膜上窒化膜、または誘電膜上酸
窒化膜を形成すれば、界面のマイクロクラック（ｍｉｃ
ｒｏｃｒａｃｋ）及びピンホール（ｐｉｎ ｈｏｌｅ）
などのような構造的な欠陥を補強し、均質度（ｈｏｍｏ
ｇｅｎｉｅｔｙ）を向上させる効果があり、このような
工程は、上部電極の蒸着工程で生成され得る低誘電層
（ＳｉＯｘ）の生成も抑制する効果がある。
【００２１】まず、非晶質（ＴａＯ）１−ｘ（ＴｉＯ）
ｘＮ誘電膜の結晶化のための熱処理について説明する。
２００〜６００℃の温度条件とＮ２ＯまたはＯ２雰囲気
下で、プラズマを用いて、非晶質（ＴａＯ）１−ｘ（Ｔ
ｉＯ）ｘＮ誘電膜の結晶化を誘導する工程を行うか、イ
ンシチューまたはエクスシチュー条件で、６００〜９５
０℃の温度とＮ２ＯまたはＯ２雰囲気下で、３０秒〜３
０分間、電気炉を用いて、アニーリングし、非晶質（Ｔ
ａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化を誘導する
こともできる。または、インシチューまたはエクスシチ
ュー条件で、６００〜９５０℃の温度とＮ２ＯまたはＯ
２雰囲気下で、１分〜１２０分間、急速熱処理を用いた
アニーリング工程を行って、非晶質（ＴａＯ）
１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化を誘導することも
できる。
【００２２】図４は、誘電膜上窒化膜または誘電膜上酸
窒化膜を非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜
上に形成すると同時に、非晶質（ＴａＯ）１−ｘ（Ｔｉ
Ｏ） ｘＮ誘電膜の結晶化を誘導する熱処理工程を示す図
であって、これを参照しながら説明する。インシチュー
またはエクスシチュー条件とＮ２ＯまたはＯ２雰囲気下
で、ドライ酸化（ｄｒｙ ｏｘｉｄａｔｉｏｎ）または
ライト酸化（ｌｉｇｈｔ ｏｘｉｄａｔｉｏｎ）を行っ
て、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦
０．０９）誘電膜上に誘電膜上窒化膜、または誘電膜上
酸窒化膜を形成すると同時に、（ＴａＯ）１−ｘ（Ｔｉ
Ｏ）ｘＮ（０．０１≦ｘ≦０．０９）誘電膜を結晶化さ
せることができる。または、インシチュー条件で、２０
０〜６００℃の温度とＮＨ３（Ｎ２／Ｈ２またはＮ
２Ｏ）雰囲気下で、プラズマを用いて、５〜２５Å厚さ
の誘電膜上窒化膜または誘電膜上酸窒化膜を形成すると
同時に、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（０．０１≦
ｘ≦０．０９）誘電膜を結晶化させることができる。６
００〜９５０℃の温度とＮＨ３（Ｎ２／Ｈ２またはＮ２
Ｏ）雰囲気下で、１分〜３０分間、電気炉または急速熱
処理を用いたアニーリング工程を行って、５〜２５Å厚
さの誘電膜上窒化膜を形成すると同時に、（ＴａＯ）
１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．０９）誘電
膜を結晶化させることができる。
【００２３】以上の工程を経て、良質の（ＴａＯ）
１−ｘ（ＴｉＯ）ｘＮ誘電膜３をゲート絶縁膜として形
成させた後、図５に示すように、ドーピングされたポリ
シリコンを蒸着して、電極５を形成するが、電極物質と
しては、ドーピングされたポリシリコン以外にも、Ｔｉ
Ｎ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉ
ｒ、ＩｒＯ２、Ｐｔなどのような物質を用いることもで
きる。ゲート電極物質５として、ＴｉＮ、ＴａＮ、Ｗ
Ｎ、ＷＳｉを用いる場合は、前記物質を導電障壁（Ｃｏ
ｎｄｕｃｔｉｏｎ Ｂａｒｒｉｅｒ）として、５０〜６
００Å厚さに蒸着し、その上部にドーピングされたポリ
シリコンを積層して、ゲートを形成することができる。
【００２４】その後、通常のマスクとエッチ工程を通じ
て、不純物領域であるドレイン／ソース領域６を形成し
て、半導体素子のトランジスタを完成する。前述のよう
に、４０以上の高誘電率を有し、低い漏れ電流値と大き
い絶縁破壊電圧を有する（ＴａＯ）１−ｘ（ＴｉＯ）ｘ
Ｎ（０．０１≦ｘ≦０．０９）誘電膜は、半導体素子の
ゲート絶縁膜として用いることができるだけでなく、キ
ャパシタを製造する場合、誘電体として用いられること
もできる。以下、誘電膜として（ＴａＯ）１−ｘ（Ｔｉ
Ｏ）ｘＮ誘電膜を備えるキャパシタの製造方法を説明す
る。
【００２５】まず、トランジスタ形成工程が完了された
半導体基板上に層間絶縁膜を形成し、前記層間絶縁膜を
選択的に露光、エッチングして、トランジスタの不純物
領域（ドレインまたはソース）を露出させるコンタクト
孔を形成し、前記コンタクト孔内に前記不純物領域と電
気的に連結されるポリシリコンプラグを形成する。前記
ポリシリコンプラグ上にバリヤメタルとして用いられる
チタニウムシリサイドを形成するために、ポリシリコン
プラグ上部にチタニウムを蒸着して、熱処理の後、全面
エッチングを実施する。以後、層間の接着力を向上させ
るための接着層や、酸素または水素の拡散を防止する拡
散防止膜を形成する。このような工程が行われた以後、
下部電極を形成するが、下部電極物質としては白金、イ
リジウム、ルテニウムまたはこれらの合金を用いること
ができ、このような下部電極上に誘電体を形成する。こ
のような誘電体上に下部電極用の導電物質として用いら
れた白金、イリジウム、ルテニウム等またはこれらの合
金を用いた導電物質で上部電極を形成して、半導体素子
のキャパシタを製造する。尚、本発明は、本実施例に限
られるものではない。本発明の技術的範囲内で変更する
ことが可能である。
【００２６】
【発明の効果】上述したようになされる本発明を半導体
素子のゲート誘電体とキャパシタ誘電体に適用すれば、
高誘電率を有し、結合構造も安定した誘電体を形成する
ことができ、従来のＴａ２Ｏ５酸化膜を使用する場合
に、固有の不安定な化学量論比のために発生する漏れ電
流の増加などのような電気的特性の劣化を防止する効果
があり、漏れ電流等の短所を改善するために従来に実施
した熱処理工程が不要となるので、コスト低減及び生産
性側面において経済的な効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例に係る誘電膜形成方法を示す
図面である。
【図２】本発明の一実施例に係る誘電膜形成方法を示す
図面である。
【図３】本発明の一実施例に係る誘電膜形成方法を示す
図面である。
【図４】本発明の一実施例に係る誘電膜形成方法を示す
図面である。
【図５】本発明の一実施例に係る誘電膜を用いた半導体
素子の製造方法を示す図面である。
【符号の説明】
１ 基板 ２ 基板上窒化膜 ３ （ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜 ４ 誘電膜上窒化膜または誘電膜上酸窒化膜 ５ ゲート電極
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/108 29/78 Ｆターム(参考） 4M104 BB01 BB04 BB06 BB18 BB28 BB30 BB32 BB33 BB36 BB40 EE03 EE14 5F038 AC05 AC16 AC18 EZ14 EZ17 EZ20 5F058 BA11 BA20 BC03 BC09 BC20 BD02 BD10 BD18 BF04 BF27 BH03 BH16 BJ01 5F083 AD21 GA27 JA12 JA35 JA38 MA06 MA17 PR16 PR21 PR33 5F140 AA24 AA40 BA01 BD02 BD04 BD07 BD13 BE02 BE07 BE08 BE10 BE16 BE17 BE19 BF01 BF04 BF05 BF07 BF08 BF10 BF11 BF14 BF18

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 基板を準備するステップと、 前記基板上に酸化膜が形成されることを抑制するために
    第１アニーリングを実施するステップと、 前記基板上に（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（ここ
    で、ｘは、０．０１≦ｘ≦０．０９）誘電膜を形成する
    ステップと、 前記（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化の
    ための第２アニーリングを実施するステップとを含むこ
    とを特徴とする半導体素子の誘電膜形成方法。
  2. 【請求項２】 前記（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘
    電膜は、Ｔｉを含むＴｉドーピングガスとＴａを含むＴ
    ａドーピングガスを用いた表面化学反応を誘導して形成
    することを特徴とする請求項１に記載の半導体素子の誘
    電膜形成方法。
  3. 【請求項３】 Ｔｉ／Ｔａのモル比率は、０．０１〜
    １．０とすることを特徴とする請求項２に記載の半導体
    素子の誘電膜形成方法。
  4. 【請求項４】 ＮＨ３ガスとＯ２ガスを反応ガスとして
    用いて、前記（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜を
    形成することを特徴とする請求項２に記載の半導体素子
    の誘電膜形成方法。
  5. 【請求項５】 前記Ｔｉを含むＴｉドーピングガスはＴ
    ｉ［ＯＣＨ（ＣＨ３）２］４溶液を２００〜３００℃の
    温度範囲で蒸発させて得ることを特徴とする請求項２に
    記載の半導体素子の誘電膜形成方法。
  6. 【請求項６】 前記Ｔｉを含むＴｉドーピングガスは、
    ＴｉＣｌ４、ＴＤＭＡＴ、またはＴＤＥＡＴ化合物を前
    駆体として用いて得ることを特徴とする請求項２に記載
    の半導体素子の誘電膜形成方法。
  7. 【請求項７】 前記Ｔａを含むＴａドーピングガスは、
    Ｔａ（Ｃ２Ｈ５Ｏ） ５溶液を１４０〜２００℃の温度範
    囲で蒸発させて得ることを特徴とする請求項２に記載の
    半導体素子の誘電膜形成方法。
  8. 【請求項８】 第１アニーリングのステップで、３００
    〜９５０℃の温度と窒素雰囲気下で、プラズマ処理また
    は急速熱処理を実施することを特徴とする請求項１に記
    載の半導体素子の誘電膜形成方法。
  9. 【請求項９】 第２アニーリングのステップで、２００
    〜６００℃の温度条件とＮ２ＯまたはＯ２雰囲気下で、
    プラズマ処理を実施することを特徴とする請求項１に記
    載の半導体素子の誘電膜形成方法。
  10. 【請求項１０】 第２アニーリングのステップで、６０
    ０〜９５０℃の温度とＮ２ＯまたはＯ２雰囲気下で、３
    ０秒〜３０分間、電気炉を用いた熱処理を実施すること
    を特徴とする請求項１に記載の半導体素子の誘電膜形成
    方法。
  11. 【請求項１１】 第２アニーリングのステップで、６０
    ０〜９５０℃の温度とＮ２ＯまたはＯ２雰囲気下で、１
    分〜１２０分間、急速熱処理を実施することを特徴とす
    る請求項１に記載の半導体素子の誘電膜形成方法。
  12. 【請求項１２】 第２アニーリングのステップで、前記
    （ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．
    ０９）誘電膜上に誘電膜上窒化膜または誘電膜上酸窒化
    膜を同時に形成することを特徴とする請求項８に記載の
    半導体素子の誘電膜形成方法。
  13. 【請求項１３】 基板を準備するステップと、前記基板
    上に酸化膜が形成されることを抑制するために基板上窒
    化膜を形成するステップと、 前記基板上窒化膜上に（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ
    （ここで、ｘは、０．０１≦ｘ≦０．０９）誘電膜を形
    成するステップと、 前記（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化の
    ための第２アニーリングを実施するステップとを含むこ
    とを特徴とする半導体素子の誘電膜形成方法。
  14. 【請求項１４】 ６００〜９５０℃の温度とＮＨ３雰囲
    気下で、１分〜３０分間、急速熱処理を実施して前記基
    板上窒化膜を形成することを特徴とする請求項１３に記
    載の半導体素子の誘電膜形成方法。
  15. 【請求項１５】 ５００〜１０００℃の温度とＮＨ３雰
    囲気下で、１分〜３０分間、電気炉を用いた熱処理を実
    施して前記基板上窒化膜を形成することを特徴とする請
    求項１３に記載の半導体素子の誘電膜形成方法。
  16. 【請求項１６】 ２００〜６００℃の温度の窒素雰囲気
    下で、３０秒〜１０分間、プラズマ処理を実施して前記
    基板上窒化膜を形成することを特徴とする請求項１３に
    記載の半導体素子の誘電膜形成方法。
  17. 【請求項１７】 基板を準備するステップと、 前記基板上に基板上窒化膜を形成するステップと、 前記基板上窒化膜上に（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ
    （ここで、ｘは、０．０１≦ｘ≦０．０９）誘電膜を形
    成するステップと、 前記（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化の
    ための第２アニーリングを実施しながら、前記（Ｔａ
    Ｏ）１−ｘ（ＴｉＯ）ｘＮ（ここで、ｘは、０．０１≦
    ｘ≦０．０９）誘電膜上に誘電膜上窒化膜または誘電膜
    上酸窒化膜を形成するステップとを含むことを特徴とす
    る半導体素子の誘電膜形成方法。
  18. 【請求項１８】 Ｎ２ＯまたはＯ２雰囲気下で、第２ア
    ニーリング工程を実施して、前記（ＴａＯ）１−ｘ（Ｔ
    ｉＯ）ｘＮ誘電膜上に前記誘電膜上窒化膜または前記誘
    電膜上酸窒化膜を形成すると同時に前記（ＴａＯ）
    １−ｘ（ＴｉＯ） ｘＮ膜を結晶化させることを特徴とす
    る請求項１７に記載の半導体素子の誘電膜形成方法。
  19. 【請求項１９】 ２００〜６００℃の温度とＮＨ３、Ｎ
    ２ＯまたはＮ２とＨ ２の混合ガス雰囲気下で、プラズマ
    を用いた第２アニーリングを実施して前記（ＴａＯ）
    １−ｘ（ＴｉＯ）ｘＮ誘電膜上に前記誘電膜上窒化膜、
    または前記誘電膜上酸窒化膜を形成すると同時に前記
    （ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜を結晶化させる
    ことを特徴とする請求項１７に記載の半導体素子の誘電
    膜形成方法。
  20. 【請求項２０】 ６００〜９５０℃の温度とＮＨ３、Ｎ
    ２ＯまたはＮ２とＨ ２の混合ガス雰囲気下で、電気炉ま
    たは急速熱処理を用いた第２アニーリングを実施して前
    記（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜上に前記誘電
    膜上窒化膜または前記誘電膜上酸窒化膜を形成すると同
    時に前記（ＴａＯ）１−ｘ（ＴｉＯ） ｘＮ（０．０１≦
    ｘ≦０．０９）誘電膜を結晶化させることを特徴とする
    請求項１７に記載の半導体素子の誘電膜形成方法。
JP2002237681A 2001-11-27 2002-08-16 半導体素子の誘電膜形成方法 Expired - Fee Related JP4223248B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0074334A KR100395507B1 (ko) 2001-11-27 2001-11-27 반도체 소자 및 그 제조방법
KR2001-074334 2001-11-27

Publications (2)

Publication Number Publication Date
JP2003168684A true JP2003168684A (ja) 2003-06-13
JP4223248B2 JP4223248B2 (ja) 2009-02-12

Family

ID=19716357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002237681A Expired - Fee Related JP4223248B2 (ja) 2001-11-27 2002-08-16 半導体素子の誘電膜形成方法

Country Status (3)

Country Link
US (2) US6979657B2 (ja)
JP (1) JP4223248B2 (ja)
KR (1) KR100395507B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132262A1 (ja) * 2005-06-08 2006-12-14 Tohoku University プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395507B1 (ko) * 2001-11-27 2003-08-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR100842749B1 (ko) * 2007-03-27 2008-07-01 주식회사 하이닉스반도체 반도체소자의 트렌치 소자분리막 형성방법
JP5444961B2 (ja) * 2009-09-01 2014-03-19 東京エレクトロン株式会社 成膜装置及び成膜方法
US11417517B2 (en) 2019-05-03 2022-08-16 Applied Materials, Inc. Treatments to enhance material structures
KR102634254B1 (ko) * 2020-11-18 2024-02-05 어플라이드 머티어리얼스, 인코포레이티드 반도체 구조를 형성하는 방법 및 이의 처리 시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209278B1 (ko) 1995-12-30 1999-07-15 김영환 반도체 소자의 폴리레지스터 구조 및 그 제조방법
US6015739A (en) 1997-10-29 2000-01-18 Advanced Micro Devices Method of making gate dielectric for sub-half micron MOS transistors including a graded dielectric constant
JP2944595B2 (ja) 1997-11-06 1999-09-06 世界先進積體電路股▲ふん▼有限公司 Ｐ＋多結晶シリコンゲートを備える金属酸化物半導体トランジスタの製造方法
US6727148B1 (en) * 1998-06-30 2004-04-27 Lam Research Corporation ULSI MOS with high dielectric constant gate insulator
JP2000200842A (ja) 1998-11-04 2000-07-18 Sony Corp 不揮発性半導体記憶装置、製造方法および書き込み方法
US6171900B1 (en) 1999-04-15 2001-01-09 Taiwan Semiconductor Manufacturing Company CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET
KR100327584B1 (ko) * 1999-07-01 2002-03-14 박종섭 반도체소자의 고정전용량 커패시터 형성방법
US6221712B1 (en) 1999-08-30 2001-04-24 United Microelectronics Corp. Method for fabricating gate oxide layer
KR100395507B1 (ko) * 2001-11-27 2003-08-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132262A1 (ja) * 2005-06-08 2006-12-14 Tohoku University プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置
US7968470B2 (en) 2005-06-08 2011-06-28 Tohoku University Plasma nitriding method, method for manufacturing semiconductor device and plasma processing apparatus
JP5339327B2 (ja) * 2005-06-08 2013-11-13 国立大学法人東北大学 プラズマ窒化処理方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US6979657B2 (en) 2005-12-27
US20030100193A1 (en) 2003-05-29
JP4223248B2 (ja) 2009-02-12
KR100395507B1 (ko) 2003-08-25
US20050202627A1 (en) 2005-09-15
KR20030043256A (ko) 2003-06-02
US7371670B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
JP2003100908A (ja) 高誘電膜を備えた半導体素子及びその製造方法
JP2001203330A (ja) 半導体素子のキャパシターの製造方法
JP3854925B2 (ja) 五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100497142B1 (ko) 반도체 소자의 캐패시터 제조방법
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
US7371670B2 (en) Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US6410400B1 (en) Method of manufacturing Ta2O5capacitor using Ta2O5thin film as dielectric layer
US6541330B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP4217856B2 (ja) 半導体素子のキャパシターの製造方法
US6448128B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP2001036046A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR100618684B1 (ko) 티에이오엔 유전체막을 갖는 반도체 소자의 캐패시터 및그 제조방법
JP4088913B2 (ja) 半導体素子のキャパシタ製造方法
KR100327587B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR20010045960A (ko) 반도체 소자의 캐패시터 제조방법
JP4357146B2 (ja) 酸化物誘電体膜の成膜方法及び半導体装置の製造方法
KR100611386B1 (ko) 탄탈륨산화막 커패시터의 제조방법
KR20040059783A (ko) 반도체 소자의 캐패시터 제조방법
KR100358065B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100434701B1 (ko) 반도체 소자의 커패시터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees