JP4088913B2 - 半導体素子のキャパシタ製造方法 - Google Patents
半導体素子のキャパシタ製造方法 Download PDFInfo
- Publication number
- JP4088913B2 JP4088913B2 JP2001158695A JP2001158695A JP4088913B2 JP 4088913 B2 JP4088913 B2 JP 4088913B2 JP 2001158695 A JP2001158695 A JP 2001158695A JP 2001158695 A JP2001158695 A JP 2001158695A JP 4088913 B2 JP4088913 B2 JP 4088913B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- manufacturing
- semiconductor device
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 42
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000010408 film Substances 0.000 claims description 66
- 239000010409 thin film Substances 0.000 claims description 54
- 229910003071 TaON Inorganic materials 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 229910010282 TiON Inorganic materials 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 10
- 238000002425 crystallisation Methods 0.000 claims description 8
- 230000008025 crystallization Effects 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000002994 raw material Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000002243 precursor Substances 0.000 claims description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 239000006200 vaporizer Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子のキャパシタ製造方法に関し、より詳細には、誘電体膜内での酸素空乏及び漏洩電流を抑制し得る半導体素子のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
近来、半導体製造技術の進歩に伴って、メモリ素子の需要が急増している。半導体装置において、データ蓄積手段に用いられるキャパシタは、電極の面積、電極間の距離および電極間に挿設される誘電膜の誘電率に依存して、そのキャパシタンスが変わる。
【０００３】
しかしながら、半導体装置が次第に高集積化するに従って、半導体装置内のキャパシタ形成領域が減少しており、その結果、キャパシタの電極面積が小さくなって、キャパシタのキャパシタンスを低下させている。
【０００４】
この様な問題を解消するために、高誘電率を有するTaON薄膜を備えたキャパシタが提案されている。このキャパシタにおいて、TaON薄膜は、金属膜-絶縁膜-シリコン構造（以下、「MIS」とする）を有しており、前記TaON薄膜上の上部電極としてTiN膜／ポリシリコン膜の積層構造が使用されている。
【０００５】
図１は、従来技術による半導体素子に関連して、TaON薄膜を備えたキャパシタの製造方法を示す断面図である。
【０００６】
図１に示すように、従来の半導体素子のキャパシタ製造方法では、例えば、ポリシリコン膜からなる下部電極１上に高誘電率を有する薄膜のTaON膜２を蒸着する。
【０００７】
次に、前記TaON薄膜２の上に積層構造を有するTiN／ポリシリコン膜３を蒸着により形成する。このTiN／ポリシリコン膜の蒸着操作においては、CVDチャンバ内で、前駆体であるTiCl4と反応ガスNH3とを用いて、TiN薄膜を形成し、MIS構造のキャパシタを完成する。
【０００８】
しかしながら、従来の半導体メモリ素子のキャパシタ製造方法には、次の問題がある。
【０００９】
すなわち、従来技術においては、前記高誘電率を有するTaON薄膜の蒸着形成後に積層構造のTiN／ポリシリコン膜を形成するために、前駆体であるTiCl4と反応ガスであるNH3とを用いて、CVDチャンバ内でTiN薄膜を形成する過程において、前記CVDチャンバの温度が500℃付近でTiN膜とTaON薄膜との間で酸化反応が生じることがある。その結果、TaON薄膜中の酸素がTiN薄膜に移動して、TaON薄膜内に酸素空乏が生じるので、TaON薄膜を構成するキャパシタで、漏洩電流が増加することになる。
【００１０】
【発明が解決しようとする課題】
本発明は、前述の様な従来技術の問題点に鑑みてなされたものであり、誘電体膜の特性劣化を防止するとともに漏洩電流の増加を抑制できる半導体素子のキャパシタ製造方法を提供することを主な目的とする。
【００１１】
【課題を解決するための手段】
本発明は、半導体基板上に導電性ポリシリコン膜または導電性アモルファスシリコン膜からなる下部電極を形成するステップと、前記下部電極上に窒化膜を形成するステップと、前記窒化膜上にアモルファスTaON薄膜を蒸着するステップと、前記アモルファスTaON薄膜を高温熱処理して結晶化させるステップと、前記結晶化されたTaON薄膜上に上部電極用TiON及びドーピングされたシリコン膜の積層構造を形成するステップとを含んでなることを特徴とする。
【００１２】
また、本発明は、半導体基板上に導電性ポリシリコン膜または導電性アモルファスシリコン膜からなる下部電極を形成するステップと、前記下部電極上に窒化膜を形成するステップと、前記窒化膜上にアモルファスTaON薄膜を蒸着するステップと、前記アモルファスTaON薄膜をバッチ形態のファーネスまたは急速熱処理工程を用いて結晶化させるステップと、前記結晶化されたTaON薄膜上に上部電極用TiON及びドーピングされたシリコン膜の積層構造を形成するステップとを含んでなることを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の好ましい実施態様の一例を示す添付図面を参照しつつ、本発明をさらに詳細に説明する。
【００１４】
図２Ａないし図２Ｆは、本発明による半導体素子のキャパシタ製造方法を説明するための工程断面図である。
【００１５】
先ず、図２Ａに示すように、本発明に係る半導体素子のキャパシタ製造方法においては、周知の方法により、層間絶縁膜上のコンタクトホール（図示しない）内にプラグポリシリコン膜１１とバリア金属膜１２とが順次積層された構造を有する半導体基板１０上に下部電極１３を形成する。前記下部電極１３は、シリンダー型構造或いはスタック型構造のいずれであっても良く、ポリシリコン膜またはMPS (Meta Poly Silicon)により形成されたアモルファスシリコン膜からなる。
【００１６】
次に、前記下部電極１３を拡大して示す図２Ｂから明らかな様に、下部電極１３上に薄膜の窒化膜１４を形成する。前記下部電極１３上への窒化膜１４の形成は、CVD(chemical vapor deposition)チャンバ内において、300〜450℃程度(より好ましくは330〜430℃程度)の温度でNH3ガスを50〜150sccm程度(より好ましくは60〜130sccm程度)の定量を供給しながら、プラズマを用いて1〜10分間程度(より好ましくは2〜9分間程度)の時間をかけて、行う。前記窒化膜１４は、後続の熱処理工程において、誘電体であるTaON薄膜（図示しない）と下部電極１３との間に低誘電層であるSiO2が形成されることを抑える。
【００１７】
次に、図２Ｃに示すように、前記窒化膜１４上に高誘電率を有するアモルファスTaON薄膜１５を形成する。前記アモルファスTaON薄膜１５は、インシトゥ方式によりCVDチャンバ内で蒸着形成させる。すなわち、原料物質である定量のタンタルエチレート(Ta(OC2H5)5)を160〜190℃程度(より好ましくは165〜185℃程度)に保持された気化器内で気相状態として、0.2〜0.4torr の低圧力及び350〜450℃程度(より好ましくは370〜430℃程度)の温度に保持され、流量25〜200sccm程度(より好ましくは30〜180sccm程度)のO2ガスを供給されるCVDチャンバに送給する。この様にして、CVDチャンバでは、原料物質であるタンタルエチレートとO2との表面化学反応により、前記アモルファスTaON薄膜１５が形成される。
【００１８】
次に、図２Ｄに示すように、前記アモルファスTaON薄膜１５の結合力を増加させ、漏洩電流を低減させ、TaON薄膜のわずかな収縮による誘電率を増加させるために、結晶化を行わせる。
【００１９】
前記アモルファスTaON薄膜１５の結晶化工程においては、10〜1000sccm程度(より好ましくは30〜900sccm程度)の流量でO3ガスが注入されたるVDチャンバ内で750〜900℃程度(より好ましくは770〜860℃程度)の温度で１〜60分間程度(より好ましくは3〜55分間程度)熱処理を行って、結晶化されたTaON薄膜１５ａを形成させる。
【００２０】
或いは、バッチ形態(batch type)のファーネス処理工程または急速熱処理(RTP)工程において、750〜900℃程度(より好ましくは770〜860℃程度)の温度でN2OおよびO3雰囲気で30秒〜1時間程度(より好ましくは33〜55秒間程度)熱処理を行うことにより結晶化されたTaON薄膜１５ａを形成することもできる。
【００２１】
次に、図２Ｅに示すように、前記結晶化されたTaON薄膜１５ａ上に上部電極用金属膜であるTiON薄膜１６を形成する。前記TiON薄膜１６は、インシトゥ方式により、前記TaON薄膜の結晶化工程において、O3が注入されたCVDチャンパー内で形成することができる。
【００２２】
或いは、前記TiON薄膜１６は、流量調節器を介して、前駆体であるTiCl4の一定量を蒸発器へ送給し、150〜200℃程度(より好ましくは155〜190℃程度)の温度で蒸発させてTiN化学蒸気を得た後、前記TiN化学蒸気と流量10〜1000sccm程度(より好ましくは30〜900sccm程度)のNH3ガスとを、O3が注入されたチャンバ内に供給して、300〜600℃程度(より好ましくは350〜550℃程度)の温度で表面化学反応により、TiON薄膜１６を形成することもできる。
【００２３】
次に、図２Ｆに示すように、前記TiON薄膜１６上にドーピングされたポリシリコン膜１７を蒸着して、TiON薄膜１６とドーピングされたポリシリコン膜１７とからなる上部電極を形成して、半導体素子のキャパシタを完成する。
【００２４】
本発明は、前記実施の形態により限定されるものではなく、その趣旨の範囲内で各種の変形乃至改良が可能である。
【００２５】
【発明の効果】
前述のように、本発明にかかる半導体素子の製造方法によれば、次のような効果が達成できる。
【００２６】
まず、本発明によれば、前記アモルファスTaON薄膜を結晶化させることにより、その結合力の強化及び漏洩電流の低減ならびにTaON薄膜の収縮による誘電率の増大が実現される。
【００２７】
また、反応性に優れたO3ガスを使用して、上部電極上にTiON薄膜を形成するので、従来技術において上部電極として使用されているTiN膜とTaON薄膜との酸化反応によるTiO2層の形成を防止し、かつTaON膜の酸素空乏に起因する特性劣化及び漏洩電流を抑制して、TaON薄膜キャパシタの電気的特性を向上させることができる。
【００２８】
さらに、前記アモルファスTaON膜の高温熱処理をO3が注入されたCVDチャンバ内で行って、インシトゥ方式により前記TiON薄膜を形成するので、工程が簡略化され、コストダウンが達成される。
【図面の簡単な説明】
【図１】従来技術による半導体素子のキャパシタ製造方法を示すための断面図である。
【図２Ａ】本発明による半導体素子のキャパシタ製造方法の第一段階を説明するための工程断面図である。
【図２Ｂ】本発明による半導体素子のキャパシタ製造方法の第二段階を説明するための工程断面図である。
【図２Ｃ】本発明による半導体素子のキャパシタ製造方法の第三段階を説明するための工程断面図である。
【図２Ｄ】本発明による半導体素子のキャパシタ製造方法の第四段階を説明するための工程断面図である。
【図２Ｅ】本発明による半導体素子のキャパシタ製造方法の第五段階を説明するための工程断面図である。
【図２Ｆ】本発明による半導体素子のキャパシタ製造方法の最終段階を説明するための工程断面図である。
【符号の説明】
１ 下部電極
２、１５ TaON薄膜
３ TiN／ポリシリコン膜
１０ 半導体基板
１１ プラグポリシリコン膜
１２ 金属膜
１３ 下部電極
１４ 窒化膜
１６ TiON薄膜
１７ ポリシリコン膜
【発明の属する技術分野】
本発明は、半導体素子のキャパシタ製造方法に関し、より詳細には、誘電体膜内での酸素空乏及び漏洩電流を抑制し得る半導体素子のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
近来、半導体製造技術の進歩に伴って、メモリ素子の需要が急増している。半導体装置において、データ蓄積手段に用いられるキャパシタは、電極の面積、電極間の距離および電極間に挿設される誘電膜の誘電率に依存して、そのキャパシタンスが変わる。
【０００３】
しかしながら、半導体装置が次第に高集積化するに従って、半導体装置内のキャパシタ形成領域が減少しており、その結果、キャパシタの電極面積が小さくなって、キャパシタのキャパシタンスを低下させている。
【０００４】
この様な問題を解消するために、高誘電率を有するTaON薄膜を備えたキャパシタが提案されている。このキャパシタにおいて、TaON薄膜は、金属膜-絶縁膜-シリコン構造（以下、「MIS」とする）を有しており、前記TaON薄膜上の上部電極としてTiN膜／ポリシリコン膜の積層構造が使用されている。
【０００５】
図１は、従来技術による半導体素子に関連して、TaON薄膜を備えたキャパシタの製造方法を示す断面図である。
【０００６】
図１に示すように、従来の半導体素子のキャパシタ製造方法では、例えば、ポリシリコン膜からなる下部電極１上に高誘電率を有する薄膜のTaON膜２を蒸着する。
【０００７】
次に、前記TaON薄膜２の上に積層構造を有するTiN／ポリシリコン膜３を蒸着により形成する。このTiN／ポリシリコン膜の蒸着操作においては、CVDチャンバ内で、前駆体であるTiCl4と反応ガスNH3とを用いて、TiN薄膜を形成し、MIS構造のキャパシタを完成する。
【０００８】
しかしながら、従来の半導体メモリ素子のキャパシタ製造方法には、次の問題がある。
【０００９】
すなわち、従来技術においては、前記高誘電率を有するTaON薄膜の蒸着形成後に積層構造のTiN／ポリシリコン膜を形成するために、前駆体であるTiCl4と反応ガスであるNH3とを用いて、CVDチャンバ内でTiN薄膜を形成する過程において、前記CVDチャンバの温度が500℃付近でTiN膜とTaON薄膜との間で酸化反応が生じることがある。その結果、TaON薄膜中の酸素がTiN薄膜に移動して、TaON薄膜内に酸素空乏が生じるので、TaON薄膜を構成するキャパシタで、漏洩電流が増加することになる。
【００１０】
【発明が解決しようとする課題】
本発明は、前述の様な従来技術の問題点に鑑みてなされたものであり、誘電体膜の特性劣化を防止するとともに漏洩電流の増加を抑制できる半導体素子のキャパシタ製造方法を提供することを主な目的とする。
【００１１】
【課題を解決するための手段】
本発明は、半導体基板上に導電性ポリシリコン膜または導電性アモルファスシリコン膜からなる下部電極を形成するステップと、前記下部電極上に窒化膜を形成するステップと、前記窒化膜上にアモルファスTaON薄膜を蒸着するステップと、前記アモルファスTaON薄膜を高温熱処理して結晶化させるステップと、前記結晶化されたTaON薄膜上に上部電極用TiON及びドーピングされたシリコン膜の積層構造を形成するステップとを含んでなることを特徴とする。
【００１２】
また、本発明は、半導体基板上に導電性ポリシリコン膜または導電性アモルファスシリコン膜からなる下部電極を形成するステップと、前記下部電極上に窒化膜を形成するステップと、前記窒化膜上にアモルファスTaON薄膜を蒸着するステップと、前記アモルファスTaON薄膜をバッチ形態のファーネスまたは急速熱処理工程を用いて結晶化させるステップと、前記結晶化されたTaON薄膜上に上部電極用TiON及びドーピングされたシリコン膜の積層構造を形成するステップとを含んでなることを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の好ましい実施態様の一例を示す添付図面を参照しつつ、本発明をさらに詳細に説明する。
【００１４】
図２Ａないし図２Ｆは、本発明による半導体素子のキャパシタ製造方法を説明するための工程断面図である。
【００１５】
先ず、図２Ａに示すように、本発明に係る半導体素子のキャパシタ製造方法においては、周知の方法により、層間絶縁膜上のコンタクトホール（図示しない）内にプラグポリシリコン膜１１とバリア金属膜１２とが順次積層された構造を有する半導体基板１０上に下部電極１３を形成する。前記下部電極１３は、シリンダー型構造或いはスタック型構造のいずれであっても良く、ポリシリコン膜またはMPS (Meta Poly Silicon)により形成されたアモルファスシリコン膜からなる。
【００１６】
次に、前記下部電極１３を拡大して示す図２Ｂから明らかな様に、下部電極１３上に薄膜の窒化膜１４を形成する。前記下部電極１３上への窒化膜１４の形成は、CVD(chemical vapor deposition)チャンバ内において、300〜450℃程度(より好ましくは330〜430℃程度)の温度でNH3ガスを50〜150sccm程度(より好ましくは60〜130sccm程度)の定量を供給しながら、プラズマを用いて1〜10分間程度(より好ましくは2〜9分間程度)の時間をかけて、行う。前記窒化膜１４は、後続の熱処理工程において、誘電体であるTaON薄膜（図示しない）と下部電極１３との間に低誘電層であるSiO2が形成されることを抑える。
【００１７】
次に、図２Ｃに示すように、前記窒化膜１４上に高誘電率を有するアモルファスTaON薄膜１５を形成する。前記アモルファスTaON薄膜１５は、インシトゥ方式によりCVDチャンバ内で蒸着形成させる。すなわち、原料物質である定量のタンタルエチレート(Ta(OC2H5)5)を160〜190℃程度(より好ましくは165〜185℃程度)に保持された気化器内で気相状態として、0.2〜0.4torr の低圧力及び350〜450℃程度(より好ましくは370〜430℃程度)の温度に保持され、流量25〜200sccm程度(より好ましくは30〜180sccm程度)のO2ガスを供給されるCVDチャンバに送給する。この様にして、CVDチャンバでは、原料物質であるタンタルエチレートとO2との表面化学反応により、前記アモルファスTaON薄膜１５が形成される。
【００１８】
次に、図２Ｄに示すように、前記アモルファスTaON薄膜１５の結合力を増加させ、漏洩電流を低減させ、TaON薄膜のわずかな収縮による誘電率を増加させるために、結晶化を行わせる。
【００１９】
前記アモルファスTaON薄膜１５の結晶化工程においては、10〜1000sccm程度(より好ましくは30〜900sccm程度)の流量でO3ガスが注入されたるVDチャンバ内で750〜900℃程度(より好ましくは770〜860℃程度)の温度で１〜60分間程度(より好ましくは3〜55分間程度)熱処理を行って、結晶化されたTaON薄膜１５ａを形成させる。
【００２０】
或いは、バッチ形態(batch type)のファーネス処理工程または急速熱処理(RTP)工程において、750〜900℃程度(より好ましくは770〜860℃程度)の温度でN2OおよびO3雰囲気で30秒〜1時間程度(より好ましくは33〜55秒間程度)熱処理を行うことにより結晶化されたTaON薄膜１５ａを形成することもできる。
【００２１】
次に、図２Ｅに示すように、前記結晶化されたTaON薄膜１５ａ上に上部電極用金属膜であるTiON薄膜１６を形成する。前記TiON薄膜１６は、インシトゥ方式により、前記TaON薄膜の結晶化工程において、O3が注入されたCVDチャンパー内で形成することができる。
【００２２】
或いは、前記TiON薄膜１６は、流量調節器を介して、前駆体であるTiCl4の一定量を蒸発器へ送給し、150〜200℃程度(より好ましくは155〜190℃程度)の温度で蒸発させてTiN化学蒸気を得た後、前記TiN化学蒸気と流量10〜1000sccm程度(より好ましくは30〜900sccm程度)のNH3ガスとを、O3が注入されたチャンバ内に供給して、300〜600℃程度(より好ましくは350〜550℃程度)の温度で表面化学反応により、TiON薄膜１６を形成することもできる。
【００２３】
次に、図２Ｆに示すように、前記TiON薄膜１６上にドーピングされたポリシリコン膜１７を蒸着して、TiON薄膜１６とドーピングされたポリシリコン膜１７とからなる上部電極を形成して、半導体素子のキャパシタを完成する。
【００２４】
本発明は、前記実施の形態により限定されるものではなく、その趣旨の範囲内で各種の変形乃至改良が可能である。
【００２５】
【発明の効果】
前述のように、本発明にかかる半導体素子の製造方法によれば、次のような効果が達成できる。
【００２６】
まず、本発明によれば、前記アモルファスTaON薄膜を結晶化させることにより、その結合力の強化及び漏洩電流の低減ならびにTaON薄膜の収縮による誘電率の増大が実現される。
【００２７】
また、反応性に優れたO3ガスを使用して、上部電極上にTiON薄膜を形成するので、従来技術において上部電極として使用されているTiN膜とTaON薄膜との酸化反応によるTiO2層の形成を防止し、かつTaON膜の酸素空乏に起因する特性劣化及び漏洩電流を抑制して、TaON薄膜キャパシタの電気的特性を向上させることができる。
【００２８】
さらに、前記アモルファスTaON膜の高温熱処理をO3が注入されたCVDチャンバ内で行って、インシトゥ方式により前記TiON薄膜を形成するので、工程が簡略化され、コストダウンが達成される。
【図面の簡単な説明】
【図１】従来技術による半導体素子のキャパシタ製造方法を示すための断面図である。
【図２Ａ】本発明による半導体素子のキャパシタ製造方法の第一段階を説明するための工程断面図である。
【図２Ｂ】本発明による半導体素子のキャパシタ製造方法の第二段階を説明するための工程断面図である。
【図２Ｃ】本発明による半導体素子のキャパシタ製造方法の第三段階を説明するための工程断面図である。
【図２Ｄ】本発明による半導体素子のキャパシタ製造方法の第四段階を説明するための工程断面図である。
【図２Ｅ】本発明による半導体素子のキャパシタ製造方法の第五段階を説明するための工程断面図である。
【図２Ｆ】本発明による半導体素子のキャパシタ製造方法の最終段階を説明するための工程断面図である。
【符号の説明】
１ 下部電極
２、１５ TaON薄膜
３ TiN／ポリシリコン膜
１０ 半導体基板
１１ プラグポリシリコン膜
１２ 金属膜
１３ 下部電極
１４ 窒化膜
１６ TiON薄膜
１７ ポリシリコン膜
Claims (16)
- 半導体基板上に下部電極を形成するステップと、
前記下部電極上に窒化膜を形成するステップと、
前記窒化膜上にアモルファスTaON薄膜を形成するステップと、
前記アモルファスTaON薄膜を高温熱処理して結晶化させるステップと、
前記結晶化されたTaON薄膜上に上部電極用TiON薄膜及びドーピングされたシリコン膜の積層構造を形成するステップとを含んでなることを特徴とする半導体素子のキャパシタ製造方法。 - 前記下部電極が、シリンダー型構造またはスタック型構造からなる請求項１記載の半導体素子のキャパシタ製造方法。
- 前記下部電極上への窒化膜の形成を、CVDチャンバ内で350〜450℃の温度で50〜150sccmのNH3ガスを供給しつつ、プラズマを用いて1〜10分間にわたり前記下部電極の表面に窒化膜を形成することにより行う請求項１記載の半導体素子のキャパシタ製造方法。
- 前記アモルファスTaON薄膜の形成を、160〜190℃に保持された気化器において原料物質であるタンタルエチレート(Ta(OC2H5)5)を気相状態とした後、0.2〜0.4Torrの圧力及び350〜450℃の温度に保持され、かつ流量25〜200sccmのO2ガスが供給されるCVDチャンバに気相状態の前記原料物質を供給し、前記 CVD チャンバ内で、O2と前記原料物質から得られるＴａ化学蒸気との表面化学反応により行う請求項１記載の半導体素子のキャパシタ製造方法。
- 前記アモルファスTaON薄膜の結晶化工程を、流量10〜1000sccmの O 3 ガスが注入されるCVDチャンバ内で750〜900℃の温度で1〜60分間熱処理することにより行う請求項１記載の半導体素子のキャパシタ製造方法。
- 前記アモルファスTaON薄膜の結晶化工程を、バッチ形態のファーネス或いは急速熱処理工程を用いて、N2OおよびO3雰囲気中750〜900℃の温度で30秒〜1時間熱処理することにより行う請求項１記載の半導体素子のキャパシタ製造方法。
- 結晶化された前記TaON薄膜上に形成される上部電極が、TiON膜及びドーピングされたポリシリコン膜の積層構造を有しており、前記アモルファスTaON薄膜の結晶化工程においてO3が注入された前記CVDチャンバ内で形成される請求項５記載の半導体素子のキャパシタ製造方法。
- 前記TiON膜を、前駆体であるTiCl4を流量調節器を介して蒸発器へ送給し、150〜200℃の温度で蒸発させてTiN化学蒸気を得た後、前記TiN化学蒸気と流量10〜1000sccmのNH3ガスとをO3が注入されたチャンバ内に供給して300〜600℃の温度で表面化学反応により形成する請求項１記載の半導体素子のキャパシタ製造方法。
- 半導体基板上に導電性ポリシリコン膜または導電性アモルファスシリコン膜からなる下部電極を形成するステップと、
前記下部電極上に窒化膜を形成するステップと、
前記窒化膜上にアモルファスTaON薄膜を形成するステップと、
前記アモルファスTaON薄膜をバッチ形態のファーネス或いは急速熱処理工程を用いて結晶化させるステップと、
結晶化された前記TaON薄膜上に上部電極用TiON及びドーピングされたシリコン膜の積層構造を形成するステップとを含んでなることを特徴とする半導体素子のキャパシタ製造方法。 - 前記下部電極が、シリンダー型またはスタック型構造からなる請求項９記載の半導体素子のキャパシタの製造方法。
- 前記下部電極上への窒化膜の形成を、CVDチャンバ内で350〜450℃の温度で50〜150sccmのNH3ガスを供給しつつ、プラズマを用いて1〜10分間にわたり前記下部電極の表面に窒化膜を形成することにより行う請求項９記載の半導体素子のキャパシタ製造方法。
- 前記アモルファスTaON薄膜の形成を、160〜190℃に保持された気化器において原料物質であるタンタルエチレート(Ta(OC2H5)5)を気相状態とした後、0.2〜0.4Torrの圧力及び350〜450℃の温度に保持され、かつ流量25〜200sccmのO2ガスが供給されるCVDチャンバに気相状態の前記原料物質を供給し、前記 CVD チャンバ内で、O2と前記原料物質から得られるＴａ化学蒸気との表面化学反応により行う請求項９記載の半導体素子のキャパシタ製造方法。
- 前記アモルファスTaON薄膜の結晶化工程を、流量10〜1000sccmのO3ガスが注入されるCVDチャンバ内で750〜900℃の温度で1〜60分間熱処理することにより行う請求項９記載の半導体素子のキャパシタ製造方法。
- 前記アモルファスTaON薄膜の結晶化工程を、N2OおよびO3雰囲気中750〜900℃の温度で30秒〜1時間熱処理することにより行う請求項９記載の半導体素子のキャパシタ製造方法。
- 結晶化された前記TaON薄膜上に形成される上部電極が、TiON膜及びドーピングされたポリシリコン膜の積層構造を有しており、前記アモルファスTaON薄膜の結晶化工程においてO3が注入された前記CVDチャンバ内で形成される請求項１３記載の半導体素子のキャパシタ製造方法。
- 前記TiON膜を、前駆体であるTiCl4を流量調節器を介して蒸発器へ送給し、150〜200℃の温度で蒸発させてTiN化学蒸気を得た後、前記TiN化学蒸気と流量10〜1000sccmのNH3ガスとをO3が注入されたチャンバ内に供給して300〜600℃の温度で表面化学反応により形成する請求項９記載の半導体素子のキャパシタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000-30085 | 2000-06-01 | ||
| KR1020000030085A KR100618683B1 (ko) | 2000-06-01 | 2000-06-01 | 반도체 메모리 소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002050700A JP2002050700A (ja) | 2002-02-15 |
| JP4088913B2 true JP4088913B2 (ja) | 2008-05-21 |
Family
ID=19671011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001158695A Expired - Lifetime JP4088913B2 (ja) | 2000-06-01 | 2001-05-28 | 半導体素子のキャパシタ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6495414B2 (ja) |
| JP (1) | JP4088913B2 (ja) |
| KR (1) | KR100618683B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639200B1 (ko) * | 2000-06-30 | 2006-10-31 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100333376B1 (ko) * | 2000-06-30 | 2002-04-18 | 박종섭 | 반도체 소자의 게이트 제조방법 |
| US20090118593A1 (en) * | 2007-11-07 | 2009-05-07 | Searete Llc, A Limited Liability Corporation Of The State Of Delaware | Determining a demographic characteristic based on computational user-health testing of a user interaction with advertiser-specified content |
| KR100934222B1 (ko) * | 2007-08-29 | 2009-12-29 | 한국전자통신연구원 | 고해상도의 정전용량-시간 변환 회로 |
| KR102371350B1 (ko) | 2015-06-02 | 2022-03-08 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 소자 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1150624C (zh) * | 1995-12-08 | 2004-05-19 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
| KR100269332B1 (ko) * | 1998-07-07 | 2000-10-16 | 윤종용 | 반도체장치의 커패시터 및 그 제조방법 |
| US6201276B1 (en) * | 1998-07-14 | 2001-03-13 | Micron Technology, Inc. | Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films |
| KR100286011B1 (ko) * | 1998-08-04 | 2001-04-16 | 황철주 | 반도체소자의캐퍼시터및그제조방법 |
| KR100297628B1 (ko) * | 1998-10-09 | 2001-08-07 | 황 철 주 | 반도체소자제조방법 |
| KR100373163B1 (ko) * | 1999-12-27 | 2003-02-25 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100331568B1 (ko) * | 2000-05-26 | 2002-04-06 | 윤종용 | 반도체 메모리 소자 및 그 제조방법 |
-
2000
- 2000-06-01 KR KR1020000030085A patent/KR100618683B1/ko not_active IP Right Cessation
-
2001
- 2001-05-28 JP JP2001158695A patent/JP4088913B2/ja not_active Expired - Lifetime
- 2001-05-31 US US09/867,659 patent/US6495414B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002050700A (ja) | 2002-02-15 |
| KR100618683B1 (ko) | 2006-09-06 |
| US20020016037A1 (en) | 2002-02-07 |
| KR20010108989A (ko) | 2001-12-08 |
| US6495414B2 (en) | 2002-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100417855B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| JP4486735B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| KR100321178B1 (ko) | ＴａＯＮ박막을 갖는 커패시터 제조방법 | |
| JP2001203339A (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2001036045A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| US7371670B2 (en) | Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device | |
| US6541330B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US6576528B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| JP4088913B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100618684B1 (ko) | 티에이오엔 유전체막을 갖는 반도체 소자의 캐패시터 및그 제조방법 | |
| US6316307B1 (en) | Method of forming a capacitor for a semiconductor memory device | |
| JP2001053255A (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| KR100353540B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100388203B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100882090B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100611386B1 (ko) | 탄탈륨산화막 커패시터의 제조방법 | |
| JP4106513B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR101061169B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100437618B1 (ko) | (Ｔａ-Ｔｉ)ＯＮ 유전체 박막을 이용한 반도체 소자의캐패시터 형성 방법 | |
| KR100587047B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR100574473B1 (ko) | 반도체장치의 커패시터 제조방법_ | |
| KR20010008593A (ko) | 반도체장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |