KR100321178B1 - ＴａＯＮ박막을 갖는 커패시터 제조방법 - Google Patents

ＴａＯＮ박막을 갖는 커패시터 제조방법 Download PDF

Info

Publication number
KR100321178B1
KR100321178B1 KR1019990067176A KR19990067176A KR100321178B1 KR 100321178 B1 KR100321178 B1 KR 100321178B1 KR 1019990067176 A KR1019990067176 A KR 1019990067176A KR 19990067176 A KR19990067176 A KR 19990067176A KR 100321178 B1 KR100321178 B1 KR 100321178B1
Authority
KR
South Korea
Prior art keywords
taon
film
thin film
capacitor
amorphous
Prior art date
Application number
KR1019990067176A
Other languages
English (en)
Other versions
KR20010059655A (ko
Inventor
박동수
안병권
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990067176A priority Critical patent/KR100321178B1/ko
Priority to US09/751,843 priority patent/US6656788B2/en
Publication of KR20010059655A publication Critical patent/KR20010059655A/ko
Application granted granted Critical
Publication of KR100321178B1 publication Critical patent/KR100321178B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 TaON을 갖는 반도체장치의 커패시터 제조방법에 관한 것으로서, 특히 이 방법은 반도체 기판의 하부 구조물에 도프트 폴리실리콘을 증착하고 이를 패터닝하여 하부전극을 형성하며 하부전극 표면에 Ta성분의 소스(Ta(OC2H5)5)는 단펄스 방식으로 공급하고 그 반응 가스(O2, N2O, 또는 O3인 산소계 가스와 NH3)는 Ta 성분의 소스가 공급되지 않는 시간에도 연속적으로 공급하여 비정질 TaON막을 증착해서 고유전체박막을 형성하고, 고유전체박막 상부에 도프트 폴리실리콘(하부에 금속층 추가)을 증착하고 이를 패터닝하여 상부전극을 형성한다. 그러므로, 본 발명은 Ta 소스가 주입되지 않는 주기에 TaON 증착과 함께 막내에 존재하는 휘발성 탄소화합물과 챔버내에 공급되는 산소 가스가 반응할 시간을 늘려서 TaON막내에 존재하는 탄소, 수소의 함유량을 크게 줄임으로써 유전체막질의 누설 전류 특성을 향상시키고 더불어 유전체막질의 치밀화를 달성한다.

Description

ＴａＯＮ박막을 갖는 커패시터 제조방법{Method of forming capacitor with TaON dielectic layer}
본 발명은 반도체장치의 커패시터 제조방법에 관한 것으로서, 특히 고유전체의 TaON를 갖는 커패시터 제조방법에 관한 것이다.
현재 반도체소자의 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다. 더구나, 반도체소자의 고집적화가 이루어질수록 커패시터의 면적이 급격하게 감소되지만 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스는 증가되어야만 한다.
커패시터의 충분한 용량을 확보하기 위해서 통상의 실린더 구조 변경을 통해 커패시터 면적을 증가하거나 유전체막의 두께 감소를 통해 충분한 커패시턴스를 확보시키는 방법이 이루어지고 있으며, 기존 실리콘 산화막으로 사용하던 유전체막을 NO(Nitride-Oxide) 또는 ONO(Oxide-Nitride-Oxide)구조라든지 높은 커패시턴스(유전상수=20∼25)를 확보할 수 있는 Ta2O5내지 BST(BaSrTiO3) 등으로 대체하려는 재료적인 연구가 진행되고 있다.
한편, 최근에는 NO유전체를 갖는 커패시터가 256M 이상의 차세대 메모리에 필요한 용량을 확보하는데 한계를 보이고 있기 때문에 Ta2O5유전체 개발이 연구 진행중에 있다. 하지만, 이 Ta2O5박막 역시 불안정한 화학양론비(stoichiometry)를 갖고 있어 Ta와 O의 조성비 차이에 기인한 치환형 Ta원자가 박막내에 존재하기 때문에 유전체막 공정시 Ta2O5의 전구체인 Ta(OC2H5)5의 유기물과 O2(또는 N2O)가스의 반응으로 인해 불순물인 탄소원자와 탄소화합물(C, CH4, C2H4등) 및 물(H2O)이 생성된다. 결국, Ta2O5박막내에 불순물로 존재하는 탄소원자, 이온과 라디칼로 인해서커패시터의 누설전류가 증가하게 되고 유전특성이 열화된다. 이러한 Ta2O5박막내의 불순물을 제거하기 위하여 저온 열처리(예를 들면, plasma N2O 또는 UV-O3)를 이중, 삼중으로 처리하고 있지만 이 역시 제조 과정이 복잡하며 Ta2O5박막의 산화 저항성이 낮기 때문에 하부전극의 산화가 발생하게 되는 단점이 있었다.
이러한 Ta2O5의 불안정한 화학양론비를 개선하기 위하여, 커패시터의 유전체막을 TaON으로 대체하고 있다. TaON은 유전상수가 25이상이므로 고유전율을 가지며 화학적 결합구조도 Ta2O5박막보다 안정하여 하부전극과의 산화반응성도 작아서 NO 유전체 및 Ta2O5를 갖는 커패시터보다 등가 산화막 두께(Tox)를 더 낮출 수 있을 뿐만 아니라 외부로부터 인가되는 전기적 충격에도 강할 뿐만 아니라 절연파괴전압인 항복전압이 높고 누설전류도 낮다.
그러나, TaON 증착시 Ta 소스가스를 Ta(OC2H5)5와 반응 가스로서 O2또는 NH3를 사용하고 있기 때문에 여전히 TaON 박막 내에 탄소 및 수소 불순물이 존재하여 그 유전 특성이 저하된다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 유전체막질로서 유전율이 높으면서 Ta2O5박막보다 우수한 전기적 특성을 갖는 TaON박막 증착시 Ta 성분의 소스를 펄스 방식으로 공급하고 Ta 소스가 공급되지 않는 주기에연속해서 반응가스를 공급하므로써 TaON막내의 탄소, 수소 제거 및 산소 공핍을 감소시켜 누설 전류 및 전기적 특성을 개선하는 TaON박막을 갖는 커패시터 제조방법을 제공하는데 있다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 고유전체 TaON을 갖는 반도체장치의 커패시터 제조방법을 설명하기 위한 공정 순서도,
도 2는 본 발명에 따른 TaON을 갖는 커패시터 제조 공정시 Ta 소스 가스와 반응 가스인 산소 주입의 차이점을 비교한 도면.
*도면의 주요 부분에 대한 부호의 설명*
10: 실리콘기판 20: 층간절연막
30: 하부전극 32: 질화박막
34: TaON의 고유전체박막 36: 상부전극
상기 목적을 달성하기 위하여 본 발명은 반도체장치의 커패시터 제조 공정에 있어서, 반도체 기판의 하부 구조물에 하부전극을 형성하는 단계와, 하부전극 표면에 비정질 TaON막을 증착해서 고유전체박막을 형성하되, Ta성분의 소스는 단펄스 방식으로 공급하고 그 반응 가스는 Ta 성분의 소스가 공급되지 않는 시간에도 연속적으로 공급하는 단계와, 고유전체박막 상부에 상부전극을 형성하는 단계를 포함한다.
본 발명의 TaON박막을 갖는 커패시터 제조방법에 있어서, 상기 고유전체박막 제조 공정시 Ta성분의 소스는 Ta(OC2H5)5또는 H2TaF7를 사용한다. 여기서, 고유전체박막 제조 공정시 그 반응 가스는 O2, N2O, O3중에서 어느 하나의 산소계 가스 및 NH3를 사용한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 고유전체 TaON을 갖는 반도체장치의 커패시터 제조방법을 설명하기 위한 공정 순서도이다.
우선, 도 1a에 도시된 바와 같이, 반도체기판으로서 실리콘기판(10)의 활성 영역 상부면에 게이트 전극, 소스/드레인 등을 갖는 반도체소자(도시하지 않음)를 형성하고, 그 기판(10) 전면에 USG(Undoped Silicate Glass), BPSG(Boro Phospho Silicate Glass) 및 SiON 중에서 선택한 물질을 증착하고 화학적기계적연마(Chemical Mechanical Polishing) 공정을 실시하여 평탄화된 층간절연막(20)을 형성한다. 기판(10)의 활성영역 즉, 드레인 영역과 접촉하는 커패시터의 단면적을 확보하기 위하여 사진 및 식각 공정으로 층간절연막(20)을 선택 식각하여 콘택홀(도시하지 않음)을 형성한다.
그리고, 상기 콘택홀내에 도프트 폴리 실리콘 내지 비정질 도프트 폴리실리콘을 증착하여 하부전극(30)을 형성한다. 이때, 커패시터의 하부전극 구조는 스택, 실린더, 핀, 스택실린더 중에서 어느 하나로 하며 특히 본 실시예에서는 실린더 형태로 형성하기로 한다. 한편, 도면에 도시하지는 않았지만, 하부전극의 단위 평면적을 늘려서 소정의 커패시턴스를 확보하기 위하여 하부전극의 상부표면을 HSG(Hemi Spherical Grain) 형태로 형성할 수도 있다.
이어서, 도 1b에 도시된 바와 같이, 이후 실시될 TaON박막을 증착공정과 열공정시 하부전극과 고유전체막 사이에 자연산화막의 생성을 방지하기 위해서 하부전극(30)의 폴리실리콘의 산화를 방지하기 위해 저압 화학기상증착(low pressure chemical vapor deposition)용 반응 챔버를 이용하며 인시튜로 300∼600℃, NH3분위기에서 30초∼10분간 플라즈마를 이용하여 NH3(또는 N2/H2, N2O) 분위기에서 급속 열처리(rapid thermal process)을 실시하거나, 전기로(furnace)를 이용하여 650∼950℃, NH3분위기에서 1분∼30분간 하부전극(30)의 실리콘 표면을 질화시켜서 질화박막(Si3N4)(32)을 형성한다.
이어서, 도 1c에 도시된 바와 같이, 상기 질화박막(32) 상부면에 본 발명에 따라 비정질 TaON막을 증착해서 고유전체박막(34)을 형성하는데, 비정질 TaON막의 증착 공정시 Ta성분의 소스는 단펄스 방식으로 공급하고 그 반응 가스는 Ta 성분의 소스가 공급되지 않는 시간에도 연속적으로 공급하도록 한다.
한편, 비정질 TaON의 증착 공정은 기상반응(gas phase reaction)이 억제된 웨이퍼 상에 표면 화학반응(surface chemical reaction)을 유도하여 300℃∼600℃의 저압화학기상증착 챔버에서 비정질 TaON박막을 형성한다.
보다 상세하게 TaON박막의 증착 공정을 설명하면 다음과 같다. Ta성분의 소스는 Ta(OC2H5)5또는 H2TaF7를 사용하고, 그 반응 가스는 O2, N2O, O3중에서 어느 하나의 산소계 가스 및 NH3를 사용한다.
우선, Ta성분의 화학증기는 99.999%이상의 Ta(OC2H5)5또는 H2TaF7와 같은 Ta화합물을 질량 유량제어기(Mass Flow Controller)를 통해서 150∼200℃의 온도 범위에서 정온으로 유지되고 있는 증발기 또는 증발관으로 일정량을 증발시켜 얻는다.
이와 같은 방법을 통해 저압 화학기상증착 챔버내로 공급된 Ta성분의 화학증기를 반응가스인 O2(N2O 또는 O3)와 NH3(10sccm∼1000sccm 범위)내에 유량으로 각각 일정량을 정량하여 공급한 다음에 300∼600℃의 저압화학기상증착 챔버내에서 표면 반응을 유도하면 비정질의 TaON박막을 얻을 수 있다.
게다가, 본 발명은 상기 비정질 TaON 증착 공정시 650∼950℃의 온도에서 30초∼30분간 급속 열처리 공정을 실시하거나, 전기로를 이용하여 650∼950℃의 온도에서 N2O, O2또는 N2분위기에서 1∼30분간 어닐링시켜 비정질 TaON막(34)을 결정화한다. 이러한 어닐링 공정에 의해, TaON의 고유전체막(34) 제조 공정시 비정질 TaON 증착과정에서 생성된 탄소화합물의 불순물과 막내에 존재하는 산소 공공을 제거하면서 결정화를 유도하여 유전체막질의 고밀도화를 달성한다.
또, 본 발명은 비정질 TaON을 증착한 후에, 인시튜(In-situ) 또는 엑스시튜(ex-situ)에서 플라즈마를 이용하여 200∼600℃, NH3또는 N2/H2분위기(N2O 또는 O2분위기)에서 비정질 TaON막 표면을 질화(질산화)시킨다. 이러한 후속 어닐링 공정에 의해 비정질 TaON막내에 남아 있는 휘발성 탄소화합물(CO, CO2, CH4, C2H4)과 물(H2O)이 제거되고, 결정화가 유도되어 누설 전류 발생이 방지된다. 탄소 화합물 제거를 위한 질산화 공정은 계면의 마이크로 크랙(micro crack) 및 핀 홀(pin hloe)과 같은 구조 결함을 보강하고 균질도(homogeniety)를 향상시킨다.
그 다음, 도 1d에 도시된 바와 같이, 상기 TaON의 고유전체막(34) 상부에 도전체로서 도프트 폴리실리콘을 증착하고 이를 패터닝하여 상부전극(36)을 형성하므로써 본 실시예에 따른 TaON 유전체를 갖는 SIS(Silicon-Insulator-Silicon)형 실린더 커패시터 제조공정을 완료한다. 이때, 상부전극(36)의 도전체로서 전도 장벽(conduction barrier)역할을 하는 금속층과 완충 역할을 하는 도프트 폴리실리콘층을 적층해서 전체 MIS(Metal-Insulator-Silicon) 구조의 커패시터를 형성할 수도 있다. 여기서, 금속층은 전도 장벽 물질로서 TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt 중에서 어느 하나를 사용한다.
또한, 본 발명의 커패시터 제조 방법은 하부전극(30)의 도전체로서 도프트 폴리실리콘과 상술한 금속층을 적층해서 전체 MIM(Metal-Insulator-Metal) 구조의 커패시터 공정에도 적용될 수 있다.
도 2는 본 발명에 따른 TaON을 갖는 커패시터 제조 공정시 Ta 소스 가스와 반응 가스인 산소 주입의 차이점을 비교한 도면이다.
도 2를 참조하면, 본 발명의 고유전체 TaON막의 증착 공정시 Ta성분의 소스(Ta(OC2H5)5또는 H2TaF7)는 펄스 방식(0,1)으로 공급하고 그 반응 가스(O2, N2O, O3중에서 어느 하나의 산소계 가스 및 NH3)는 Ta 성분의 소스가 공급되지 않는 시간에도 연속적으로 공급함으로써 TaON막의 탄소, 수소계열의 불순물이 산소와 반응하여 탄소화합물(CO, CO2, CH4, C2H4)과 물(H2O)이 탈착할 시간이 충분하기 때문에 TaON막내에 존재하는 탄소, 수소의 함유량이 현격히 감소된다. 이로 인해, Ta원자와 산소의 반응시간이 충분하여 산소 공공의 형성이 억제되어 TaON막질이치밀(desification)해진다.
상기한 바와 같이, 본 발명은 TaON박막 증착 공정시 반응 챔버에 Ta 소스 가스를 펄스 방식으로 공급하고 그 반응 가스를 연속해서 주입하므로써, Ta 소스가 주입되지 않는 주기에 TaON 증착과 함께 막내에 존재하는 휘발성 탄소화합물과 챔버내에 공급되는 산소 가스와 반응할 시간을 늘려 TaON막내에 존재하는 탄소, 수소의 함유량을 크게 줄여 유전체막질의 누설 전류 특성을 향상시키고 더불어 막질을 치밀하게 한다.
그러므로, 본 발명은 유전율이 다른 유전체에 비하여 높고 구조적으로도 안정된 결합 구조를 갖고 있는 TaON 유전체막을 사용하기 때문에 하부전극과의 산화반응을 최소화시켜 등가 산화막 두께를 약 30Å미만으로 낮출 수 있어 높은 용량을 확보할 수 있다. 특히, 본 발명의 TaON 유전체 박막은 불안정한 화학양론비를 갖는 Ta2O5박막보다 구조적으로 안정된 T-O-N 결합 구조를 갖고 있기 때문에 NO 또는 Ta2O5유전체에 비해서 외부로부터 인가되는 전기적 충격에도 강할 뿐만 아니라 절연파괴전압인 항복전압이 높고 누설전류도 낮다.

Claims (14)

  1. 반도체장치의 커패시터 제조 공정에 있어서,
    반도체 기판의 하부 구조물에 하부전극을 형성하는 단계;
    상기 하부전극 표면에 비정질 TaON막을 증착해서 고유전체박막을 형성하되, Ta성분의 소스는 단펄스 방식으로 공급하고 그 반응 가스는 Ta 성분의 소스가 공급되지 않는 시간에도 연속적으로 공급하는 단계; 및
    상기 고유전체박막 상부에 상부전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  2. 제1항에 있어서, 상기 고유전체박막 제조 공정시 Ta성분의 소스는 Ta(OC2H5)5또는 H2TaF7를 사용하는 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  3. 제1항 및 제 2항에 있어서, 상기 고유전체박막 제조 공정시 그 반응 가스는 O2, N2O, O3중에서 어느 하나의 산소계 가스 및 NH3를 사용하는 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  4. 제1항에 있어서, 상기 비정질 TaON막을 증착하기 전에, 인시튜로 300∼600℃, NH3분위기에서 30초∼10분간 플라즈마를 이용하여 하부전극 표면을 질화처리하는 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  5. 제1항에 있어서, 상기 비정질 TaON막을 증착하기 전에, NH3분위기에서 급속 열처리 공정을 이용하여 650℃∼950℃의 온도 범위에서 하부전극 표면을 질화처리하는 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  6. 제1항에 있어서, 상기 비정질 TaON막의 증착은 Ta 성분의 화학증기를 얻기 위하여 Ta 화합물을 유량 조절기를 통해 정량 공급한 후에 150∼200℃의 온도 범위에서 정온으로 유지되고 있는 증발기를 통해 증발시켜 얻는 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  7. 제1항 및 제 6항에 있어서, 상기 비정질 TaON의 증착 공정은, 300∼600℃의 저압 화학기상증착 챔버내에서 Ta의 화학증기와 반응 가스를 유량조절기를 통해 각각 공급한 다음, 100torr이하의 분위기에 표면 화학반응를 유도하여 비정질 TaON막을 증착하는 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  8. 제1항에 있어서, 상기 비정질 TaON 증착 공정시 650∼950℃의 온도에서 30초∼30분간 급속 열처리 공정을 실시하여 비정질 TaON막을 결정화하는 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  9. 제1항에 있어서, 상기 비정질 TaON 증착 공정시 전기로를 이용하여 650∼950℃의 온도에서 N2O, O2또는 N2분위기에서 1∼30분간 어닐링시켜 비정질 TaON막을 결정화하는 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  10. 제 1항에 있어서, 상기 비정질 TaON을 증착한 후에, 인시튜 또는 엑스시튜에서 플라즈마를 이용하여 200∼600℃, NH3또는 N2/H2분위기에서 비정질 TaON막 표면을 질화시키는 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  11. 제 1항에 있어서, 상기 비정질 TaON을 증착한 후에, 인시튜 또는 엑스시튜에서 플라즈마를 이용하여 200∼600℃, N2O 또는 O2분위기에서 비정질 TaON막 표면을 질산화시키는 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  12. 제1항에 있어서, 상기 하부전극과 상부전극은 각각 도프트 폴리실리콘과 금속 물질을 단독 또는 적층해서 형성하는 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  13. 제12항에 있어서, 상기 금속 물질은 TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt 중에서 어느 하나인 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
  14. 제1항 또는 제12항에 있어서, 상기 하부전극을 폴리실리콘으로 사용할 경우 반구형 요철구조의 폴리실리콘 성장 공정을 실시하는 것을 특징으로 하는 TaON박막을 갖는 커패시터 제조방법.
KR1019990067176A 1999-12-30 1999-12-30 ＴａＯＮ박막을 갖는 커패시터 제조방법 KR100321178B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990067176A KR100321178B1 (ko) 1999-12-30 1999-12-30 ＴａＯＮ박막을 갖는 커패시터 제조방법
US09/751,843 US6656788B2 (en) 1999-12-30 2001-01-02 Method for manufacturing a capacitor for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990067176A KR100321178B1 (ko) 1999-12-30 1999-12-30 ＴａＯＮ박막을 갖는 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20010059655A KR20010059655A (ko) 2001-07-06
KR100321178B1 true KR100321178B1 (ko) 2002-03-18

Family

ID=19634294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990067176A KR100321178B1 (ko) 1999-12-30 1999-12-30 ＴａＯＮ박막을 갖는 커패시터 제조방법

Country Status (2)

Country Link
US (1) US6656788B2 (ko)
KR (1) KR100321178B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355610B1 (ko) * 2000-12-29 2002-10-12 주식회사 하이닉스반도체 커패시터의 유전층 형성방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480803B1 (ko) * 2000-12-21 2005-04-07 주식회사 하이닉스반도체 강유전체 커패시터의 제조방법
US6803306B2 (en) * 2001-01-04 2004-10-12 Broadcom Corporation High density metal capacitor using via etch stopping layer as field dielectric in dual-damascence interconnect process
KR100540476B1 (ko) * 2002-06-22 2006-01-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100559136B1 (ko) * 2003-08-18 2006-03-10 동부아남반도체 주식회사 반도체 소자의 캐패시터 및 그 제조 방법
US20070102745A1 (en) * 2005-11-04 2007-05-10 Tsun-Lai Hsu Capacitor structure
US20080272421A1 (en) * 2007-05-02 2008-11-06 Micron Technology, Inc. Methods, constructions, and devices including tantalum oxide layers
US8012532B2 (en) 2007-12-18 2011-09-06 Micron Technology, Inc. Methods of making crystalline tantalum pentoxide
US8208241B2 (en) * 2008-06-04 2012-06-26 Micron Technology, Inc. Crystallographically orientated tantalum pentoxide and methods of making same
TWI449256B (zh) 2010-08-19 2014-08-11 Ind Tech Res Inst 電磁傳遞裝置
US10497773B2 (en) * 2014-03-31 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve MIM device performance
KR102253595B1 (ko) * 2015-01-06 2021-05-20 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조방법
US9793339B2 (en) 2015-01-08 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing copper contamination in metal-insulator-metal (MIM) capacitors
CN106950000B (zh) * 2017-03-29 2019-11-15 深圳大学 一种脉搏压力传感器、芯片、装置、系统及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869972A (ja) * 1994-08-30 1996-03-12 Sony Corp 誘電体薄膜の成膜方法
JPH10200074A (ja) * 1996-04-10 1998-07-31 United Microelectron Corp 漏れ電流が少ない低圧化学蒸着酸化タンタル被膜形成の方法
JPH1174458A (ja) * 1997-08-29 1999-03-16 Nec Corp 半導体装置及びその製造方法
JPH11233723A (ja) * 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
JPH11330408A (ja) * 1998-05-11 1999-11-30 Nippon Steel Corp 薄膜キャパシタの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5230925A (en) * 1990-06-25 1993-07-27 Kabushiki Kaisha Toshiba Gas-phase growing method and apparatus for the method
KR100286011B1 (ko) * 1998-08-04 2001-04-16 황철주 반도체소자의캐퍼시터및그제조방법
JP3189813B2 (ja) * 1998-11-30 2001-07-16 日本電気株式会社 半導体装置の製造方法
KR100371142B1 (ko) * 1998-12-30 2003-03-31 주식회사 하이닉스반도체 반도체소자의캐패시터형성방법
KR100803770B1 (ko) * 2000-03-07 2008-02-15 에이에스엠 인터내셔널 엔.브이. 구배（ｇｒａｄｅｄ）박막

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869972A (ja) * 1994-08-30 1996-03-12 Sony Corp 誘電体薄膜の成膜方法
JPH10200074A (ja) * 1996-04-10 1998-07-31 United Microelectron Corp 漏れ電流が少ない低圧化学蒸着酸化タンタル被膜形成の方法
JPH1174458A (ja) * 1997-08-29 1999-03-16 Nec Corp 半導体装置及びその製造方法
JPH11233723A (ja) * 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
JPH11330408A (ja) * 1998-05-11 1999-11-30 Nippon Steel Corp 薄膜キャパシタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355610B1 (ko) * 2000-12-29 2002-10-12 주식회사 하이닉스반도체 커패시터의 유전층 형성방법

Also Published As

Publication number Publication date
US20010014510A1 (en) 2001-08-16
US6656788B2 (en) 2003-12-02
KR20010059655A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
KR100415538B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100386447B1 (ko) 반도체장치의 커패시터 제조방법
KR100321178B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100367404B1 (ko) 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
KR100359860B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100504435B1 (ko) 반도체장치의 커패시터 제조방법
US6541330B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100371143B1 (ko) 반도체장치의 고용량 커패시터 형성방법
KR100519514B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100395507B1 (ko) 반도체 소자 및 그 제조방법
KR100331271B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100327587B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100321180B1 (ko) 반도체장치의 Ｔａ2Ｏ5 커패시터 제조방법
KR20010008503A (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100557961B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100504434B1 (ko) 반도체장치의 커패시터 제조방법
KR100611386B1 (ko) 탄탈륨산화막 커패시터의 제조방법
KR100434701B1 (ko) 반도체 소자의 커패시터 제조방법
KR100351253B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100358065B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20010059236A (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR20030084348A (ko) 반도체 소자의 캐패시터 상부전극 제조방법
KR20020006077A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee