JPH11233723A - 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法 - Google Patents

電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法

Info

Publication number
JPH11233723A
JPH11233723A JP10031012A JP3101298A JPH11233723A JP H11233723 A JPH11233723 A JP H11233723A JP 10031012 A JP10031012 A JP 10031012A JP 3101298 A JP3101298 A JP 3101298A JP H11233723 A JPH11233723 A JP H11233723A
Authority
JP
Japan
Prior art keywords
film
oxide film
tan
dielectric
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10031012A
Other languages
English (en)
Inventor
Noriki Bun
範基 文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10031012A priority Critical patent/JPH11233723A/ja
Publication of JPH11233723A publication Critical patent/JPH11233723A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 機能性酸化膜あるいは誘電体膜の特性を十分
に発揮することができる電子素子およびその製造方法な
らびに誘電体キャパシタおよびその製造方法ならびに光
学素子およびその製造方法を提供する。 【解決手段】 下部電極としてTaN膜3を成膜した
後、300〜350℃の温度でオゾンアニールを行うこ
とによりその表面を酸化して膜厚が5〜10nmのTa
−O−N膜4を形成する。このTa−O−N膜4上にT
2 5 膜5を成膜し、さらに300〜500℃の温度
でオゾンアニールを行ってTa2 5 膜5の絶縁特性を
改善した後、上部電極としてAl電極6を形成してMI
M型誘電体キャパシタを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、電子素子および
その製造方法ならびに誘電体キャパシタおよびその製造
方法ならびに光学素子およびその製造方法に関し、例え
ば、半導体デバイスに用いられる容量素子あるいは光変
調器などの光学素子に適用して好適なものである。
【0002】
【従来の技術】半導体デバイスにおける容量素子とし
て、Ta2 5 膜などの高誘電体膜を用いた誘電体キャ
パシタがある。この高誘電体膜を用いた誘電体キャパシ
タとしてこれまでに実用化されているものは、MIS
(Metal-Insulator-Semiconductor)型誘電体キャパシタ
であり、MIM(Metal-Insulator-Metal)型誘電体キャ
パシタはまだ実用化されていない。
【0003】このMIM型誘電体キャパシタの下部電極
の材料については、これまでに研究が行われており、T
iNなどが候補として挙げられている。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
MIM型誘電体キャパシタには、次のような問題があっ
た。すなわち、一般に、Ta2 5 膜などの酸化物から
なる高誘電体膜は、成膜直後は膜中の酸素欠損により絶
縁特性が悪いため、その改善を行うことが必要である。
この改善のための手法として、RTO(Rapid Thermal
Oxidation)、酸素(O2 )プラズマアニール、オゾン
(O3 )アニールなどが用いられているが、これらの熱
プロセス中に高誘電体膜を通して下部電極に酸素が達
し、下部電極の表面が酸化されてしまうことにより、高
誘電体膜/下部電極界面の劣化が生じてしまう。
【0005】例えば、下部電極の材料としてTiNを、
高誘電体膜としてTa2 5 膜(比誘電率は約28)を
採用した場合には、上述の熱プロセス中に、下部電極を
構成するTiNのTiとTa2 5 膜とが反応すること
により、Ta2 5 膜/下部電極界面に、比誘電率がT
2 5 膜よりもかなり低いTa−Ti−O膜が形成さ
れる。このようにTa2 5 膜/下部電極界面にTa−
Ti−O膜が形成されると、このMIM型誘電体キャパ
シタの容量値は、Ta2 5 膜/下部電極界面にTa−
Ti−O膜が形成されないときに比べて大幅に低下して
しまうため、高誘電体膜としてのTa2 5 膜の特性を
発揮することができなかった。また、Ta−Ti−O膜
はTa2 5 膜/下部電極界面に不均一に形成されるた
め、誘電体キャパシタの特性劣化などの原因となってい
た。
【0006】さらに、本発明者の検討によれば、同様な
問題は、高誘電体膜を用いた誘電体キャパシタだけでな
く、より一般的に、下部電極その他の導電層上に高誘電
体膜その他の各種の酸化膜を形成する場合全般に生じ得
るものであり、その解決が望まれるものである。
【0007】したがって、この発明の目的は、使用する
誘電体膜の特性を十分に発揮することができる誘電体キ
ャパシタおよびその製造方法を提供することにある。
【0008】この発明の他の目的は、使用する機能性酸
化膜の特性を十分に発揮することができる電子素子およ
びその製造方法を提供することにある。
【0009】この発明のさらに他の目的は、使用する機
能性酸化膜の特性を十分に発揮することができる光学素
子およびその製造方法を提供することにある。
【0010】
【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、鋭意検討を行った。そ
の結果、Ta2 5 膜などの高誘電体膜を用いたMIM
型誘電体キャパシタの下部電極の材料としては、導電性
を有するTaN、より一般的には、TaNを主成分とす
る材料が優れているという結論に至った。そして、この
ように下部電極の材料としてTaNを主成分とする材料
を用いる場合には、その上に直接Ta25 膜などの高
誘電体膜を成膜するのではなく、まず、下部電極の表面
を酸化してTa−O−N膜、より一般的には、少なくと
もTaとNとを含む酸化膜を形成し、その上に高誘電体
膜を成膜することが有効であることを見い出した。すな
わち、下部電極の表面にこのような少なくともTaとN
とを含む酸化膜を形成しておくと、高誘電体膜の成膜後
に絶縁特性の改善などのために酸素を含む雰囲気中で熱
プロセスを施しても、この高誘電体膜/下部電極界面は
安定に保たれ、この高誘電体膜/下部電極界面の構造が
不均一となることがない。また、TaNを主成分とする
材料からなる下部電極の表面を酸化することにより形成
される少なくともTaとNとを含む酸化膜は誘電性を示
すが、その比誘電率はTa−Ti−O膜などに比べて大
きく、Ta−O−N膜の場合には約25とTa2 5
の比誘電率(約28)に近い値である。したがって、高
誘電体膜/下部電極界面に少なくともTaとNとを含む
酸化膜を形成しても、誘電体キャパシタの容量値の低下
はほとんど生じない。
【0011】以上は高誘電体膜を用いた誘電体キャパシ
タについてであるが、強誘電体膜を用いた誘電体キャパ
シタにおいても、下部電極の表面に少なくともTaとN
とを含む酸化膜を形成することにより、容量値の減少は
多少あり得るものの、強誘電体膜/下部電極界面の安定
化により特性の向上を図ることができるという利点を得
ることができる。さらに、誘電体キャパシタだけでな
く、より一般的には、TaNを主成分とする材料からな
る導電層上に各種の機能性酸化膜を形成する場合に、そ
の導電層の表面に少なくともTaとNとを含む酸化膜を
形成することにより、同様な利点を得ることができる。
【0012】この発明は、本発明者による以上のような
検討に基づいて案出されたものである。すなわち、上記
目的を達成するために、この発明の第1の発明は、Ta
Nを主成分とする材料からなる導電層と、導電層上の少
なくともTaとNとを含む酸化膜と、少なくともTaと
Nとを含む酸化膜上の機能性酸化膜とを有することを特
徴とする電子素子である。
【0013】この発明の第2の発明は、TaNを主成分
とする材料からなる導電層を形成する工程と、導電層の
表面の酸化を行うことにより少なくともTaとNとを含
む酸化膜を形成する工程と、少なくともTaとNとを含
む酸化膜上に機能性酸化膜を形成する工程とを有するこ
とを特徴とする電子素子の製造方法である。
【0014】この発明の第3の発明は、TaNを主成分
とする材料からなる下部電極と、下部電極上の少なくと
もTaとNとを含む酸化膜と、酸化膜上の酸化物からな
る誘電体膜と、誘電体膜上の上部電極とを有することを
特徴とする誘電体キャパシタである。
【0015】この発明の第4の発明は、TaNを主成分
とする材料からなる下部電極を形成する工程と、下部電
極の表面の酸化を行うことにより少なくともTaとNと
を含む酸化膜を形成する工程と、少なくともTaとNと
を含む酸化膜上に酸化物からなる誘電体膜を形成する工
程と、誘電体膜上に上部電極を形成する工程とを有する
ことを特徴とする誘電体キャパシタの製造方法である。
【0016】この発明の第5の発明は、TaNを主成分
とする材料からなる導電層と、導電層上の少なくともT
aとNとを含む酸化膜と、少なくともTaとNとを含む
酸化膜上の機能性酸化膜とを有することを特徴とする光
学素子である。
【0017】この発明の第6の発明は、TaNを主成分
とする材料からなる導電層を形成する工程と、導電層の
表面の酸化を行うことにより少なくともTaとNとを含
む酸化膜を形成する工程と、少なくともTaとNとを含
む酸化膜上に機能性酸化膜を形成する工程とを有するこ
とを特徴とする光学素子の製造方法である。
【0018】この発明の第1、第2、第5または第6の
発明において、機能性酸化膜とは、電子素子または光学
素子に持たせる機能に応じた特性を有するものであり、
例えば高誘電体膜、強誘電体膜、超伝導体膜、圧電体
膜、焦電体膜などを含む。この機能性酸化膜の具体例を
挙げると、Ta2 5 膜、CeO2 膜、ZrO2 膜、Y
安定化ZrO2 膜など、ペロブスカイト型結晶構造を有
する(Ba,Sr)TiO3 (BST)、Pb(Zr,
Ti)O3 (PZT)、(Pb,La)(Zr,Ti)
3 (PLZT)、SrTiO3 (STO)、BaTi
3 (BTO)、PbTiO3 (PTO)などの膜、層
状ペロブスカイト型結晶構造を有するSrBi2 Ta2
9 (SBT)などの膜、いわゆる酸化物高温超伝導体
である(La1-x Srx 2 CuO4 、YBa2 Cu3
7-d などの膜、非線形光学効果を有するLiNb
3 、LiTaO3 、KTa1-x Nbx 3 などの膜で
ある。
【0019】この発明において、導電層あるいは下部電
極の表面の酸化は、基本的にはどのような酸化法を用い
て行ってもよいが、導電層あるいは下部電極の耐熱温度
以下の酸化温度で導電層あるいは下部電極の表面に必要
十分な膜厚でしかも良質の酸化膜を形成することができ
る酸化法を用いて行うのが望ましい。具体的には、この
導電層あるいは下部電極の表面の酸化は、好適には、オ
ゾンを含む雰囲気中で熱処理を行うことにより行う。ま
た、導電層あるいは下部電極は、典型的にはTaNから
なり、このときその表面に形成される酸化膜はTa−O
−N膜である。また、誘電体キャパシタにおける誘電体
膜としては、好適には、下部電極の表面に形成される少
なくともTaとNとを含む酸化膜による容量値の減少を
防ぐために、この酸化膜の比誘電率と同程度以上のもの
を用いる。このような誘電体膜としては、例えばTa2
5 膜、CeO2 膜、ZrO2 膜などが挙げられる。こ
れらの膜の比誘電率はいずれも20〜30である。
【0020】この発明において、機能性酸化膜あるいは
酸化物からなる誘電体膜上に設けられる導電層あるいは
上部電極の材料としては、例えば、WN、TaN、Ti
Nなどの導電性の金属窒化物やAlその他の金属などが
挙げられる。
【0021】上述のように構成されたこの発明によれ
ば、TaNを主成分とする材料からなる導電層あるいは
下部電極の表面の少なくともTaとNとを含む酸化膜に
より、機能性酸化膜あるいは酸化物からなる誘電体膜の
成膜後に絶縁特性などの改善のために酸化性雰囲気中で
熱プロセスを施しても、その熱プロセス中に機能性酸化
膜あるいは酸化物からなる誘電体膜を通して酸素が導電
層あるいは下部電極に達してこれらが酸化されたり、そ
れらの界面の構造が不均一になったりすることがなくな
る。
【0022】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
【0023】まず、この発明の第1の実施形態について
説明する。図1はこの第1の実施形態によるMIM型誘
電体キャパシタの製造方法を示す。
【0024】この第1の実施形態においては、図1Aに
示すように、まず、低抵抗のn+ 型Si基板1の表面を
希フッ酸などにより洗浄して自然酸化膜などを除去した
後、その表面に接合層としてのTa膜2および下部電極
としてのTaN膜3を順次成膜する。n+ 型Si基板1
としては、例えば(100)面方位または(111)面
方位のものを用いる。Ta膜2の膜厚は例えば100n
m、TaN膜3の膜厚は例えば200nmである。これ
らのTa膜2およびTaN膜3の成膜には例えばスパッ
タリング法を用いる。このスパッタリング法による成膜
時の条件の例を挙げると、ガス圧比はAr/O2 =60
/40、圧力は0.30〜0.35Pa、RFパワーは
220〜240W、基板温度は約180℃とする。
【0025】次に、TaN膜3が形成されたn+ 型Si
基板1を、例えばRTA(Rapid Thermal Annealing)法
によりアニール温度に加熱しておき、大気圧下でオゾン
ガスを含む雰囲気中におけるアニール、すなわちオゾン
アニールを行う。ここで、このオゾンアニールの雰囲気
中のオゾン濃度はO3 /O2 比で例えば5〜20体積
%、アニール温度は例えば300〜350℃、アニール
時間は例えば10分間とする。これによって、図1Bに
示すように、TaN膜3の表面の酸化が行われ、良質の
Ta−O−N膜4が均一に形成される。このTa−O−
N膜4の膜厚は例えば5〜10nmである。
【0026】図3はこのオゾンアニールに用いられるオ
ゾンアニール装置の例を示す。図3に示すように、この
オゾンアニール装置においては、オゾンアニールを行う
べき基板11が入れられる例えば石英製のチャンバー1
2にオゾン発生器13が接続され、このオゾン発生器1
3により発生されたオゾンをチャンバー12内に流すこ
とができるようになっている。なお、チャンバー12
は、例えば8インチ径の基板11を処理することができ
るように設計されている。チャンバー12内において
は、ヒータ(図示せず)上に、アニールを行うべき基板
11が載せられるようになっている。そして、この基板
11は、RTA法により加熱可能になっている。また、
チャンバー12には冷却管14が取り付けられ、この冷
却管14に常時例えば水を流すことによりチャンバー1
2の内壁およびオゾンガスの流れの経路付近を冷却する
ことができるようになっており、これによって、オゾン
の寿命を長くし、また、オゾン濃度を所望の値に保持す
ることができるようになっている。
【0027】ここで、Ta−O−N膜4の比誘電率を調
べるために、このTa−O−N膜4上に、直径200〜
800μmの穴が空いた金属製のマスク(いわゆるメタ
ルマスク)を用いて真空蒸着法により選択的にAl膜を
形成することによりAl電極(図示せず)を形成してキ
ャパシタ構造を形成し、その容量−電圧特性を測定し
た。その結果を図2に示す。図2より、Ta−O−N膜
4の比誘電率は25であることがわかる。
【0028】次に、Ta−O−N膜4上に高誘電体膜を
成膜するが、上述のようにTa−O−N膜4の比誘電率
は25であることから、このTa−O−N膜4がキャパ
シタの容量値を下げないようにするために、この高誘電
体膜としては比誘電率が25前後のものを用いる。ここ
では、この高誘電体膜として、図1Cに示すように、比
誘電率が約28のTa2 5 膜5を成膜する。このTa
2 5 膜5の成膜には例えば減圧CVD法を用いる。こ
の減圧CVD法による成膜時の条件の例を挙げると、ペ
ンタエトキシタンタル(Ta2 (OC2 5 5 )の有
機液体原料を用い、それを気化させたものと酸素ガスと
を混合して原料ガスとし、このときペンタエトキシタン
タルの流量は0.05sccm、酸素の流量は500s
ccmとし、キャリアガスとしてはヘリウムガスを用
い、成膜中の圧力は65Pa、成膜温度は400〜48
0℃、例えば450℃、膜厚は5nm、成膜速度は約1
0nm/分とする。
【0029】すでに述べたように、一般に高誘電体膜は
成膜直後には酸素欠損が存在するため、そのままでは絶
縁特性が悪く、リーク電流が多い。そこで、Ta2 5
膜5の絶縁特性を改善するために、このTa2 5 膜5
が形成されたSi基板1を、例えばRTA法によりアニ
ール温度に加熱しておき、大気圧下でオゾンアニールを
行う。ここで、このオゾンアニールの雰囲気中のオゾン
濃度はO3 /O2 比で例えば5〜20体積%、アニール
温度は300〜500℃、例えば450℃、アニール時
間は5〜60分間、例えば15分間とする。このオゾン
アニールも例えば図3に示すオゾンアニール装置を用い
て行う。
【0030】上述のようにしてオゾンアニールを行った
後、図1Dに示すように、Ta2 5 膜5上に、直径2
00〜800μmの穴が空いたメタルマスクを用いて真
空蒸着法により選択的にAl膜を形成することにより上
部電極としてのAl電極6を形成する。
【0031】以上により、TaN膜3からなる下部電極
と、その上にTa−O−N膜4を介して形成されたTa
2 5 膜5と、その上に形成されたAl電極6からなる
上部電極とからなるMIM型誘電体キャパシタが形成さ
れる。
【0032】図4は電流−電圧測定により得られたリー
ク電流密度−電界強度曲線を示す。図4中、aはTa2
5 膜5の成膜後、大気圧下において400℃で5分間
オゾンアニールを行った試料、bはTa2 5 膜5の成
膜後、大気圧下において450℃で5分間オゾンアニー
ルを行った試料、cはTa2 5 膜5の成膜後にオゾン
アニールを行わない試料についての測定結果である。図
4からわかるように、Ta2 5 膜5の成膜後、大気圧
下において400〜450℃で5分間オゾンアニールを
行った試料(図4のa、b)では、リーク電流密度が極
めて低く、リーク特性に顕著な改善が見られているが、
特に、大気圧下において450℃で5分間オゾンアニー
ルを行った試料(図4のb)では、1.5MV/cmの
電界強度で約3×10-8A/cm2 以下の低いリーク電
流密度となっている。このレベルのリーク電流密度は、
バイポーラICやDRAMなどにおけるキャパシタとし
て用いるの十分に低い。
【0033】ここで、オゾンアニールがなぜ、酸化物の
絶縁性の向上に有効であるかについて説明する。すなわ
ち、オゾンは、通常、無声放電により酸素ガスが次のよ
うに分解されることにより生成される。
【0034】 3O2 →2O3 (−68.2 cal/mol) (1) このオゾンは、酸化物の表面付近で、熱エネルギーによ
って、次式で示されるように、強力な酸化力を持つ活性
化酸素O(3p)と酸素(O2 )とに分解される。
【0035】 O3 →O(3p)+O2 (2) このようにして生成された活性化酸素O(3p)は、酸
化物の表面および酸化物中の酸素欠陥と結合してこの酸
素欠陥を埋める。それによって、電流リークの主たる原
因がなくなり、酸化物の絶縁性が向上する。
【0036】上述のようにして作製されたMIM型誘電
体キャパシタの容量−電圧特性を測定した結果、Ta2
5 膜5およびTa−O−N膜4の全体の比誘電率は2
5であった。これより、Ta2 5 膜5の成膜に続いて
オゾンアニールを行った後でも、Ta2 5 膜5および
Ta−O−N膜4の全体の比誘電率を低下させるような
寄生容量は形成されないことがわかる。
【0037】以上のように、この第1の実施形態によれ
ば、TaN膜3を下部電極として用い、その表面にTa
−O−N膜4を形成してからその上に高誘電体膜として
のTa2 5 膜5を形成しているため、Ta2 5 膜5
の形成後に絶縁特性などの改善のために酸化性雰囲気中
で熱プロセスを施しても、Ta−O−N膜4の存在によ
り、Ta2 5 膜5とTaN膜3との界面でTaN膜3
が酸化されたり、その界面の構造が不均一になったりす
るのを防止することができる。また、Ta−O−N膜4
の比誘電率はTa2 5 膜5とほぼ同一であるため、容
量値の低下がなく、高誘電体膜であるTa2 5 膜5の
特性を十分に発揮することができる。
【0038】さらに、大型のn+ 型Si基板1を用いた
場合にも、オゾンアニールによりTa2 5 膜5に均一
に活性化酸素を供給することができるため、大量生産に
適している。また、Ta2 5 膜5の処理にプラズマを
使用しないので、チャンバー内壁からのクロスコンタミ
ネーションやスパッタリング効果による表面荒れの問題
がない。しかも、オゾンアニールの温度は300〜50
0℃と低温であることにより、このオゾンアニール処理
により、Ta2 5 膜5の組成ずれなどが生じない。
【0039】以上により、特性が良好で容量値も大きい
MIM型誘電体キャパシタを実現することができる。
【0040】図5はこの発明の第2の実施形態を示す。
この第2の実施形態においては、この発明を、高周波バ
イポーラICのキャパシタとして用いられるMIM型誘
電体キャパシタに適用した場合について説明する。
【0041】図5に示すように、この第2の実施形態に
おいては、p型Si基板21中にp+ 型アイソレーショ
ン領域22を形成して素子分離を行った後、このp型S
i基板21上にn- 型Siエピタキシャル層23を成長
させる。次に、このn- 型Siエピタキシャル層23を
選択的に熱酸化することによりSiO2 膜からなるフィ
ールド絶縁膜24を形成した後、このフィールド絶縁膜
24により囲まれた部分におけるn- 型Siエピタキシ
ャル層23にn型不純物をイオン注入法または拡散法に
より導入してn+ 型層25を形成する。次に、n- 型S
iエピタキシャル層23上にSiO2 膜26を形成した
後、このSiO2 膜26の所定部分をエッチング除去し
て開口27、28を形成する。次に、開口28の部分に
おけるn+ 型層25上に、第1の実施形態と同様にし
て、Ta膜29およびTaN膜30を順次形成し、さら
にTaN膜30の表面にTa−O−N膜31を形成した
後、その上にTa2 5 膜32を形成する。この後、第
1の実施形態と同様にして、大気圧下において300〜
500℃の温度でオゾンアニールを行う。次に、開口2
7の部分に不純物がドープされた多結晶Si膜33を介
してAl電極34を形成するとともに、開口28の部分
に形成されたTa2 5 膜32上にAl電極35を形成
する。ここで、TaN膜32からなる下部電極と、その
上にTa−O−N膜31を介して形成されたTa2 5
膜32と、その上に形成されたAl電極35からなる上
部電極とによりMIM型誘電体キャパシタが形成され
る。
【0042】この第2の実施形態によれば、バイポーラ
ICにおいて、第1の実施形態と同様な特性が良好で容
量値も大きいMIM型誘電体キャパシタをキャパシタに
用いることができる。
【0043】図6はこの発明の第3の実施形態を示す。
この第3の実施形態においては、この発明を、DRAM
における単純スタック構造を有するキャパシタに適用し
た場合について説明する。
【0044】図6に示すように、この第3の実施形態に
おいては、あらかじめ素子が形成されたp型Si基板4
1上に層間絶縁膜42を形成した後、p型Si基板41
中に形成された、アクセストランジスタとしてのnチャ
ネルMOSFETのn+ 型のドレイン領域43の上の部
分の層間絶縁膜42をエッチング除去してコンタクトホ
ール44を形成する。次に、このコンタクトホール44
内に多結晶Siプラグ45を形成する。次に、第1の実
施形態と同様にして全面にTa膜46、TaN膜47を
順次成膜し、さらにTaN膜47の表面にTa−0−N
膜48を形成した後、これらのTa−O−N膜48、T
aN膜47およびTa膜46を、多結晶Siプラグ45
上の部分が残されるようにエッチングによりパターニン
グする。次に、全面にTa2 5 膜49を成膜した後、
第1の実施形態と同様にして、大気圧下において300
〜500℃の温度でオゾンアニールを行う。この後、T
2 5 膜49上に例えばTaN膜50を形成する。こ
こで、TaN膜47からなる下部電極と、その上にTa
−O−N膜48を介して形成されたTa2 5 膜49
と、その上に形成されたTaN膜50からなる上部電極
とによりMIM型誘電体キャパシタが形成される。
【0045】この第3の実施形態によれば、DRAMに
おいて、第1の実施形態と同様な特性が良好で容量値も
大きいMIM型誘電体キャパシタをキャパシタに用いる
ことができる。
【0046】また、Ta−O−N膜48を形成するため
のオゾンアニール、Ta2 5 膜49の成膜およびその
後のオゾンアニールはいずれも500℃以下の低温で行
っていることにより、p型Si基板41中に形成された
ドレイン領域43その他の拡散層に対して不純物の再拡
散などの悪影響をおよぼすことがなく、したがって今
後、例えばいわゆるSALICIDE(Self-Aligned S
ilicide)技術をゲート配線などに使用する際には、埋め
込み型高密度メモリ(Embedded High-Density Memory)
におけるキャパシタ形成技術として最も有望である。
【0047】次に、この発明の第4の実施形態について
説明する。この第4の実施形態においては、この発明を
光変調器に適用した場合について説明する。
【0048】この第4の実施形態においては、図7に示
すように、n+ 型Si基板51上にTa膜52およびT
aN膜53を順次成膜し、さらにTaN膜53の表面を
オゾンアニールにより酸化してTa−O−N膜54を形
成した後、その上にPLZT膜55を成膜する。次に、
オゾンアニールを行った後、PLZT膜55上にAl電
極56を形成する。これによって、TaN膜53からな
る下部電極と、その上にTa−O−N膜54を介して形
成されたPLZT膜55と、その上に形成されたAl電
極56からなる上部電極とからなる光変調素子が形成さ
れる。このときの基板の前処理、成膜、オゾンアニール
などのプロセスや条件は第1の実施形態と同様であるの
で、説明を省略する。
【0049】この第4の実施形態によれば、光変調用の
光学膜としてのPLZT膜55の特性を十分に発揮する
ことができ、特性が良好な光変調素子を実現することが
できる。
【0050】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【0051】例えば、上述の第1の実施形態において
は、n+ 型Si基板1上にキャパシタを形成する場合に
ついて説明したが、キャパシタを形成する基板は例えば
GaAs基板のような他の半導体基板であってもよく、
さらには透明電極が形成されているガラス基板などであ
ってもよい。
【0052】また、上述の第1の実施形態においては、
この発明をMIM型誘電体キャパシタに適用した場合に
ついて説明したが、この発明は、超伝導素子、圧電素
子、焦電素子などの各種の電子素子に適用することもで
きる。さらに、上述の第4の実施形態においては、この
発明を光変調素子に適用した場合について説明したが、
この発明は、光偏向素子、第2高調波発生素子などの各
種の光学素子に適用することもできる。
【0053】また、図3に示すオゾンアニール装置の構
成は一例に過ぎず、必要に応じて他の構成のものを用い
てもよい。また、例えば、チャンバー12は、必要に応
じて、例えばステンレス鋼製としてもよい。
【0054】
【発明の効果】以上説明したように、この発明によれ
ば、TaNを主成分とする材料からなる導電層あるいは
下部電極の表面に少なくともTaとNとを含む酸化膜を
形成していることにより、使用する機能性酸化膜あるい
は誘電体膜の特性を十分に発揮することができ、良好な
特性を有する電子素子、誘電体キャパシタあるいは光学
素子を実現することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態による誘電体キャパ
シタの製造方法を説明するための断面図である。
【図2】この発明の第1の実施形態においてTa−O−
N膜の比誘電率を調べるために測定された容量−電圧特
性を示す略線図である。
【図3】この発明の第1の実施形態においてオゾンアニ
ールに用いられるオゾンアニール装置を示す略線図であ
る。
【図4】この発明の第1の実施形態におけるオゾンアニ
ールによるTa2 5 膜のリーク特性の改善の効果を説
明するための略線図である。
【図5】この発明の第2の実施形態を説明するための断
面図である。
【図6】この発明の第3の実施形態を説明するための断
面図である。
【図7】この発明の第4の実施形態を説明するための断
面図である。
【符号の説明】
1、51・・・n+ 型Si基板、2、29、46、52
・・・Ta膜、3、30、47、53・・・TaN膜、
4、31、48、54・・・Ta−O−N膜、5、3
2、49・・・Ta2 5 膜、6、35、56・・・A
l電極、55・・・PLZT膜
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/8242 H01G 4/06 102 37/02 H01L 27/10 651 39/02 ZAA 41/08 L 39/24 ZAA 41/09

Claims (30)

    【特許請求の範囲】
  1. 【請求項1】 TaNを主成分とする材料からなる導電
    層と、 上記導電層上の少なくともTaとNとを含む酸化膜と、 上記少なくともTaとNとを含む酸化膜上の機能性酸化
    膜とを有することを特徴とする電子素子。
  2. 【請求項2】 上記少なくともTaとNとを含む酸化膜
    は上記導電層の表面の酸化を行うことにより形成された
    ものであることを特徴とする請求項1記載の電子素子。
  3. 【請求項3】 上記導電層はTaNからなることを特徴
    とする請求項1記載の電子素子。
  4. 【請求項4】 上記少なくともTaとNとを含む酸化膜
    はTa−O−N膜であることを特徴とする請求項1記載
    の電子素子。
  5. 【請求項5】 上記機能性酸化膜は高誘電体膜、強誘電
    体膜、超伝導体膜、圧電体膜または焦電体膜であること
    を特徴とする請求項1記載の電子素子。
  6. 【請求項6】 TaNを主成分とする材料からなる導電
    層を形成する工程と、 上記導電層の表面の酸化を行うことにより少なくともT
    aとNとを含む酸化膜を形成する工程と、 上記少なくともTaとNとを含む酸化膜上に機能性酸化
    膜を形成する工程とを有することを特徴とする電子素子
    の製造方法。
  7. 【請求項7】 オゾンを含む雰囲気中で熱処理を行うこ
    とにより上記導電層の表面の酸化を行うようにしたこと
    を特徴とする請求項6記載の電子素子の製造方法。
  8. 【請求項8】 上記導電層はTaNからなることを特徴
    とする請求項6記載の電子素子の製造方法。
  9. 【請求項9】 上記少なくともTaとNとを含む酸化膜
    はTa−O−N膜であることを特徴とする請求項6記載
    の電子素子の製造方法。
  10. 【請求項10】 上記機能性酸化膜は高誘電体膜、強誘
    電体膜、超伝導体膜、圧電体膜または焦電体膜であるこ
    とを特徴とする請求項6記載の電子素子の製造方法。
  11. 【請求項11】 TaNを主成分とする材料からなる下
    部電極と、 上記下部電極上の少なくともTaとNとを含む酸化膜
    と、 上記少なくともTaとNとを含む酸化膜上の酸化物から
    なる誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
    誘電体キャパシタ。
  12. 【請求項12】 上記酸化膜は上記下部電極の表面の酸
    化を行うことにより形成されたものであることを特徴と
    する請求項11記載の誘電体キャパシタ。
  13. 【請求項13】 上記下部電極はTaNからなることを
    特徴とする請求項11記載の誘電体キャパシタ。
  14. 【請求項14】 上記少なくともTaとNとを含む酸化
    膜はTa−O−N膜であることを特徴とする請求項11
    記載の誘電体キャパシタ。
  15. 【請求項15】 上記誘電体膜は高誘電体膜または強誘
    電体膜であることを特徴とする請求項11記載の誘電体
    キャパシタ。
  16. 【請求項16】 TaNを主成分とする材料からなる下
    部電極を形成する工程と、 上記下部電極の表面の酸化を行うことにより少なくとも
    TaとNとを含む酸化膜を形成する工程と、 上記酸化膜上に酸化物からなる誘電体膜を形成する工程
    と、 上記誘電体膜上に上部電極を形成する工程とを有するこ
    とを特徴とする誘電体キャパシタの製造方法。
  17. 【請求項17】 オゾンを含む雰囲気中で熱処理を行う
    ことにより上記下部電極の表面の酸化を行うようにした
    ことを特徴とする請求項16載の誘電体キャパシタの製
    造方法。
  18. 【請求項18】 上記下部電極はTaNからなることを
    特徴とする請求項16記載の誘電体キャパシタの製造方
    法。
  19. 【請求項19】 上記少なくともTaとNとを含む酸化
    膜はTa−O−N膜であることを特徴とする請求項16
    記載の誘電体キャパシタの製造方法。
  20. 【請求項20】 上記誘電体膜は高誘電体膜または強誘
    電体膜であることを特徴とする請求項16記載の誘電体
    キャパシタの製造方法。
  21. 【請求項21】 TaNを主成分とする材料からなる導
    電層と、 上記導電層上の少なくともTaとNとを含む酸化膜と、 上記少なくともTaとNとを含む酸化膜上の機能性酸化
    膜とを有することを特徴とする光学素子。
  22. 【請求項22】 上記少なくともTaとNとを含む酸化
    膜は上記導電層の表面の酸化を行うことにより形成され
    たものであることを特徴とする請求項21記載の光学素
    子。
  23. 【請求項23】 上記導電層はTaNからなることを特
    徴とする請求項21記載の光学素子。
  24. 【請求項24】 上記少なくともTaとNとを含む酸化
    膜はTa−O−N膜であることを特徴とする請求項21
    記載の光学素子。
  25. 【請求項25】 上記機能性酸化膜は強誘電体膜、圧電
    体膜または焦電体膜であることを特徴とする請求項21
    記載の光学素子。
  26. 【請求項26】 TaNを主成分とする材料からなる導
    電層を形成する工程と、 上記導電層の表面の酸化を行うことにより少なくともT
    aとNとを含む酸化膜を形成する工程と、 上記少なくともTaとNとを含む酸化膜上に機能性酸化
    膜を形成する工程とを有することを特徴とする光学素子
    の製造方法。
  27. 【請求項27】 オゾンを含む雰囲気中で熱処理を行う
    ことにより上記導電層の表面の酸化を行うようにしたこ
    とを特徴とする請求項26記載の光学素子の製造方法。
  28. 【請求項28】 上記導電層はTaNからなることを特
    徴とする請求項26記載の光学素子の製造方法。
  29. 【請求項29】 上記少なくともTaとNとを含む酸化
    膜はTa−O−N膜であることを特徴とする請求項26
    記載の光学素子の製造方法。
  30. 【請求項30】 上記機能性酸化膜は強誘電体膜、圧電
    体膜または焦電体膜であることを特徴とする請求項26
    記載の光学素子の製造方法。
JP10031012A 1998-02-13 1998-02-13 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法 Pending JPH11233723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10031012A JPH11233723A (ja) 1998-02-13 1998-02-13 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10031012A JPH11233723A (ja) 1998-02-13 1998-02-13 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11233723A true JPH11233723A (ja) 1999-08-27

Family

ID=12319649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10031012A Pending JPH11233723A (ja) 1998-02-13 1998-02-13 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11233723A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008432A (ko) * 1998-12-30 2001-02-05 김영환 고유전체 ta2o5막을 갖는 반도체장치의 커패시터 형성방법
JP2001144272A (ja) * 1999-11-09 2001-05-25 Hyundai Electronics Ind Co Ltd 半導体素子のキャパシタ製造方法
KR20010066386A (ko) * 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
US6316307B1 (en) 1999-01-07 2001-11-13 Hyundai Electronics Industries Co., Ltd. Method of forming a capacitor for a semiconductor memory device
KR100319171B1 (ko) * 1999-12-30 2001-12-29 박종섭 반도체소자의 캐패시터 형성방법
US6337291B1 (en) 1999-07-01 2002-01-08 Hyundai Electronics Industries Co., Ltd. Method of forming capacitor for semiconductor memory device
KR100321178B1 (ko) * 1999-12-30 2002-03-18 박종섭 TaON박막을 갖는 커패시터 제조방법
US6372667B1 (en) 1999-06-25 2002-04-16 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a capacitor for semiconductor memory devices
US6376299B1 (en) 1999-07-02 2002-04-23 Hyundai Electronics Industries, Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6448128B1 (en) 1999-07-01 2002-09-10 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
KR100355610B1 (ko) * 2000-12-29 2002-10-12 주식회사 하이닉스반도체 커패시터의 유전층 형성방법
US6525364B1 (en) 1999-06-25 2003-02-25 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
KR100373162B1 (ko) * 1999-12-29 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6541330B1 (en) 1999-07-01 2003-04-01 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
KR100386450B1 (ko) * 2000-12-29 2003-06-02 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성방법
US6576528B1 (en) 1999-06-29 2003-06-10 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
WO2003054934A1 (de) * 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes halbleiterprodukt mit metall-isolator-metall-kondensator
US6740553B1 (en) 1999-06-25 2004-05-25 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
KR100504435B1 (ko) * 1999-12-23 2005-07-29 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
KR100555494B1 (ko) * 2000-02-21 2006-03-03 삼성전자주식회사 오존 어닐링 공정을 이용한 반도체 장치의 커패시터제조방법
JP2006086223A (ja) * 2004-09-14 2006-03-30 Fuji Xerox Co Ltd 圧電素子、液滴吐出ヘッド及び液滴吐出装置
US7192826B2 (en) 2001-02-19 2007-03-20 Sony Corporation Semiconductor device and process for fabrication thereof
JP2007329189A (ja) * 2006-06-06 2007-12-20 Tdk Corp 薄膜コンデンサ及びその製造方法
WO2018061460A1 (ja) * 2016-09-28 2018-04-05 Tdk株式会社 熱電変換装置

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008432A (ko) * 1998-12-30 2001-02-05 김영환 고유전체 ta2o5막을 갖는 반도체장치의 커패시터 형성방법
US6316307B1 (en) 1999-01-07 2001-11-13 Hyundai Electronics Industries Co., Ltd. Method of forming a capacitor for a semiconductor memory device
US6525364B1 (en) 1999-06-25 2003-02-25 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6787414B2 (en) * 1999-06-25 2004-09-07 Hyundai Electronics Industries Capacitor for semiconductor memory device and method of manufacturing the same
US6740553B1 (en) 1999-06-25 2004-05-25 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6372667B1 (en) 1999-06-25 2002-04-16 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a capacitor for semiconductor memory devices
US6746931B2 (en) 1999-06-29 2004-06-08 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6576528B1 (en) 1999-06-29 2003-06-10 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6541330B1 (en) 1999-07-01 2003-04-01 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6337291B1 (en) 1999-07-01 2002-01-08 Hyundai Electronics Industries Co., Ltd. Method of forming capacitor for semiconductor memory device
US6448128B1 (en) 1999-07-01 2002-09-10 Hyundai Electronics Industries Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
US6376299B1 (en) 1999-07-02 2002-04-23 Hyundai Electronics Industries, Co., Ltd. Capacitor for semiconductor memory device and method of manufacturing the same
JP2001144272A (ja) * 1999-11-09 2001-05-25 Hyundai Electronics Ind Co Ltd 半導体素子のキャパシタ製造方法
KR100504435B1 (ko) * 1999-12-23 2005-07-29 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
KR100373162B1 (ko) * 1999-12-29 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100319171B1 (ko) * 1999-12-30 2001-12-29 박종섭 반도체소자의 캐패시터 형성방법
US6479364B2 (en) * 1999-12-30 2002-11-12 Hyundai Electronics Industries Co., Ltd. Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer
KR100321178B1 (ko) * 1999-12-30 2002-03-18 박종섭 TaON박막을 갖는 커패시터 제조방법
KR20010066386A (ko) * 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
KR100555494B1 (ko) * 2000-02-21 2006-03-03 삼성전자주식회사 오존 어닐링 공정을 이용한 반도체 장치의 커패시터제조방법
KR100386450B1 (ko) * 2000-12-29 2003-06-02 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성방법
KR100355610B1 (ko) * 2000-12-29 2002-10-12 주식회사 하이닉스반도체 커패시터의 유전층 형성방법
US7192826B2 (en) 2001-02-19 2007-03-20 Sony Corporation Semiconductor device and process for fabrication thereof
WO2003054934A1 (de) * 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes halbleiterprodukt mit metall-isolator-metall-kondensator
EP1454345A1 (de) * 2001-12-13 2004-09-08 Infineon Technologies AG Integriertes halbleiterprodukt mit metall-isolator-metall-kondensator
US7233053B2 (en) 2001-12-13 2007-06-19 Infineon Technologies Ag Integrated semiconductor product with metal-insulator-metal capacitor
JP2006086223A (ja) * 2004-09-14 2006-03-30 Fuji Xerox Co Ltd 圧電素子、液滴吐出ヘッド及び液滴吐出装置
JP2007329189A (ja) * 2006-06-06 2007-12-20 Tdk Corp 薄膜コンデンサ及びその製造方法
WO2018061460A1 (ja) * 2016-09-28 2018-04-05 Tdk株式会社 熱電変換装置

Similar Documents

Publication Publication Date Title
JPH11233723A (ja) 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
US6144060A (en) Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature
KR19990030200A (ko) 커패시터와 mos 트랜지스터를 갖는 반도체 기억소자
JP3989195B2 (ja) 2段階熱処理による半導体メモリ素子のキャパシタ製造方法
KR100319571B1 (ko) 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정
KR20020035620A (ko) 배리어층을 갖는 집적회로와 그 제조방법
KR19980079665A (ko) 반도체 장치의 커패시터 제조방법
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
US6949477B2 (en) Method of fabricating a capacitive element for a semiconductor device
JPH10229080A (ja) 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
JP3225913B2 (ja) 半導体装置の製造方法
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
JP3317295B2 (ja) 容量素子の製造方法
KR100364793B1 (ko) 반도체 소자의 박막 결정화 방법
KR100219518B1 (ko) 반도체 장치 커패시터의 제조방법
US20020047148A1 (en) Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
WO2002073680A2 (en) Method of making layered superlattice material with ultra-thin top layer
KR100671605B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100309127B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100347534B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20020035982A (ko) 반도체 소자의 게이트 형성방법
KR20020058522A (ko) 강유전체 캐패시터 제조 방법
KR19980043549A (ko) 반도체 메모리소자의 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041222