JP3989195B2 - ２段階熱処理による半導体メモリ素子のキャパシタ製造方法 - Google Patents
２段階熱処理による半導体メモリ素子のキャパシタ製造方法 Download PDFInfo
- Publication number
- JP3989195B2 JP3989195B2 JP2001196515A JP2001196515A JP3989195B2 JP 3989195 B2 JP3989195 B2 JP 3989195B2 JP 2001196515 A JP2001196515 A JP 2001196515A JP 2001196515 A JP2001196515 A JP 2001196515A JP 3989195 B2 JP3989195 B2 JP 3989195B2
- Authority
- JP
- Japan
- Prior art keywords
- atmosphere
- upper electrode
- capacitor
- manufacturing
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010438 heat treatment Methods 0.000 title claims description 91
- 239000003990 capacitor Substances 0.000 title claims description 67
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 239000012298 atmosphere Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 63
- 229910052760 oxygen Inorganic materials 0.000 claims description 58
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 53
- 239000001301 oxygen Substances 0.000 claims description 53
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 239000011261 inert gas Substances 0.000 claims description 11
- 150000004706 metal oxides Chemical class 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910000510 noble metal Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 229910052741 iridium Inorganic materials 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 229910019899 RuO Inorganic materials 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 4
- 229910052786 argon Inorganic materials 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- 229910002367 SrTiO Inorganic materials 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 230000002950 deficient Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ素子の製造方法に係り、特にキャパシタの電気的特性を改善するための熱処理工程を含むキャパシタの製造方法に関する。
【０００２】
【従来の技術】
半導体メモリ素子が高集積化されるにつれてメモリセル面積が減少し、これによるセルキャパシタンスの減少はメモリ素子、例えば、キャパシタを含むＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の集積度増加に深刻な障害要因になっている。セルキャパシタンスの減少はメモリセルの読出能力を低下させ、ソフトエラー率を増加させるだけでなく低電圧での素子動作を難しくして、素子作動時に電力消耗を過多にする。これにより、超高集積半導体メモリ素子を製造するためにはセルキャパシタンスを増加させうる方法を開発しなければならない。
【０００３】
一般的に、セルキャパシタンス誘電特性は等価酸化膜の厚さ（Ｔｏｘｅｑ）と漏れ電流密度で評価される。等価酸化膜の厚さはシリコン酸化物ではない他の誘電物質よりなる誘電体膜をシリコン酸化物よりなる誘電体膜の厚さに換算した値であって、その値が小さいほどキャパシタンスが増加する。また、漏れ電流密度はキャパシタの電気的特性を向上させるためにその値が低いことが望ましい。
【０００４】
セルキャパシタンスを増加させるための方法として、キャパシタの誘電体膜としてシリコン窒化膜やシリコン酸化膜を使用せずに高誘電率を有する高誘電体膜に取り替える研究がなされている。それにより、Ｔａ2Ｏ5、（Ｂａ、Ｓｒ）ＴｉＯ3（ＢＳＴ）、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3（ＰＺＴ）で代表される絶縁性金属酸化物が半導体メモリ素子用キャパシタ誘電体膜材料として注目されている。
【０００５】
前記のように高誘電率を有する誘電体膜を採用するキャパシタを製造する方法において、キャパシタの漏れ電流特性及び誘電特性を改善するために通常的に上部電極を形成した後、酸素を含む雰囲気下で熱処理を行う。このように熱処理を行えばキャパシタの漏れ電流特性は改善されるが、希望の漏れ電流特性改善効果を得るためには熱処理温度が高くなければならない。また、満足できる水準の電気的特性を得るためには誘電膜の種類、誘電膜の熱処理状態によって上部電極形成後に行われる熱処理温度が変わらねばならない。
【０００６】
一方、集積化され続く半導体素子で適正水準のキャパシタンスを得るためにＲｕ、Ｐｔのような貴金属を電極物質として採用する技術が開発されている。
【０００７】
例えば、誘電体膜として窒素雰囲気下で結晶化されたＴａ2Ｏ5膜を形成した場合には上部電極形成後に酸素雰囲気下で５００℃以上の温度で熱処理してこそ漏れ電流特性を改善させうる。しかし、上部電極として前記Ｔａ2Ｏ5膜上にＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法で形成されたＲｕ膜を形成した場合に、前記上部電極を形成した後に酸素雰囲気下での熱処理温度が４５０℃以上になればＲｕよりなる上部電極が酸化されてしまうので、４５０℃以上で熱処理することが不可能である。前記Ｔａ2Ｏ5膜を誘電体膜で形成した場合に４００℃の熱処理温度では漏れ電流の改善効果が非常に小さい。
【０００８】
また、誘電体膜としてＣＶＤ方法で形成されたＢＳＴ膜を採用する場合には、上部電極を形成した後に酸素雰囲気下で５００℃以上の温度で熱処理してこそ満足できる電気的特性を得られる。しかし、上部電極としてＲｕ膜を形成した場合に、Ｒｕ膜は４５０℃以上で急激に酸化されるので５００℃以上の温度で熱処理することは不可能である。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、キャパシタの漏れ電流特性及び誘電特性を向上させるための熱処理温度を低めなくても、上部電極の酸化を抑制することによってキャパシタの電気的特性を効果的に改善できる半導体メモリ素子のキャパシタ製造方法を提供することである。
【００１０】
【課題を解決するための手段】
前記目的を達成するために、本発明の一様態に係る半導体メモリ素子のキャパシタ製造方法では、半導体基板上に下部電極を形成する。前記下部電極上に誘電体膜を形成し、前記誘電体膜を熱処理して結晶化させる。前記熱処理された誘電体膜上に貴金属または貴金属酸化物よりなる上部電極を形成する。酸素を含む第１雰囲気下で、２００〜６００℃（ただし、６００℃は除く）の範囲内で選択され、前記上部電極の酸化温度より低い第１温度で前記上部電極が形成された結果物を第１熱処理する。酸素を含まない第２雰囲気下で３００〜９００℃の範囲内で選択され、前記第１温度より高い第２温度で前記第１熱処理された結果物を第２熱処理する。
【００１１】
前記下部電極はドーピングされたポリシリコン、ＴｉＮ、ＴａＮ、ＷＮ、Ｗ、Ｐｔ、Ｒｕ、Ｉｒ、ＲｕＯ2またはＩｒＯ2よりなる単一膜またはこれらの複合膜より構成されうる。
【００１２】
前記誘電体膜はＴａ２Ｏ５、ＴｉＯ２、（Ｂａ、Ｓｒ）ＴｉＯ３（ＢＳＴ）、ＳｒＴｉＯ３（ＳＴ）またはＰｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）よりなる単一膜またはこれらの複合膜よりなりうる。
【００１３】
前記上部電極はＲｕ、Ｐｔ、Ｉｒ、ＲｕＯ2またはＩｒＯ2よりなりうる。
【００１４】
前記第１熱処理段階で前記第１雰囲気は酸素を０．０１〜１００体積％の濃度で含む。この時に、前記第１雰囲気はＯ2、Ｎ2ＯまたはＯ3ガスを含みうる。前記第２熱処理段階で、前記第２雰囲気は不活性ガス雰囲気または高真空雰囲気である。前記第１熱処理段階及び第２熱処理段階は同じチャンバにおいてインサイチューで行うことができる。
【００１５】
本発明の一様態に係る半導体メモリ素子のキャパシタ製造方法では、前記下部電極を形成した後、前記下部電極を覆うシリコン窒化膜を形成する段階をさらに含むことができる。
【００１６】
本発明の一様態に係る半導体メモリ素子のキャパシタ製造方法では、前記誘電体膜形成段階後、前記誘電体膜を熱処理する段階をさらに含みうる。前記誘電体膜を酸素を含む雰囲気下で熱処理する場合には２００〜８００℃の温度下で熱処理する。前記誘電体膜を酸素を含まない雰囲気下で熱処理する場合には５００〜８００℃の温度下で熱処理する。
【００１７】
本発明の他の様態に係る半導体メモリ素子のキャパシタ製造方法では、半導体基板上に下部電極を形成する。前記下部電極上にＴａ２Ｏ５膜よりなる誘電体膜を形成する。前記誘電体膜を熱処理して結晶化させる。前記熱処理された誘電体膜上にＲｕよりなる上部電極を形成する。酸素を含む第１雰囲気下で、３００〜５００℃の範囲内で選択され、前記上部電極の酸化温度より低い第１温度で前記上部電極が形成された結果物を第１熱処理する。酸素を含まない第２雰囲気下で５００〜７００℃の範囲内で選択され、第１温度より高い第２温度で前記第１熱処理された結果物を第２熱処理する。
【００１８】
本発明によれば、キャパシタの電気的特性を向上させるために上部電極形成後に２段階熱処理により上部電極の表面を酸化させなくても誘電体膜のキュアリング効果を十分に得られるので、キャパシタの漏れ電流特性及び誘電特性が改善されて向上した電気的特性を得られる。
【００１９】
【発明の実施の形態】
次に、本発明の望ましい実施例について添付図面を参照して詳細に説明する。
【００２０】
次に例示する実施例をいろいろな形態に変形でき、本発明の範囲が後述する実施例に限定されるのではない。本発明の実施例は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。添付図面で膜または領域の大きさまたは厚さは明細書の明確性のために誇張されたものである。また、ある膜が他の膜または基板の”上”にあると記載された場合、前記ある膜が前記他
の膜の上に直接存在する場合もあり、その間に第３の他の膜が介在する場合もある。
【００２１】
図１ないし図７は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した断面図である。
【００２２】
図１を参照すれば、半導体基板１０上に下部電極２０を形成する。前記下部電極２０はドーピングされたポリシリコン、Ｗ、Ｐｔ、Ｒｕ、Ｉｒなどの金属、ＴｉＮ、ＴａＮ、ＷＮなどの伝導性金属窒化物、またはＲｕＯ2、ＩｒＯ2などの伝導性金属酸化物よりなる単一膜、またはこれらの複合膜よりなりうる。
【００２３】
図２を参照すれば、前記下部電極２０を覆うシリコン窒化膜３０を形成する。前記シリコン窒化膜３０を形成する理由は、後続工程中に前記下部電極２０が酸化されて等価酸化膜の厚さ（Ｔｏｘｅｑ）が厚くなる現象を防止するためである。前記シリコン窒化膜３０を形成することは、前記下部電極２０をドーピングされたポリシリコンで形成した場合に特に効果的である。前記シリコン窒化膜３０を形成するために、前記下部電極２０が形成された結果物をＮＨ3雰囲気下で熱処理して前記下部電極２０の露出された表面を窒化させる方法を用いる。または、ＣＶＤ方法を用いてＳｉ3Ｎ4膜を蒸着する方法を用いることもできる。前記シリコン窒化膜３０は約５〜３０Å範囲内の厚さに形成することが望ましい。前記シリコン窒化膜３０の形成段階は場合によって省略できる。
【００２４】
図３を参照すれば、前記シリコン窒化膜３０が形成された結果物の全面に誘電体膜４０を形成する。
【００２５】
前記誘電体膜４０はＴａ２Ｏ５、ＴｉＯ２、（Ｂａ、Ｓｒ）ＴｉＯ３（ＢＳＴ）、ＳｒＴｉＯ３（ＳＴ）またはＰｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）よりなる単一膜またはこれらの複合膜よりなりうる。
【００２６】
前記誘電体膜４０としてＴａ2Ｏ5膜を形成する場合にはその厚さを約４０〜１００Åの範囲内にすることが望ましい。
【００２７】
図４を参照すれば、前記誘電体膜４０を熱処理４２する。前記誘電体膜４０としてＴａ2Ｏ5膜を形成した場合、前記熱処理４２は２００〜９００℃の温度で熱処理できる。前記熱処理４２は酸素を含まない不活性ガス雰囲気または酸素を含む雰囲気下で行うことができる。前記誘電体膜４０の熱処理４２を不活性ガス雰囲気下で行う場合には、前記熱処理４２時の温度は５００〜８００℃の範囲内で選択されうる。また、前記誘電体膜４０の熱処理４２を酸素を含む雰囲気下で行う場合には、前記熱処理４２時の温度は２００〜８００℃の範囲内で選択されうる。前記誘電体膜４０の熱処理４２を酸素を含む雰囲気下で行うためにＯ2、Ｎ2ＯまたはＯ3ガスを使用できる。前記熱処理４２によって前記誘電体膜４０を結晶化させ、後続の高温熱処理工程で受けられる影響を減らして電気的特性を改善させうる。
【００２８】
図５を参照すれば、前記熱処理４２された誘電体膜４０上に上部電極５０を形成する。
【００２９】
前記上部電極５０は、酸素分子に対して分解触媒の役割をして酸素に対してある程度透過性を有する８族の貴金属元素、例えばＲｕ、Ｐｔ、Ｉｒまたは伝導性貴金属酸化物、例えばＲｕＯ2、ＩｒＯ2よりなりうる。
【００３０】
図６を参照すれば、酸素を含む第１雰囲気下で、２００〜６００℃の範囲内で選択され、前記上部電極５０の酸化温度より低い第１温度Ｔ1で前記上部電極５０が形成された結果物を第１熱処理５２する。この時、酸素を含む前記第１雰囲気は酸素を０．０１〜１００体積％、望ましくは約５体積％の濃度で含むようにする。このために、前記第１雰囲気はＯ2、Ｎ2ＯまたはＯ3ガスを含ませうる。この時、前記第１雰囲気の残りのガスはＮ2またはＡｒのような不活性ガスよりなる。
【００３１】
例えば、前記誘電体膜４０がＴａ2Ｏ5膜よりなり、前記上部電極５０がＣＶＤ方法で蒸着されたＲｕ膜よりなる場合、前記第１熱処理５２時の第１温度Ｔ1を３００〜５００℃、望ましくは３５０〜４５０℃とすることができる。
【００３２】
酸素を含む第１雰囲気で行われる前記第１熱処理５２は前記上部電極５０の酸化温度より低い第１温度Ｔ1で行われるので、前記上部電極５０の露出された表面が酸化されなく、前記第１雰囲気中に含まれた酸素は前記上部電極５０を透過し、その結果、前記上部電極５０と誘電体膜４０との界面付近に酸素原子がたまる。前記界面付近にたまっている酸素原子は低い反応温度によって前記誘電体膜４０をキュアリングできずに前記界面付近に未反応状態で残っている。
【００３３】
前記第１熱処理５２のために、ファーネスまたはバッチ式熱処理設備を用いることができる。望ましくは、前記第１熱処理５２はＲＴＰ（ｒａｐｉｄ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓｉｎｇ）ファーネスで行う。
【００３４】
図７を参照すれば、前記第１熱処理５２された結果物は酸素を含まない第２雰囲気下で第２熱処理５４する。前記第２熱処理５４は、３００〜９００℃の範囲内で選択され、前記第１温度Ｔ1より高い第２温度Ｔ2で行う。
【００３５】
前記第２熱処理５４のために、ファーネスまたはバッチ式熱処理設備を用いることができる。前記第１熱処理５２及び第２熱処理５４は同一チャンバにおいてインサイチューで行うことが望ましい。
【００３６】
前記第２熱処理５４のために、前記第２雰囲気はＮ2またはＡｒのような不活性ガス雰囲気または高真空雰囲気とすることができる。
【００３７】
例えば、前記誘電体膜４０がＴａ2Ｏ5膜よりなり、前記上部電極５０がＣＶＤ方法で蒸着されたＲｕ膜よりなる場合、前記第２熱処理５４時の第２温度Ｔ2を５００〜７００℃、望ましくは６００〜６５０℃とすることができる。
【００３８】
前記第２熱処理５４時に適用される前記第２温度Ｔ2は前記誘電体膜４０内の酸素欠乏をキュアリングし、前記上部電極５０と誘電体膜４０との界面に存在するダングリング結合（ｄａｎｇｌｉｎｇ ｂｏｎｄ）をなくすのに充分な温度に選択する。
【００３９】
前記のようにキャパシタの電気的特性を向上させるための熱処理のために、前記上部電極５０が形成された結果物に対して酸素を含む第１雰囲気下で前記上部電極５０の酸化温度より低い第１温度Ｔ1で行われる前記第１熱処理５２と、酸素を含まない第２雰囲気下で前記第１温度Ｔ1より高い第２温度Ｔ2で行われる前記第２熱処理５４よりなる２段階熱処理を連続的に行うので、前記上部電極５０の表面は酸化されない状態で前記誘電体膜４０のキュアリング効果を十分に得られる。したがって、前記上部電極５０の酸化なしにキャパシタの漏れ電流特性及び誘電特性が改善されうる。
【００４０】
図８及び図９は、本発明に係る方法によって製造されたキャパシタの漏れ電流特性を評価した結果を示したグラフである。図８は対照例として評価された結果であり、図９は本発明に係る方法によって製造されたキャパシタについての評価結果を示す。
【００４１】
図８及び図９の評価のために、半導体基板上にドーピングされたポリシリコンよりなる下部電極を４００Åの厚さに形成した後、ＲＴＮ（ｒａｐｉｄ ｔｈｅｒｍａｌ ｎｉｔｒｉｄａｔｉｏｎ）処理して前記下部電極上にシリコン窒化膜を形成した。その後、ＣＶＤ方法を用いて前記シリコン窒化膜上にＴａ2Ｏ5よりなる誘電体膜を９０Åの厚さに形成した。前記誘電体膜をＮ2雰囲気下で７００℃の温度で熱処理して結晶化させた後、ＣＶＤ方法を用いて前記誘電体膜上にＲｕ膜を８００Åの厚さに形成し、これをパターニングして上部電極を形成した。その後、Ｏ2を５体積％で含有し、残りのガスはＮ2よりなる雰囲気下で、前記上部電極が酸化されない温度の４００℃で前記上部電極が形成された結果物を１次熱処理した後に漏れ電流を測定した結果、図８に示したような結果が得られた。図８には、前記上部電極を形成した直後の漏れ電流測定結果（−●−）と前記上部電極が形成された結果物を前記条件によって１次熱処理した後に得られた漏れ電流測定結果（−□−）が共に示されている。図８の結果から、前記上部電極が形成された結果物を前記条件によって１次熱処理だけ施した状態では前記１次熱処理前に比べて漏れ電流の改善効果が大きくないことが分かる。これは誘電体膜のキュアリングが十分になされなかったからである。
【００４２】
図９は、前記条件で第１熱処理された結果物に対して追加で１００体積％のＮ2雰囲気下で６００℃の温度で２次熱処理した後に得られた漏れ電流評価結果である。前記条件によって２次熱処理を施せば特に低電圧領域で漏れ電流特性が大きく改善されることを図９の結果で確認できる。
【００４３】
前記のような結果が得られる理由は次の通りである。１次熱処理時の雰囲気中に含まれた酸素は前記上部電極表面を酸化させずに前記上部電極を透過するが、前記１次熱処理温度の４００℃では反応温度が充分でないので、誘電体膜内に存在する欠陥をキュアリングできずに前記上部電極と誘電体膜との界面にたまり、このように界面にたまっていた酸素原子が後続の２次熱処理されながら前記誘電体膜内の欠陥をキュアリングする。すなわち、酸素を含む雰囲気下において４００℃で行われる次熱処理後に漏れ電流特性の改善効果が不充分な理由は、酸素の供給量が問題になるのではなく、誘電体膜内の欠陥との反応程度が重要な因子として作用するからであると判断できる。
【００４４】
【発明の効果】
本発明に係る半導体メモリ素子のキャパシタ製造方法では上部電極を形成した後、キャパシタの電気的特性を向上させるための熱処理のために、上部電極が形成された結果物に対して酸素を含む第１雰囲気下で前記上部電極の酸化温度より低い第１温度で第１熱処理を行った後、酸素を含まない第２雰囲気下で前記第１温度より高い第２温度で第２熱処理を行う。前記第１熱処理及び第２熱処理よりなる２段階熱処理によって上部電極の表面を酸化させなくても誘電体膜のキュアリング効果を十分に得られるので、キャパシタの漏れ電流特性及び誘電特性が改善されて向上した電気的特性を得られる。
【００４５】
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は前記実施例に限定されずに、本発明の技術的思想の範囲内で当分野における通常の知識を有する者によりいろいろな変形が可能である。
【図面の簡単な説明】
【図１】図１は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図２】図２は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図３】図３は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図４】図４は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図５】図５は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図６】図６は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図７】図７は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図８】図８は、本発明に係る方法によって製造されたキャパシタの漏れ電流特性を評価した結果を示したグラフである。
【図９】図９は、本発明に係る方法によって製造されたキャパシタの漏れ電流特性を評価した結果を示したグラフである。
【符号の説明】
１０…半導体基板
２０…下部電極
【発明の属する技術分野】
本発明は半導体メモリ素子の製造方法に係り、特にキャパシタの電気的特性を改善するための熱処理工程を含むキャパシタの製造方法に関する。
【０００２】
【従来の技術】
半導体メモリ素子が高集積化されるにつれてメモリセル面積が減少し、これによるセルキャパシタンスの減少はメモリ素子、例えば、キャパシタを含むＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の集積度増加に深刻な障害要因になっている。セルキャパシタンスの減少はメモリセルの読出能力を低下させ、ソフトエラー率を増加させるだけでなく低電圧での素子動作を難しくして、素子作動時に電力消耗を過多にする。これにより、超高集積半導体メモリ素子を製造するためにはセルキャパシタンスを増加させうる方法を開発しなければならない。
【０００３】
一般的に、セルキャパシタンス誘電特性は等価酸化膜の厚さ（Ｔｏｘｅｑ）と漏れ電流密度で評価される。等価酸化膜の厚さはシリコン酸化物ではない他の誘電物質よりなる誘電体膜をシリコン酸化物よりなる誘電体膜の厚さに換算した値であって、その値が小さいほどキャパシタンスが増加する。また、漏れ電流密度はキャパシタの電気的特性を向上させるためにその値が低いことが望ましい。
【０００４】
セルキャパシタンスを増加させるための方法として、キャパシタの誘電体膜としてシリコン窒化膜やシリコン酸化膜を使用せずに高誘電率を有する高誘電体膜に取り替える研究がなされている。それにより、Ｔａ2Ｏ5、（Ｂａ、Ｓｒ）ＴｉＯ3（ＢＳＴ）、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3（ＰＺＴ）で代表される絶縁性金属酸化物が半導体メモリ素子用キャパシタ誘電体膜材料として注目されている。
【０００５】
前記のように高誘電率を有する誘電体膜を採用するキャパシタを製造する方法において、キャパシタの漏れ電流特性及び誘電特性を改善するために通常的に上部電極を形成した後、酸素を含む雰囲気下で熱処理を行う。このように熱処理を行えばキャパシタの漏れ電流特性は改善されるが、希望の漏れ電流特性改善効果を得るためには熱処理温度が高くなければならない。また、満足できる水準の電気的特性を得るためには誘電膜の種類、誘電膜の熱処理状態によって上部電極形成後に行われる熱処理温度が変わらねばならない。
【０００６】
一方、集積化され続く半導体素子で適正水準のキャパシタンスを得るためにＲｕ、Ｐｔのような貴金属を電極物質として採用する技術が開発されている。
【０００７】
例えば、誘電体膜として窒素雰囲気下で結晶化されたＴａ2Ｏ5膜を形成した場合には上部電極形成後に酸素雰囲気下で５００℃以上の温度で熱処理してこそ漏れ電流特性を改善させうる。しかし、上部電極として前記Ｔａ2Ｏ5膜上にＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法で形成されたＲｕ膜を形成した場合に、前記上部電極を形成した後に酸素雰囲気下での熱処理温度が４５０℃以上になればＲｕよりなる上部電極が酸化されてしまうので、４５０℃以上で熱処理することが不可能である。前記Ｔａ2Ｏ5膜を誘電体膜で形成した場合に４００℃の熱処理温度では漏れ電流の改善効果が非常に小さい。
【０００８】
また、誘電体膜としてＣＶＤ方法で形成されたＢＳＴ膜を採用する場合には、上部電極を形成した後に酸素雰囲気下で５００℃以上の温度で熱処理してこそ満足できる電気的特性を得られる。しかし、上部電極としてＲｕ膜を形成した場合に、Ｒｕ膜は４５０℃以上で急激に酸化されるので５００℃以上の温度で熱処理することは不可能である。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、キャパシタの漏れ電流特性及び誘電特性を向上させるための熱処理温度を低めなくても、上部電極の酸化を抑制することによってキャパシタの電気的特性を効果的に改善できる半導体メモリ素子のキャパシタ製造方法を提供することである。
【００１０】
【課題を解決するための手段】
前記目的を達成するために、本発明の一様態に係る半導体メモリ素子のキャパシタ製造方法では、半導体基板上に下部電極を形成する。前記下部電極上に誘電体膜を形成し、前記誘電体膜を熱処理して結晶化させる。前記熱処理された誘電体膜上に貴金属または貴金属酸化物よりなる上部電極を形成する。酸素を含む第１雰囲気下で、２００〜６００℃（ただし、６００℃は除く）の範囲内で選択され、前記上部電極の酸化温度より低い第１温度で前記上部電極が形成された結果物を第１熱処理する。酸素を含まない第２雰囲気下で３００〜９００℃の範囲内で選択され、前記第１温度より高い第２温度で前記第１熱処理された結果物を第２熱処理する。
【００１１】
前記下部電極はドーピングされたポリシリコン、ＴｉＮ、ＴａＮ、ＷＮ、Ｗ、Ｐｔ、Ｒｕ、Ｉｒ、ＲｕＯ2またはＩｒＯ2よりなる単一膜またはこれらの複合膜より構成されうる。
【００１２】
前記誘電体膜はＴａ２Ｏ５、ＴｉＯ２、（Ｂａ、Ｓｒ）ＴｉＯ３（ＢＳＴ）、ＳｒＴｉＯ３（ＳＴ）またはＰｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）よりなる単一膜またはこれらの複合膜よりなりうる。
【００１３】
前記上部電極はＲｕ、Ｐｔ、Ｉｒ、ＲｕＯ2またはＩｒＯ2よりなりうる。
【００１４】
前記第１熱処理段階で前記第１雰囲気は酸素を０．０１〜１００体積％の濃度で含む。この時に、前記第１雰囲気はＯ2、Ｎ2ＯまたはＯ3ガスを含みうる。前記第２熱処理段階で、前記第２雰囲気は不活性ガス雰囲気または高真空雰囲気である。前記第１熱処理段階及び第２熱処理段階は同じチャンバにおいてインサイチューで行うことができる。
【００１５】
本発明の一様態に係る半導体メモリ素子のキャパシタ製造方法では、前記下部電極を形成した後、前記下部電極を覆うシリコン窒化膜を形成する段階をさらに含むことができる。
【００１６】
本発明の一様態に係る半導体メモリ素子のキャパシタ製造方法では、前記誘電体膜形成段階後、前記誘電体膜を熱処理する段階をさらに含みうる。前記誘電体膜を酸素を含む雰囲気下で熱処理する場合には２００〜８００℃の温度下で熱処理する。前記誘電体膜を酸素を含まない雰囲気下で熱処理する場合には５００〜８００℃の温度下で熱処理する。
【００１７】
本発明の他の様態に係る半導体メモリ素子のキャパシタ製造方法では、半導体基板上に下部電極を形成する。前記下部電極上にＴａ２Ｏ５膜よりなる誘電体膜を形成する。前記誘電体膜を熱処理して結晶化させる。前記熱処理された誘電体膜上にＲｕよりなる上部電極を形成する。酸素を含む第１雰囲気下で、３００〜５００℃の範囲内で選択され、前記上部電極の酸化温度より低い第１温度で前記上部電極が形成された結果物を第１熱処理する。酸素を含まない第２雰囲気下で５００〜７００℃の範囲内で選択され、第１温度より高い第２温度で前記第１熱処理された結果物を第２熱処理する。
【００１８】
本発明によれば、キャパシタの電気的特性を向上させるために上部電極形成後に２段階熱処理により上部電極の表面を酸化させなくても誘電体膜のキュアリング効果を十分に得られるので、キャパシタの漏れ電流特性及び誘電特性が改善されて向上した電気的特性を得られる。
【００１９】
【発明の実施の形態】
次に、本発明の望ましい実施例について添付図面を参照して詳細に説明する。
【００２０】
次に例示する実施例をいろいろな形態に変形でき、本発明の範囲が後述する実施例に限定されるのではない。本発明の実施例は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。添付図面で膜または領域の大きさまたは厚さは明細書の明確性のために誇張されたものである。また、ある膜が他の膜または基板の”上”にあると記載された場合、前記ある膜が前記他
の膜の上に直接存在する場合もあり、その間に第３の他の膜が介在する場合もある。
【００２１】
図１ないし図７は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した断面図である。
【００２２】
図１を参照すれば、半導体基板１０上に下部電極２０を形成する。前記下部電極２０はドーピングされたポリシリコン、Ｗ、Ｐｔ、Ｒｕ、Ｉｒなどの金属、ＴｉＮ、ＴａＮ、ＷＮなどの伝導性金属窒化物、またはＲｕＯ2、ＩｒＯ2などの伝導性金属酸化物よりなる単一膜、またはこれらの複合膜よりなりうる。
【００２３】
図２を参照すれば、前記下部電極２０を覆うシリコン窒化膜３０を形成する。前記シリコン窒化膜３０を形成する理由は、後続工程中に前記下部電極２０が酸化されて等価酸化膜の厚さ（Ｔｏｘｅｑ）が厚くなる現象を防止するためである。前記シリコン窒化膜３０を形成することは、前記下部電極２０をドーピングされたポリシリコンで形成した場合に特に効果的である。前記シリコン窒化膜３０を形成するために、前記下部電極２０が形成された結果物をＮＨ3雰囲気下で熱処理して前記下部電極２０の露出された表面を窒化させる方法を用いる。または、ＣＶＤ方法を用いてＳｉ3Ｎ4膜を蒸着する方法を用いることもできる。前記シリコン窒化膜３０は約５〜３０Å範囲内の厚さに形成することが望ましい。前記シリコン窒化膜３０の形成段階は場合によって省略できる。
【００２４】
図３を参照すれば、前記シリコン窒化膜３０が形成された結果物の全面に誘電体膜４０を形成する。
【００２５】
前記誘電体膜４０はＴａ２Ｏ５、ＴｉＯ２、（Ｂａ、Ｓｒ）ＴｉＯ３（ＢＳＴ）、ＳｒＴｉＯ３（ＳＴ）またはＰｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）よりなる単一膜またはこれらの複合膜よりなりうる。
【００２６】
前記誘電体膜４０としてＴａ2Ｏ5膜を形成する場合にはその厚さを約４０〜１００Åの範囲内にすることが望ましい。
【００２７】
図４を参照すれば、前記誘電体膜４０を熱処理４２する。前記誘電体膜４０としてＴａ2Ｏ5膜を形成した場合、前記熱処理４２は２００〜９００℃の温度で熱処理できる。前記熱処理４２は酸素を含まない不活性ガス雰囲気または酸素を含む雰囲気下で行うことができる。前記誘電体膜４０の熱処理４２を不活性ガス雰囲気下で行う場合には、前記熱処理４２時の温度は５００〜８００℃の範囲内で選択されうる。また、前記誘電体膜４０の熱処理４２を酸素を含む雰囲気下で行う場合には、前記熱処理４２時の温度は２００〜８００℃の範囲内で選択されうる。前記誘電体膜４０の熱処理４２を酸素を含む雰囲気下で行うためにＯ2、Ｎ2ＯまたはＯ3ガスを使用できる。前記熱処理４２によって前記誘電体膜４０を結晶化させ、後続の高温熱処理工程で受けられる影響を減らして電気的特性を改善させうる。
【００２８】
図５を参照すれば、前記熱処理４２された誘電体膜４０上に上部電極５０を形成する。
【００２９】
前記上部電極５０は、酸素分子に対して分解触媒の役割をして酸素に対してある程度透過性を有する８族の貴金属元素、例えばＲｕ、Ｐｔ、Ｉｒまたは伝導性貴金属酸化物、例えばＲｕＯ2、ＩｒＯ2よりなりうる。
【００３０】
図６を参照すれば、酸素を含む第１雰囲気下で、２００〜６００℃の範囲内で選択され、前記上部電極５０の酸化温度より低い第１温度Ｔ1で前記上部電極５０が形成された結果物を第１熱処理５２する。この時、酸素を含む前記第１雰囲気は酸素を０．０１〜１００体積％、望ましくは約５体積％の濃度で含むようにする。このために、前記第１雰囲気はＯ2、Ｎ2ＯまたはＯ3ガスを含ませうる。この時、前記第１雰囲気の残りのガスはＮ2またはＡｒのような不活性ガスよりなる。
【００３１】
例えば、前記誘電体膜４０がＴａ2Ｏ5膜よりなり、前記上部電極５０がＣＶＤ方法で蒸着されたＲｕ膜よりなる場合、前記第１熱処理５２時の第１温度Ｔ1を３００〜５００℃、望ましくは３５０〜４５０℃とすることができる。
【００３２】
酸素を含む第１雰囲気で行われる前記第１熱処理５２は前記上部電極５０の酸化温度より低い第１温度Ｔ1で行われるので、前記上部電極５０の露出された表面が酸化されなく、前記第１雰囲気中に含まれた酸素は前記上部電極５０を透過し、その結果、前記上部電極５０と誘電体膜４０との界面付近に酸素原子がたまる。前記界面付近にたまっている酸素原子は低い反応温度によって前記誘電体膜４０をキュアリングできずに前記界面付近に未反応状態で残っている。
【００３３】
前記第１熱処理５２のために、ファーネスまたはバッチ式熱処理設備を用いることができる。望ましくは、前記第１熱処理５２はＲＴＰ（ｒａｐｉｄ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓｉｎｇ）ファーネスで行う。
【００３４】
図７を参照すれば、前記第１熱処理５２された結果物は酸素を含まない第２雰囲気下で第２熱処理５４する。前記第２熱処理５４は、３００〜９００℃の範囲内で選択され、前記第１温度Ｔ1より高い第２温度Ｔ2で行う。
【００３５】
前記第２熱処理５４のために、ファーネスまたはバッチ式熱処理設備を用いることができる。前記第１熱処理５２及び第２熱処理５４は同一チャンバにおいてインサイチューで行うことが望ましい。
【００３６】
前記第２熱処理５４のために、前記第２雰囲気はＮ2またはＡｒのような不活性ガス雰囲気または高真空雰囲気とすることができる。
【００３７】
例えば、前記誘電体膜４０がＴａ2Ｏ5膜よりなり、前記上部電極５０がＣＶＤ方法で蒸着されたＲｕ膜よりなる場合、前記第２熱処理５４時の第２温度Ｔ2を５００〜７００℃、望ましくは６００〜６５０℃とすることができる。
【００３８】
前記第２熱処理５４時に適用される前記第２温度Ｔ2は前記誘電体膜４０内の酸素欠乏をキュアリングし、前記上部電極５０と誘電体膜４０との界面に存在するダングリング結合（ｄａｎｇｌｉｎｇ ｂｏｎｄ）をなくすのに充分な温度に選択する。
【００３９】
前記のようにキャパシタの電気的特性を向上させるための熱処理のために、前記上部電極５０が形成された結果物に対して酸素を含む第１雰囲気下で前記上部電極５０の酸化温度より低い第１温度Ｔ1で行われる前記第１熱処理５２と、酸素を含まない第２雰囲気下で前記第１温度Ｔ1より高い第２温度Ｔ2で行われる前記第２熱処理５４よりなる２段階熱処理を連続的に行うので、前記上部電極５０の表面は酸化されない状態で前記誘電体膜４０のキュアリング効果を十分に得られる。したがって、前記上部電極５０の酸化なしにキャパシタの漏れ電流特性及び誘電特性が改善されうる。
【００４０】
図８及び図９は、本発明に係る方法によって製造されたキャパシタの漏れ電流特性を評価した結果を示したグラフである。図８は対照例として評価された結果であり、図９は本発明に係る方法によって製造されたキャパシタについての評価結果を示す。
【００４１】
図８及び図９の評価のために、半導体基板上にドーピングされたポリシリコンよりなる下部電極を４００Åの厚さに形成した後、ＲＴＮ（ｒａｐｉｄ ｔｈｅｒｍａｌ ｎｉｔｒｉｄａｔｉｏｎ）処理して前記下部電極上にシリコン窒化膜を形成した。その後、ＣＶＤ方法を用いて前記シリコン窒化膜上にＴａ2Ｏ5よりなる誘電体膜を９０Åの厚さに形成した。前記誘電体膜をＮ2雰囲気下で７００℃の温度で熱処理して結晶化させた後、ＣＶＤ方法を用いて前記誘電体膜上にＲｕ膜を８００Åの厚さに形成し、これをパターニングして上部電極を形成した。その後、Ｏ2を５体積％で含有し、残りのガスはＮ2よりなる雰囲気下で、前記上部電極が酸化されない温度の４００℃で前記上部電極が形成された結果物を１次熱処理した後に漏れ電流を測定した結果、図８に示したような結果が得られた。図８には、前記上部電極を形成した直後の漏れ電流測定結果（−●−）と前記上部電極が形成された結果物を前記条件によって１次熱処理した後に得られた漏れ電流測定結果（−□−）が共に示されている。図８の結果から、前記上部電極が形成された結果物を前記条件によって１次熱処理だけ施した状態では前記１次熱処理前に比べて漏れ電流の改善効果が大きくないことが分かる。これは誘電体膜のキュアリングが十分になされなかったからである。
【００４２】
図９は、前記条件で第１熱処理された結果物に対して追加で１００体積％のＮ2雰囲気下で６００℃の温度で２次熱処理した後に得られた漏れ電流評価結果である。前記条件によって２次熱処理を施せば特に低電圧領域で漏れ電流特性が大きく改善されることを図９の結果で確認できる。
【００４３】
前記のような結果が得られる理由は次の通りである。１次熱処理時の雰囲気中に含まれた酸素は前記上部電極表面を酸化させずに前記上部電極を透過するが、前記１次熱処理温度の４００℃では反応温度が充分でないので、誘電体膜内に存在する欠陥をキュアリングできずに前記上部電極と誘電体膜との界面にたまり、このように界面にたまっていた酸素原子が後続の２次熱処理されながら前記誘電体膜内の欠陥をキュアリングする。すなわち、酸素を含む雰囲気下において４００℃で行われる次熱処理後に漏れ電流特性の改善効果が不充分な理由は、酸素の供給量が問題になるのではなく、誘電体膜内の欠陥との反応程度が重要な因子として作用するからであると判断できる。
【００４４】
【発明の効果】
本発明に係る半導体メモリ素子のキャパシタ製造方法では上部電極を形成した後、キャパシタの電気的特性を向上させるための熱処理のために、上部電極が形成された結果物に対して酸素を含む第１雰囲気下で前記上部電極の酸化温度より低い第１温度で第１熱処理を行った後、酸素を含まない第２雰囲気下で前記第１温度より高い第２温度で第２熱処理を行う。前記第１熱処理及び第２熱処理よりなる２段階熱処理によって上部電極の表面を酸化させなくても誘電体膜のキュアリング効果を十分に得られるので、キャパシタの漏れ電流特性及び誘電特性が改善されて向上した電気的特性を得られる。
【００４５】
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は前記実施例に限定されずに、本発明の技術的思想の範囲内で当分野における通常の知識を有する者によりいろいろな変形が可能である。
【図面の簡単な説明】
【図１】図１は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図２】図２は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図３】図３は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図４】図４は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図５】図５は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図６】図６は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図７】図７は、本発明の望ましい実施例に係る半導体メモリ素子のキャパシタ製造方法を説明するために工程順序に従って示した一工程の断面図である。
【図８】図８は、本発明に係る方法によって製造されたキャパシタの漏れ電流特性を評価した結果を示したグラフである。
【図９】図９は、本発明に係る方法によって製造されたキャパシタの漏れ電流特性を評価した結果を示したグラフである。
【符号の説明】
１０…半導体基板
２０…下部電極
Claims (47)
- 半導体基板上に下部電極を形成する段階と、
前記下部電極上に誘電体膜を形成する段階と、
前記誘電体膜を熱処理して結晶化させる段階と、
前記熱処理された誘電体膜上に貴金属または貴金属酸化物よりなる上部電極を形成する段階と、
酸素を含む第１雰囲気下で、２００〜６００℃（ただし、６００℃は除く）の範囲内で選択され、前記上部電極の酸化温度より低い第１温度で前記上部電極が形成された半導体基板を第１熱処理する段階と、
酸素を含まない第２雰囲気下で、３００〜９００℃の範囲内で選択され、前記第１温度より高い第２温度で前記第１熱処理された半導体基板を第２熱処理する段階とを含むことを特徴とする半導体メモリ素子のキャパシタ製造方法。 - 前記下部電極はドーピングされたポリシリコン、金属、電気伝導性金属窒化物または電気伝導性金属酸化物よりなることを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記下部電極はドーピングされたポリシリコン、ＴｉＮ、ＴａＮ、ＷＮ、Ｗ、Ｐｔ、Ｒｕ、Ｉｒ、ＲｕＯ２またはＩｒＯ２よりなる単一膜またはこれらの複合膜より構成されることを特徴とする請求項２に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記誘電体膜はＴａ２Ｏ５、ＴｉＯ２、（Ｂａ、Ｓｒ）ＴｉＯ３（ＢＳＴ）、ＳｒＴｉＯ３（ＳＴ）またはＰｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）よりなる単一膜またはこれらの複合膜よりなることを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記上部電極はＲｕ、Ｐｔ、Ｉｒ、ＲｕＯ２またはＩｒＯ２よりなることを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第１熱処理段階で前記第１雰囲気は酸素を０．０１〜１００体積％の濃度で含むことを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第１熱処理段階で前記第１雰囲気はＯ２、Ｎ２ＯまたはＯ３ガスを含むことを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第１熱処理段階で、前記第１雰囲気は不活性ガスをさらに含むことを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第２熱処理段階で、前記第２雰囲気は不活性ガス雰囲気であることを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第２熱処理段階で、前記第２雰囲気は高真空雰囲気であることを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第１熱処理段階はＲＴＰ（ｒａｐｉｄ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓｉｎｇ）ファーネスで行うことを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第１熱処理段階及び第２熱処理段階は同じチャンバでインサイチュー（ｉｎ−ｓｉｔｕ）で行うことを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記下部電極を形成した後、
前記下部電極を覆うシリコン窒化膜を形成する段階をさらに含むことを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。 - 前記シリコン窒化膜を形成する段階は、ドーピングされたポリシリコンからなる前記下部電極をＮＨ３雰囲気下で熱処理する段階を含むことを特徴とする請求項１３に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記シリコン窒化膜はＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法によって形成されることを特徴とする請求項１３に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記シリコン窒化膜は５〜３０Åの厚さに形成されることを特徴とする請求項１３に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記誘電体膜を熱処理して結晶化させる段階は酸素を含む雰囲気下で行うことを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記誘電体膜を熱処理して結晶化させる段階は２００〜８００℃の温度下で行うことを特徴とする請求項１７に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記誘電体膜を熱処理して結晶化させる段階は酸素を含まない雰囲気下で行うことを特徴とする請求項１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記誘電体膜を熱処理して結晶化させる段階は５００〜８００℃の温度下で行うことを特徴とする請求項１９に記載の半導体メモリ素子のキャパシタ製造方法。
- 半導体基板上に下部電極を形成する段階と、
前記下部電極上にＴａ２Ｏ５膜よりなる誘電体膜を形成する段階と、
前記誘電体膜を熱処理して結晶化させる段階と、
前記熱処理された誘電体膜上にＲｕよりなる上部電極を形成する段階と、
酸素を含む第１雰囲気下で、３００〜５００℃の範囲内で選択され、前記上部電極の酸化温度より低い第１温度で前記上部電極が形成された半導体基板を第１熱処理する段階と、
酸素を含まない第２雰囲気下で、５００〜７００℃の範囲内で選択され、第１温度より高い第２温度で前記第１熱処理された半導体基板を第２熱処理する段階とを含むことを特徴とする半導体メモリ素子のキャパシタ製造方法。 - 前記下部電極はドーピングされたポリシリコン、金属、電気伝導性金属窒化物または電気伝導性金属酸化物よりなることを特徴とする請求項２１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記下部電極はドーピングされたポリシリコン、ＴｉＮ、ＴａＮ、ＷＮ、Ｗ、Ｐｔ、Ｒｕ、Ｉｒ、ＲｕＯ２またはＩｒＯ２よりなる単一膜またはこれらの複合膜より構成されることを特徴とする請求項２２に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記誘電体膜を熱処理して結晶化させる段階は酸素を含む雰囲気下で行うことを特徴とする請求項２１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記誘電体膜を熱処理して結晶化させる段階は２００〜８００℃の温度下で行うことを特徴とする請求項２４に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記誘電体膜を熱処理して結晶化させる段階は酸素を含まない雰囲気下で行うことを特徴とする請求項２１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記誘電体膜を熱処理して結晶化させる段階は５００〜８００℃の温度下で行うことを特徴とする請求項２６に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第１熱処理段階で、前記第１雰囲気は酸素を０．０１〜１００体積％の濃度で含むことを特徴とする請求項２１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第１熱処理段階で前記第１雰囲気はＯ２、Ｎ２ＯまたはＯ３ガスを含むことを特徴とする請求項２１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第１熱処理段階は３５０〜４５０℃の温度で行うことを特徴とする請求項２１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第１熱処理段階で、前記第１雰囲気は不活性ガスをさらに含むことを特徴とする請求項２１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第２熱処理段階で、前記第２雰囲気は不活性ガス雰囲気であることを特徴とする請求項２１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第２熱処理段階は６００〜６５０℃の温度で行うことを特徴とする請求項２１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記第１熱処理段階及び第２熱処理段階は同じチャンバでインサイチューで行うことを特徴とする請求項２１に記載の半導体メモリ素子のキャパシタ製造方法。
- 前記下部電極を形成した後、
前記下部電極を覆うシリコン窒化膜を形成する段階をさらに含むことを特徴とする請求項２１に記載の半導体メモリ素子のキャパシタ製造方法。 - 半導体基板上に下部電極を形成する段階と、
前記下部電極上に誘電体膜を形成する段階と、
前記誘電体膜を熱処理して結晶化させる段階と、
前記熱処理された誘電体膜上に貴金属または貴金属酸化物よりなる上部電極を形成する段階と、
２００℃と前記上部電極の酸化温度より低い第１温度限界との間の範囲内にある第１温度を有する酸素含有雰囲気に前記上部電極を露出させる段階と、
前記上部電極の酸化温度より高い第２温度を有する酸素を含まない雰囲気に前記上部電極を露出させる段階とを含むことを特徴とする集積回路キャパシタ製造方法。 - 前記上部電極を形成する前に、前記誘電体膜を熱処理して結晶化させる段階は酸素を含まない雰囲気で行うことを特徴とする請求項３６に記載の集積回路キャパシタ製造方法。
- 前記酸素を含まない雰囲気はアルゴン及び窒素よりなる群から選択される不活性ガスを含むことを特徴とする請求項３６に記載の集積回路キャパシタ製造方法。
- 前記誘電体膜形成段階前に、前記下部電極上にシリコン窒化膜を形成する段階をさらに含むことを特徴とする請求項３６に記載の集積回路キャパシタ製造方法。
- 前記酸素含有雰囲気に前記上部電極を露出させる段階では、酸素が前記上部電極を通じて前記誘電体膜内に移動するのに充分な時間の間に前記上部電極を酸素含有雰囲気に露出させることを特徴とする請求項３６に記載の集積回路キャパシタ製造方法。
- 半導体基板上に下部電極を形成する段階と、
前記下部電極上に誘電体膜を形成する段階と、
前記誘電体膜を熱処理して結晶化させる段階と、
前記熱処理された誘電体膜上に金属または金属酸化物よりなる上部電極を形成する段階と、
２００℃と前記上部電極の酸化温度より低い第１温度限界との間の範囲内にある第１温度を有する酸素含有雰囲気に前記上部電極を露出させる段階と、
前記上部電極の酸化温度より高い第２温度を有する酸素を含まない雰囲気に前記上部電極を露出させる段階とを含むことを特徴とする集積回路キャパシタ製造方法。 - 前記金属または金属酸化物はＲｕ、Ｐｔ、Ｉｒ、ＲｕＯ２及びＩｒＯ２よりなる群から選択される導電材料であることを特徴とする請求項４１に記載の集積回路キャパシタ製造方法。
- 前記酸素を含まない雰囲気はアルゴン及び窒素よりなる群から選択される不活性ガスを含むことを特徴とする請求項４１に記載の集積回路キャパシタ製造方法。
- 前記誘電体膜形成段階前に、前記下部電極上にシリコン窒化膜を形成する段階をさらに含むことを特徴とする請求項４１に記載の集積回路キャパシタ製造方法。
- 前記酸素含有雰囲気に前記上部電極を露出させる段階では、酸素が前記上部電極を通じて前記誘電体膜内に移動するのに充分な時間内に前記上部電極を酸素含有雰囲気に露出させることを特徴とする請求項４１に記載の集積回路キャパシタ製造方法。
- 半導体基板上に下部電極を形成する段階と、
前記下部電極上に誘電体膜を形成する段階と、
前記誘電体膜を熱処理して結晶化させる段階と、
前記熱処理された誘電体膜上に金属または金属酸化物よりなる上部電極を形成する段階と、
２００℃と前記上部電極の酸化温度より低い第１温度限界との範囲内にある第１温度を有する酸素含有雰囲気に前記上部電極を露出させる段階と、
前記上部電極の酸化温度より高く、前記誘電体膜内の酸素欠乏領域内に前記第１温度を有する酸素含有雰囲気に前記上部電極を露出させる段階において蓄積された酸素の拡散を通じて前記誘電体膜をキュアリングするのに十分に高い第２温度を有する酸素を含まない雰囲気に前記上部電極を露出させる段階とを含むことを特徴とする集積回路キャパシタ製造方法。 - 前記誘電体膜形成段階前に、前記下部電極上にシリコン窒化膜を形成する段階をさらに含むことを特徴とする請求項４６に記載の集積回路キャパシタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR00P78547 | 2000-12-19 | ||
| KR1020000078547A KR100360413B1 (ko) | 2000-12-19 | 2000-12-19 | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002203914A JP2002203914A (ja) | 2002-07-19 |
| JP3989195B2 true JP3989195B2 (ja) | 2007-10-10 |
Family
ID=19703265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001196515A Expired - Fee Related JP3989195B2 (ja) | 2000-12-19 | 2001-06-28 | ２段階熱処理による半導体メモリ素子のキャパシタ製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6472319B2 (ja) |
| JP (1) | JP3989195B2 (ja) |
| KR (1) | KR100360413B1 (ja) |
| DE (1) | DE10131716B4 (ja) |
| FR (1) | FR2818440B1 (ja) |
| GB (1) | GB2370412B (ja) |
| TW (1) | TW495923B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| US20020158245A1 (en) * | 2001-04-26 | 2002-10-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers |
| KR100425450B1 (ko) * | 2001-06-26 | 2004-03-30 | 삼성전자주식회사 | 금속-절연층-금속 캐패시터 제조 방법 |
| US7019332B2 (en) * | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
| US20040079285A1 (en) * | 2002-10-24 | 2004-04-29 | Motorola, Inc. | Automation of oxide material growth in molecular beam epitaxy systems |
| KR100750051B1 (ko) * | 2002-10-30 | 2007-08-16 | 매그나칩 반도체 유한회사 | 엠아이엠 구조 형성방법 |
| US6885065B2 (en) * | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
| US6963090B2 (en) * | 2003-01-09 | 2005-11-08 | Freescale Semiconductor, Inc. | Enhancement mode metal-oxide-semiconductor field effect transistor |
| KR100505679B1 (ko) * | 2003-03-19 | 2005-08-03 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| KR100593441B1 (ko) * | 2004-02-02 | 2006-06-28 | 삼성전자주식회사 | 촉매층이 형성된 기판을 이용하는 반응챔버의 클리닝 방법 |
| US20060068535A1 (en) * | 2004-09-04 | 2006-03-30 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices |
| JP4589092B2 (ja) | 2004-12-03 | 2010-12-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2006278550A (ja) | 2005-03-28 | 2006-10-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100804492B1 (ko) * | 2005-10-12 | 2008-02-20 | 재단법인서울대학교산학협력재단 | 루테늄 전극과 이산화티탄 유전막을 이용하는 반도체소자의 커패시터 및 그 제조 방법 |
| JP2006245612A (ja) * | 2006-05-26 | 2006-09-14 | Elpida Memory Inc | 容量素子の製造方法 |
| US20090065896A1 (en) * | 2007-09-07 | 2009-03-12 | Seoul National University Industry Foundation | CAPACITOR HAVING Ru ELECTRODE AND TiO2 DIELECTRIC LAYER FOR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME |
| KR100970203B1 (ko) * | 2007-11-01 | 2010-07-14 | 구본광 | 가변 장식부재가 구비된 조명등 커버 및 그 제조방법 |
| KR101007887B1 (ko) * | 2007-11-26 | 2011-01-14 | 주식회사 두본 | 2단계 열처리를 이용한 ＳｉＯ2-ＴｉＯ2계 복합무기섬유의 제조방법 |
| KR101428017B1 (ko) * | 2012-12-17 | 2014-08-11 | 서울대학교산학협력단 | SrRuO3 전극의 제조 방법, 캐패시터의 제조 방법, 및 반도체 소자 |
| JP6206159B2 (ja) * | 2013-12-17 | 2017-10-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
| KR930001428A (ko) | 1991-06-12 | 1993-01-16 | 김광호 | 반도체장치의 제조방법 |
| US5372859A (en) * | 1992-10-20 | 1994-12-13 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Enhanced fatigue and retention in ferroelectric thin film memory capacitors by post-top electrode anneal treatment |
| JPH0855967A (ja) * | 1994-07-29 | 1996-02-27 | Texas Instr Inc <Ti> | 強誘電体薄膜キャパシタの製造方法 |
| KR100207467B1 (ko) * | 1996-02-29 | 1999-07-15 | 윤종용 | 반도체 장치의 커패시터 제조 방법 |
| JP3215345B2 (ja) * | 1997-03-19 | 2001-10-02 | 富士通株式会社 | 半導体装置の製造方法 |
| GB2326279B (en) | 1997-06-11 | 2002-07-31 | Hyundai Electronics Ind | Method of forming a capacitor of a semiconductor device |
| KR100244251B1 (ko) * | 1997-06-19 | 2000-02-01 | 김영환 | 반도체 소자의 커패시터 제조 방법 |
| JPH11220095A (ja) * | 1998-01-30 | 1999-08-10 | Sony Corp | 誘電体キャパシタの製造方法 |
| JP3183243B2 (ja) | 1998-02-25 | 2001-07-09 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
| KR100284737B1 (ko) * | 1998-03-26 | 2001-03-15 | 윤종용 | 고유전율의유전막을갖는반도체장치의커패시터제조방법 |
| JP2000022105A (ja) * | 1998-06-30 | 2000-01-21 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| GB2358284B (en) * | 1999-07-02 | 2004-07-14 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
-
2000
- 2000-12-19 KR KR1020000078547A patent/KR100360413B1/ko not_active IP Right Cessation
-
2001
- 2001-05-09 US US09/851,910 patent/US6472319B2/en not_active Expired - Fee Related
- 2001-06-20 TW TW090114969A patent/TW495923B/zh not_active IP Right Cessation
- 2001-06-27 FR FR0108478A patent/FR2818440B1/fr not_active Expired - Fee Related
- 2001-06-27 GB GB0115702A patent/GB2370412B/en not_active Expired - Fee Related
- 2001-06-28 JP JP2001196515A patent/JP3989195B2/ja not_active Expired - Fee Related
- 2001-06-29 DE DE10131716A patent/DE10131716B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2370412A (en) | 2002-06-26 |
| DE10131716B4 (de) | 2005-12-01 |
| GB0115702D0 (en) | 2001-08-22 |
| GB2370412B (en) | 2002-11-06 |
| KR100360413B1 (ko) | 2002-11-13 |
| TW495923B (en) | 2002-07-21 |
| US20020076878A1 (en) | 2002-06-20 |
| FR2818440B1 (fr) | 2009-02-13 |
| JP2002203914A (ja) | 2002-07-19 |
| US6472319B2 (en) | 2002-10-29 |
| KR20020049389A (ko) | 2002-06-26 |
| DE10131716A1 (de) | 2002-07-04 |
| FR2818440A1 (fr) | 2002-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3989195B2 (ja) | ２段階熱処理による半導体メモリ素子のキャパシタ製造方法 | |
| US6144060A (en) | Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature | |
| US6740554B2 (en) | Methods to form rhodium-rich oxygen barriers | |
| JP5650185B2 (ja) | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス | |
| JP2001111000A (ja) | 半導体素子及びその製造方法 | |
| US6673668B2 (en) | Method of forming capacitor of a semiconductor memory device | |
| JPH11233723A (ja) | 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法 | |
| US6417042B2 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100215861B1 (ko) | 유전체 박막 제조방법 및 이를 이용한 반도체 장치제조방법 | |
| US6949477B2 (en) | Method of fabricating a capacitive element for a semiconductor device | |
| JPH11297964A (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| US6927166B2 (en) | Method for manufacturing semiconductor devices and integrated circuit capacitors whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed | |
| JP2007081443A (ja) | 半導体装置およびその製造方法 | |
| KR100293721B1 (ko) | 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법 | |
| KR100219518B1 (ko) | 반도체 장치 커패시터의 제조방법 | |
| KR100671605B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100616211B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR0144167B1 (ko) | 확산 배리어의 기능을 갖는 반도체 소자의 전극형성방법 | |
| US6437968B1 (en) | Capacitive element | |
| JP2005191358A (ja) | 強誘電体膜の熱処理方法、容量素子及びその製造方法 | |
| KR20040060083A (ko) | 금속 산화물 하부전극을 구비하는 반도체 소자의 캐패시터형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070717 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |