KR100425450B1 - 금속-절연층-금속 캐패시터 제조 방법 - Google Patents

금속-절연층-금속 캐패시터 제조 방법 Download PDF

Info

Publication number
KR100425450B1
KR100425450B1 KR10-2001-0036584A KR20010036584A KR100425450B1 KR 100425450 B1 KR100425450 B1 KR 100425450B1 KR 20010036584 A KR20010036584 A KR 20010036584A KR 100425450 B1 KR100425450 B1 KR 100425450B1
Authority
KR
South Korea
Prior art keywords
metal layer
metal
forming
delete delete
hemispherical grain
Prior art date
Application number
KR10-2001-0036584A
Other languages
English (en)
Other versions
KR20030000555A (ko
Inventor
주재현
김완돈
원석준
박순연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0036584A priority Critical patent/KR100425450B1/ko
Priority to US10/180,277 priority patent/US6677217B2/en
Publication of KR20030000555A publication Critical patent/KR20030000555A/ko
Priority to US10/715,273 priority patent/US20040070019A1/en
Application granted granted Critical
Publication of KR100425450B1 publication Critical patent/KR100425450B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 기판 상에 형성되는 MIM(금속-절연층-금속)캐패시터에 있어서, 하부 전극이 반구형 그레인 혹을 갖도록 형성하여, 유효면적을 증가시키는 기술이 개시된다. 반구형 그레인 혹은 하부 전극을 구성하는 금속층을 산소 분위기 또는 질소 분위기하에서 열처리하여, 금속층의 표면을 산화시키거나 결정립을 성장시킴으로써 형성된다. MIM캐패시터에 가장 적합한 금속으로는 Pt, Ru, Rh, Os, Ir 및 Pd로 구성된 군에서 선택된 어느 하나가 사용될 수 있으며, 반구형 그레인 혹은 이들 금속과 동일물질로 이루어질 수 있다. 또한, 반구형 그레인 혹을 포함한 하부 전극 형성 시에 도전성 반구형 그레인 혹을 형성하기 위한 열처리 공정이 진행되므로, 하부 전극 상에 형성되는 유전막 또는 상부 전극 형성 이후의 열처리 공정에 의해서 하부 전극의 표면 모폴로지가 급격히 변하는 현상이 완화된다. 따라서, 후속 열처리 공정에 대해 캐패시터를 포함하는 반도체 소자의 특성이 보다 안정하게 된다.

Description

금속-절연층-금속 캐패시터 제조 방법{Method for manufacturing Metal-Insulator-Metal Capacitor}
본 발명은 금속-절연층-금속(MIM:Metal-Insulator-Metal) 캐패시터 제조 방법에 관한 것으로, 특히 유효면적이 증가되고 소자 특성이 향상된 MIM캐패시터 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 단위 셀에 할당되는 면적이 감소하였다. 캐패시터를 포함하는 단위 셀에서, 소자의 특성은 캐패시터의 캐패시턴스에 의해 크게 영향을 받는다. 이에 캐패시터의 캐패시턴스를 증가시키기 위한 각종 연구가 진행되어 오고 있다. 그러한 연구는 첫째, 캐패시터의 유효면적을 증가시키는 방법, 둘째, 양 전극 사이에 위치하는 유전막을 박막화하는 방법, 세째, 유전막을 캐패시턴스가 큰 물질로 구성하는 방법을 이용하여 진행되어 왔다.
위의 세가지 방법 중 둘째 방법은 반도체 소자의 신뢰성을 저하시키는 문제가 있어 개발의 한계가 있으며 세째 방법은 새로운 캐패시터의 제조 공정을 개발해야하는 부담이 있다. 이에 반해 첫째 방법은 전술한 두가지 방법의 문제점을 고려해 볼때, 고집적 반도체 소자의 캐패시터 제조에 가장 적합한 방법으로 알려져 있다.
유효면적을 증가시키기 위해, 캐패시터의 하부 전극이 핀 구조, 실린더 구조 또는 트랜치 구조와 같은 3차원적인 입체 구조를 갖도록 구성하였다. 특히, MIS(Metal-Insulator-Semiconductor) 캐패시터에 있어서, 도핑된 폴리실리콘을 사용하여 하부 전극의 표면에 반구형 그레인 실리콘(HSG;Hemi-spherical Grain Silicon) 혹을 형성하여 캐패시터의 유효 면적을 더욱 증가시켰다. HSG 혹은, 비정질 실리콘층 상면에 폴리 실리콘을 증착한 후 고진공에서 열처리를 하면, 비정질 실리콘 표면의 실리콘 원자가 폴리 실리콘층 표면의 실리콘 원자쪽으로 이동하면서 형성되는 것으로 알려졌다.
한편, 반도체 소자가 16Mb 이상으로 더욱 집적됨에 따라 단위 셀의 면적이 감소하여 MIS 캐패시터보다 더 큰 캐패시턴스를 갖는 구조가 연구되고 있는데, 그 대표적인 예가 누설전류가 상대적으로 적고 캐패시턴스가 큰 MIM캐패시터이다.
일반적으로 MIM캐패시터의 하부 전극으로는 유전막과의 반응이 없고 일함수 값이 높은 Pt, Ru, Ir, Rh, Os등과 같은 귀금속과 그의 도전성 산화물이 사용되고 있다. 특히 Ru가 산소를 포함한 플라즈마에 쉽게 식각될뿐만 아니라 Ru의 산화물이 도전성을 띠므로, MIM캐패시터의 하부 전극 물질로 각광을 받고 있다.
MIM 캐패시터의 하부 전극이 실린더 구조, 핀 구조 또는 트렌치 구조와 같은 입체적인 형태를 띠는 것은 가능하나, 하부 전극이 금속으로 구성되므로, MIS캐패시터에서와 같은 HSG혹을 통한 면적 증대 효과를 획득할 수 없었다.
한편, MIM캐패시터에서는 하부 전극과 유전막을 형성한 뒤 또는 상부 전극까지 형성한 뒤, 열처리 공정을 진행하여 높은 유전상수를 얻기 위해 유전막을 결정화하거나 캐패시터를 큐어링하고 있다. 그러나, 하부 전극과 유전막 증착 이후에 실행되는 후속 열처리에 의해 유전막 내에 미세 균열이 발생될 수 있어 상기 후속 열처리 공정이 제한을 받고 있고, 후속 열처리 공정에 의해 캐패시터의 소자 특성이 열화되는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 유효면적이 증가된 MIM캐패시터 및 그의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 유전막 증착 후의 열처리 공정에 대해 안정한 구조를 갖는 하부전극을 포함하는 캐패시터 및 그의 제조 방법을 제공하는 것이다.
도 1a 및 도 1b는 질소분위기 하의 열처리에 의해 루테늄막의 표면에 형성된 반구형 그레인 혹을 나타낸다.
도 2a 내지 도 2d는 후속 열공정 시 전극의 두께에 따른 루테늄 결정립의 성장을 보여주는 도면들이다.
도 3은 도 1a 또는 도 1b의 반구형 그레인 혹을 포함한 루테늄막을 하부 전극으로 이용한 캐패시터의 단면도이다.
도 4는 본 발명의 사상이 적용된 캐패시터의 하부 전극의 다른 예를 보여주는 도면이다.
도 5는 본 발명의 사상이 적용된 캐패시터의 하부 전극의 또 다른 예를 보여주는 도면이다.
도 6a와 6b 그리고 도 6c는 도 3의 캐패시터를 형성하는 방법의 예들을 보여주는 도면들이다.
도 7a와 7b, 도 8a와 도 8b, 도 9a 내지 도 9c 및 도 10a와 10b는 도 4의 캐패시터를 형성하는 방법의 예들을 보여주는 도면들이다.
도 11a와 도 11b 그리고 도 11c는 도 5의 캐패시터를 형성하는 방법의 예들을 보여주는 도면들이다.
본 발명이 이루고자 하는 기술적 과제를 달성하기 위해, 반도체 기판 상에, 도전성 반구형 그레인 혹을 가지며, 금속으로 이루어진 하부 전극을 갖는 캐패시터를 형성한다.
그리고, 본 발명이 이루고자 하는 다른 기술적 과제를 달성하기 위해, 하부 전극 형성 도중 즉, 유전막의 증착 이전에 하부 전극용 금속층을 열처리한다.
구체적으로 살펴보면, 본 발명에 따른 반구형 그레인 혹을 갖는 하부 전극의 일예는 반도체 기판 상에 형성된 금속층을 포함하며, 반구형 그레인 혹은 금속층의 상면에서 돌출되어 있다.
반구형 그레인 혹은 다음의 공정을 통해 형성된다. 금속층은, 열공정에 의해 결정립이 성장될 수 있는 금속, 예를 들면, Pt, Ru, Rh, Ir, Os 및 Pd로 구성된 군에서 선택된 어느 하나로 이루어진 금속으로 형성한다. 그리고 금속층을 질소 분위기에서 열처리한다. 이때 열처리 온도는 약 500-800℃(바람직하게는 700℃) 일 수 있다. 질소 분위기의 열처리에 의해 금속층의 표면에 결정립이 성장되며, 이 결정립이 반구형 그레인 혹을 형성한다. 따라서 반구형 그레인 혹은 금속층과 같이, Pt, Ru, Rh, Os 및 Pd로 구성된 군에서 선택된 어느 하나로 이루어진 금속으로 이루어진다.
한편, 반구형 그레인 혹을 형성하는 다른 방법으로, 산화성이 있는 금속 예를 들면, Ru, Rh, Os 및 Pd로 구성된 군에서 선택된 어느 하나로 이루어진 금속으로 금속층을 형성하고, 금속층을 약 500℃ 산소 분위기에서 열처리한다. 산소 분위기의 열처리에 의해 금속층의 표면에는 금속 산화물로 이루어진 반구형 그레인 혹이 형성된다. 그런데, 산소 분위기에서 열처리하기 이전에, 금속층을 산소 성분을 포함하는 플라즈마, 예를 들면, O2가스, N2O 가스, He과 O2의 혼합 가스, NO 가스 또는 O2와 N2혼합 가스를 포함하는 플라즈마에 노출시킴으로써, 금속층 형성 후 진행되는 전술한 산소 분위기하의 열공정 시 금속층의 표면에 금속 산화물로 이루어진 반구형 그레인 혹이 균일하게 형성될 수 있다.
본 발명에 따른 반구형 그레인 혹을 갖는 하부 전극의 다른 예는 서로 다른 금속으로 이루어지고 순차적으로 적층된 제 1 부분과 제 2 부분으로 이루어진 금속층을 포함하며, 반구형 그레인 혹은 금속층의 제 2 부분을 기점으로 돌출되어 있다. 여기서 제 1 부분을 구성하는 금속은 특별히 한정되지 않는다. 예로서, 베리어막으로 사용되는 TiN, Ti 또는 TaN이 사용될 수 있다. 제 2 부분은 후속 열공정에 의한 결정립 성장 현상이 나타나는 금속, 예를 들면, Pt, Ru, Rh, Os, Ir 및 Pd로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있다. 제 1 부분이 내산화성이 강한 금속, 예를 들면 Pt를 포함할 경우에는, 제 2 부분은 산화성이 있는 금속 예를 들면, Ru, Rh, Os, Ir 및 Pd로 구성된 군에서 선택된 어느 하나로 이루어질 수 있다.
본 발명에 따른 반구형 그레인 혹을 갖는 하부 전극의 또 다른 예는 동일 금속으로 이루어지는 제 1 부분과 제 2 부분으로 이루어진 금속층을 포함하고, 제 2 부분을 기점으로 반구형 그레인 혹이 돌출된다. 여기서, 제 1 부분의 표면은 제 1부분 형성 이후의 후속 열처리 공정에 기인한 모폴로지 변화가 억제되도록 처리되어 있다. 후속 열처리 공정은 제 2 부분을 기점으로 하여 돌출되는 반구형 그레인 혹을 형성하기 위한 공정, 유전막의 결정화를 위한 공정 및 상부 전극 형성 이후 캐패시터를 큐어링하는 공정을 포함한다.
제 1 부분의 표면 모폴로지 변화를 억제하기 위한 방법은 다음과 같다. 첫째 반도체 기판 상에 제 1 부분을 형성하기 위한 금속층을 형성한다. 금속층을 아르곤, 산소 또는 질소 성분을 포함하는 플라즈마에 노출시킨다. 둘째, 반도체 기판 상에, 제 1 부분을 형성하기 위한 금속층과 금속층과 반응하지 않는 물질로 이루어진 캐핑막을 순차적으로 형성한다. 다음, 캐핑막이 덮힌 금속층을 500 내지 800℃(바람직하게는 700℃) 질소분위기에서 열처리하고 캐핑막을 제거한다. 그리고 노출된 금속층을 아르곤, 질소 또는 산소 성분이 포함된 플라즈마에 노출시킨다.
본 발명에 따른 반구형 그레인 혹을 갖는 하부 전극의 또 다른 예는, 반도체기판 상에 금속층과 금속산화물층을 순차적으로 형성하고, 금속 산화물층을 질소분위기에서 열처리한다. 열처리에 의해 금속산화물층을 기점으로 하여 반구형 그레인 혹이 형성되나 금속층은 금속 산화물층에 의해 열적 변형이 억제된다.
본 발명에 따른 반구형 그레인 혹을 갖는 하부 전극의 또 다른 예는 반도체 기판 상에 형성되는 금속층을 포함하고, 반구형 그레인 혹은 금속층과 반도체 기판 사이에 형성된다. 그리고 금속층은 반도체 기판의 상면에서 돌출된 반구형 그레인 혹의 윤곽을 유지하도록 얇게 형성되어 있다.
전술한 예에서도, 반도체 기판 상면에서 돌출된 반구형 그레인 혹은 금속 또는 금속 산화물로 이루어질 수 있다. Pt, Ru, Rh, Os 및 Pd로 이루어진 군에서 선택된 어느 하나의 금속을 반도체 기판 상에 증착한 뒤, 약 500 내지 800℃(바람직하게는 700℃)의 질소 분위기에서 열처리하면, 반도체 기판 상에는 전술한 금속의 결정립이 성장되어 반구형 그레인 혹을 형성한다. 다른 한편으로는, 산화성이 있는 금속 예를 들면, Ru, Rh, Os, Ir 및 Pd로 이루어진 군에서 선택된 어느 하나의 금속을 반도체 기판 상에 증착한 뒤, 약 500 내지 800℃(바람직하게는 500℃)의 산소 분위기에서 열처리하면, 증착된 금속층의 표면이 산화되어 금속 산화물로 이루어진 반구형 그레인 혹이 형성된다.
한편, 질소 분위기 또는 산소 분위기하의 열처리 전에, 반도체 기판 상의 금속층 상면에, 반구형 그레인 혹 형성용 금속층과 반응하지 않는 물질로 이루어진 캐핑막(산화막)을 형성한다. 다음, 캐핑막이 덮힌 금속층을 약 700℃ 질소분위기에서 열처리하고 캐핑막을 제거한다. 이러한 방법에 의해서도 반도체 기판 상에 형성된 절연층 상면에서 돌출되는 반구형 그레인 혹이 형성될 수 있다.
반도체 기판 표면과 직접 접촉하는 반구형 그레인 혹에 의해 반도체 기판의 소정 부분이 노출되더라도, 후속하는 얇은 금속층이 반구형 그레인 혹 뿐만 아니라, 노출된 반도체 기판까지 덮게 된다. 따라서, 하부 전극 상면에 형성되는 유전막과 반도체 기판 또는 반도체 기판에 제공되는 콘택 플러그와 연결되지 않게 된다. 얇은 금속층은 유전막과의 계면 특성을 양호하게 하는 금속으로 이루어질 수 있으며, 귀금속류에 한정되지 않는다.
그리고, 반구형 그레인 혹의 크기는 반구형 그레인 혹을 형성하기 위해 미리 증착되었던 금속층의 두께, 금속층의 열처리 공정 조건 예를 들면 열처리 온도 또는 열처리 시간등에 의해 조절될 수 있다.
이상의 설명에 의하면, MIM캐패시터의 하부 전극이 유전막쪽으로 돌출된 반구형 그레인 혹을 가지므로, 유효면적이 증가하게 되어 캐패시턴스를 증가시킬 수 있다.
본 발명의 실시예들에서는, 유전막의 형성 이전에, 반구형 그레인 혹을 형성하기 위해 하부 전극용 금속을 증착한 뒤 금속층을 질소 분위기 또는 산소 분위기에서 열처리한다. 즉, 유전막 증착 이전에 금속층의 표면의 변형이 유발된다. 따라서, 하부 전극 및 유전막 형성 이후의 후속 열처리 공정에 따른 하부 전극의 변형이 완화 또는 억제되어, 유전막의 미세 균열의 발생이 억제된다.
이하에서 본 발명을 첨부된 도면을 참조로 상세히 설명한다.
MIM 캐패시터의 하부 전극과 상부 전극을 구성하는 금속은 Ru, Rh, Os, Pt, Ir 및 Pd등과 이들의 금속 산화물을 포함한다.
본 발명의 캐패시터에서, 하부 전극의 표면적을 증가시키되 금속 또는 금속 산화물로 이루어진 반구형 그레인 혹을 형성하는 원리를 설명한다. 전술한 금속들이 열처리를 받으면 결정립이 성장되거나 부피 팽창되는 산화물이 형성되나 여기서는 Ru만을 예를 들어 설명한다.
도 1a 및 도 1b에서, 금속층 예를 들면 Ru막(10)을 질소 분위기에서 열처리하면, 금속층의 표면 에너지 또는 결정립계 에너지를 감소시키기 위해서, Ru원자들이 이동하면서 그의 표면에서는 결정립이 성장되거나 응집 현상이 발생함을 알 수 있다. 즉, Ru막(10) 표면에는 성장된 결정립(12a, 12b 및 12c) 또는 응집된 입자(14)가 형성된다.
한편, 질소 분위기하에서 열처리할 때, 금속층의 두께에 따라 그 상면에서 돌출되는 결정립 입자 또는 응집 입자(이하 반구형 그레인 혹)의 크기가 어떻게 변하는지를, 도 2a 내지 도 2d를 참고로 살펴본다. 반도체 기판 또는 절연층(20a, 20b, 20c 및 20d) 상에 50Å, 100Å, 150Å 및 200Å의 루테늄막을 증착하고, 약 700℃ 질소 분위기에서 약 30분간 루테늄막을 가열하였다. 반도체 기판 또는 절연층(20a, 20b, 20c 및 20d) 상에 형성된 반구형 그레인 혹(22, 24, 26 및 28)의 크기 및 높이는 증착된 루테늄막의 두께가 증가할수록 커짐을 알 수 있다. 특히 200Å 이하의 루테늄막(20c)에서 출발된 반구형 그레인 혹들은 불연속적으로 형성되어 반도체 기판 또는 절연층(20a 및 20b)의 소정 부분을 노출시킨다.
한편, 반구형 그레인 혹의 크기 및 높이는 루테늄막의 두께 외에도 열처리조건 예를 들면, 열처리 온도 또는 열처리 시간에 의해 증감될 수 있다. 예를 들어, 열처리 시간이 길어지거나 열처리 온도가 높아지면 결정립 성장이 더욱 촉진된다.
질소 분위기 하에서의 열처리를 통해 형성된 반구형 그레인 혹을 가지는 하부 전극을 포함하는 캐패시터의 각종 예들은, 도 3 내지 도 5 에 도시되어 있으며, 이들을 제조하기 위한 각종 방법들(하부 전극에 한정됨)은 도 6a와 6b, 도 7a와 7b, 도 8a와 도 8b, 도 9a 내지 도 9c, 도 10a와 도 10b 및 도 11a 내지 도 11c에 나타나 있다.
도 2a 내지 도 2d로부터 알 수 있듯이, 금속층의 두께가 소정 이상이 되면 하지막을 노출시키지 않는 반구형 그레인 혹이 형성되어 유효 면적이 증가된 하부 전극이 형성된다. 이런 하부 전극을 포함한 캐패시터는 도 3에 도시되어 있다.
도 3에서, 반도체 기판(미도시) 상에 제 1 층간 절연층(400)이 형성되어 있다. 콘택 플러그(410)을 구비하는 제 1 층간 절연층(400) 상에, 콘택 플러그(410)를 노출시키는 개구부를 구비한 제 2 층간 절연층(420)이 형성되어 있다. 개구부의 양 측벽 및 바닥에는 제 1 금속층(432)이 형성되어 있으며, 제 1 금속층(432)의 표면에는 돌출된 반구형 그레인 혹(435)이 형성되어 있다. 반구형 그레인 혹(435)은 제 1 금속층(432)과 동일한 금속으로 이루어진다. 그리고, 제 1 금속층(432)은 반구형 그레인 혹(435)과 함께 하부 전극(430)을 구성한다. 하부전극(430) 및 제 2 층간 절연층(420)의 상면에는 유전막(450)이 형성되어 있다. 유전막으로는 Ta2O5, SrTiO3(STO), (Ba, Sr)TiO3(BST), PbTiO3, Pb(Zr,Ti)O3(PZT), SrBi2Ta2O5(SBT), (Pb, La)(Zr, Ti)O3, Bi4Ti3O12및 BaTiO3(BTO)로 이루어진 군에서 선택된 어느 하나가 사용될 수 있다. 유전막(450)의 상면에는 제 2 금속층(460)이 형성되어 있으며, 제 2 금속층(460)은 캐패시터의 상부 전극에 해당된다.
예를 들어, 하부 전극(430)의 금속층과 반구형 그레인 혹(435) 및 상부 전극(460)을 형성하는 금속으로는 Ru, Rh, Pt, Os 및 Pd로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있다.
한편, 도 2a 내지 도 2d로부터 알 수 있듯, 반구형 그레인 혹이 형성되기 이전의 금속층의 두께가 소정 이하가 되면, 금속층을 근거로 하여 형성되는 반구형 그레인 혹이 불연속적으로 형성되어 하지막 예를 들면 절연층(20a, 20b)이 노출되게 된다. 따라서, 이런 경우에는, 도 4 및 도 5에 도시된 것과 같이 금속층을 이중으로 형성하여 하지막과 유전막과의 접촉을 차단한다.
금속층을 이중으로 형성하기 위해 첫째, 반구형 그레인 혹을 유전막에 직접 접촉시키는 방법, 둘째 반구형 그레인 혹을 하지막에 직접 접촉케 하면서 반구형 그레인 혹을 포함하는 하지막과 유전막 사이에 얇은 금속층을 형성하는 방법을 사용할 수 있다.
한편, 첫번째 방법에 있어서, 금속층은 이중으로 형성되는 것에 한정되지 않고, 다중으로 형성할 수 있다. 다만, 최상 부분에 위치하는 금속은 후속 열공정 시 결정립이 성장되는 특징을 가져야 한다.
첫번째 방법을 이용하여 형성된 캐패시터는 도 4에 도시되어 있다.
도 4에서, 하부 전극(530)은 제 1 금속층(532), 제 2 금속층(534) 및 제 2 금속층(534)의 상면에서 돌출된 반구형 그레인 혹(536)으로 이루어진다. 도 4에서와 같이, 반구형 그레인 혹(536)은 제 2 금속층(534)을 구성하는 금속 또는 그의 금속 산화물로 구성될 수 있다. 제 1 금속층(532)과 제 2금속층(534)은 동일한 물질로 이루어질 수도 있으며, 서로 다른 물질로 이루어질 수 있다.
한편, 제 2 금속층(534)은 공정 조건에 따라 하부 전극의 최종 구조물에는 나타나지 않을 수도 있다. 예를 들면 제 2 금속층이 상당히 얇게 형성되고 제 2 금속층의 열처리 공정 온도가 높고 열처리 시간이 길 경우에는 제 2 금속층(534) 전부가 반구형 그레인 혹으로 변하게 되어 제 1 금속층(532)과 반구형 그레인 혹으로 이루어진 하부 전극이 형성된다.
제 1 금속층(532)과 제 2 금속층(534)이 동일한 물질로 이루어지고 반구형 그레인 혹(536)이 금속으로 이루어질 경우, 사용될 수 있는 금속은 후속 열공정에 의한 결정립 성장이 일어나는 금속, 예를 들면, Pt, Ru, Rh, Ir, Os 및 Pd로 이루어진 군에서 선택된 어느 하나이면 족하다.
하부 전극의 다른 예로, 제 1 금속층(532) 상면에 제 1 금속층을 구성하는 금속의 산화물로 이루어진 도전층 예를 들면, Ru, Rh, Os, Ir 또는 Pd의 산화물로 제 2 금속층(534)을 대체할 수 있다. 이 경우에도 금속 산화물에서도 질소 분위기하의 열처리 공정에 의해 결정립이 성장되어 금속 산화물로 이루어지는 반구형 그레인 혹이 형성될 수 있다.
제 1 금속층(532)과 제 2 금속층(534)이 다른 물질로 이루어지고 반구형 그레인 혹(536)이 금속으로 이루어질 경우, 제 1 금속층(532)은 모든 금속이 사용 가능하다. 예로써, 베리어막으로 사용되는 TiN, Ti 또는 TaN이 사용되어, 산화막인 절연층과 금속층과의 계면 특성을 향상시킬 수 있다. 제 2 금속층(534)을 구성할 수 있는 금속은 제 2 금속층 형성 이후의 후속 열처리 공정에 의해 결정립이 성장될 수 있는 금속 예를 들면 Pt, Ru, Rh, Os, Ir 및 Pd로 이루어진 군에서 선택된 어느 하나이면 족하다. 한편, 제 1 금속층과 제 2 금속층이 서로 다른 물질로 이루어지고 반구형 그레인 혹(536)이 금속 산화물로 이루어질 경우, 제 1 금속층(532)은 내산화성이 강한 물질의 금속으로 이루어지는 것이 바람직하며, 예로서 Pt가 포함된다. 제 2 금속층(534)으로 사용될 수 있는 금속은 산화성이 있는 금속 예를 들면 Ru, Rh, Os, Ir 및 Pd로 이루어진 군에서 선택된 어느 하나이면 족하다.
미설명된 부호, 500은 반도체 기판(미도시) 상에 형성된 제 1 층간 절연층을 나타내며, 510은 콘택 플러그를 나타내고, 540은 유전막을 나타내며, 550은 상부 전극을 나타낸다.
두번째 방법을 사용하여 형성된 캐패시터는 도 5에 도시되어 있다.
도 5에서, 하부 전극(630)은 하지막인 제 2 층간 절연층(620), 제 1 층간 절연층(600) 및 콘택 플러그(610)와 직접 접촉하는 반구형 그레인 혹(632)과, 반구형 그레인 혹(632)의 윤곽을 유지하면서 반구형 그레인 혹(632)을 포함한 하지막을 덮는 제 1 금속층(634)으로 이루어진다. 여기서, 반구형 그레인 혹(632)은 금속 또는 금속 산화물로 이루어질 수 있다. 반구형 그레인 혹(632)이 금속일 경우 사용될 수 있는 금속은 도 4에서와 같이 Pt, Ru, Rh, Os, Ir 및 Pd로 이루어진 군에서 선택된 어느 하나이면 족하다. 한편, 반구형 그레인 혹이 금속 산화물로 이루어질 경우, 사용될 수 있는 금속은 열산화물을 생성할 수 있는 금속 예를 들면, Ru, Rh, Os, Ir 및 Pd로 이루어진 군에서 선택된 어느 하나이면 족하다.
미설명된 부호 640은 유전막을 나타내고, 650은 상부 전극을 나타낸다.
이제, 도 3 내지 도 5에 나타난 캐패시터들을 형성하는 방법들을 살펴본다.
도 6a 내지 도 6c는 도 3에 나타난 캐패시터를 제조하기 위한 공정 단계를 나타내는 것으로, 유전막 및 상부 전극의 형성 과정은 도시되지 않고 하부 전극을 형성하는 단계까지만 도시하였다. 제 1 층간 절연층(700) 내에 콘택 플러그(710)를 형성한다. 콘택 플러그(710)가 형성된 제 1 층간 절연층(700) 상부에, 콘택 플러그(710)를 노출시키는 개구부를 갖는 제 2 층간 절연층(720)을 형성한다. 개구부의 양 측벽 및 바닥과 제 2 층간 절연층(720)의 상면에 금속층(730)을 형성한다(도 6a). 다음, 금속층(730)을 질소 분위기에서 열처리하여 반구형 그레인 혹을 생성하고, 금속층(730)과 반구형 그레인 혹을 제 2 층간 절연층(720)의 상면이 노출될 때까지 연마한다. 따라서, 금속층(732), 반구형 그레인 혹(734)으로 이루어진 하부 전극(L1)을 형성한다. 여기서 금속층(732)은 도 7a의 금속층(730)을 열처리하고 연마한 후의 상태를 나타낸다.(도 6b)
질소 분위기에서 금속층(730)을 열처리하면, 예를 들어 유전막의 결정화 온도 또는 캐패시터의 큐어링 온도보다 높은 온도, 즉 약 500 내지 800℃에서 10분 내지 3시간, 바람직하게는 700℃에서 30분간 열처리하면, 금속층(730)의 표면에 결정립이 성장되어 금속층(730)을 구성하는 금속으로 이루어진 반구형 그레인 혹(732)이 형성된다. 결정립 성장에 의한 반구형 그레인 혹(732)을 얻기 위해 사용될 수 있는 금속은 Pt, Ru, Rh, Os, Ir 및 Pd로 이루어진 군에서 선택된 어느 하나이다.
금속층(730)을 산소 분위기하에서 열처리하여 반구형 그레인 혹(734)을 형성할 수도 있으며, 이 때에는 반구형 그레인 혹(734) 형성 이전에 금속층(730)을 산소 성분을 포함하는 플라즈마, 예를 들면, O2가스, N2O 가스, He과 O2의 혼합 가스, NO 가스 또는 O2와 N2혼합 가스를 포함하는 플라즈마에 노출시켜, 후속 진행되는 열공정시 금속층(730)의 표면에 금속 산화물 즉 반구형 그레인 혹(734)을 균일하게 형성할 수 있다.(도 6c) 여기서 사용될 수 있는 금속으로는 예를 들면, Ru, Rh, Os, Ir 및 Pd로 이루어진 군에서 선택된 어느 하나를 들 수 있다.
도 7a와 도 7b, 8a와 8b, 9a 내지 9c 및 도 10a 및 도 10b는 도 4에 나타난 캐패시터를 제조하기 위한 각종 방법들을 나타내는 것으로, 유전막 및 상부 전극의 형성 과정은 도시되지 않고 하부 전극을 형성하는 단계까지만 도시되었다.
도 7a와 도 7b에서, 콘택 플러그(810)를 구비하는 제 1 층간 절연층(800)을 준비하는 단계와 콘택 플러그(810)를 노출시키는 개구부를 갖는 제 2 층간 절연층(820)을 형성하는 단계는 도 6a의 설명과 동일하다. 개구부의 양측벽 및 바닥 그리고 제 2 층간 절연층(820)의 상면에 제 1 금속층(830)과 제 1 금속층(830)을 구성하는 금속과 다른 금속으로 이루어진 제 2 금속층(835)을 순차적으로 형성한다.(도 7a) 제 1 금속층(830)을 구성하는 금속은 모든 금속이 사용 가능하며, 특히 베리어막으로 사용되는 TiN, Ti, TaN 등이 사용될 수도 있다.
다음, 제 2 층간 절연층(820)의 상면이 노출될 때까지 제 1 금속층(830) 및 제 2 금속층(835)을 연마한다. 그리고 연마 처리된 제 2 금속층(835a)을 산소 분위기 또는 질소 분위기에서 열처리하여, 제 2 금속층(835a)의 상면에서 돌출하는 반구형 그레인 혹(837)을 형성한다. 열처리 조건에 따라서 제 2 금속층(835a)의 일부 또는 전부가 반구형 그레인 혹(837)으로 변할 수 있다. 본 실시예에서는 제 2 금속층(835a)의 일부만 변하였다. 따라서, 하부 전극(L2)은 제 1 금속층(830a), 변환하지 않은 제 2 금속층(835a) 및 반구형 그레인 혹(837)을 포함한다. 그리고 하부 전극(L2)의 유효 면적은 반구형 그레인 혹(837)에 의해 증가하게 된다.(도 7b)
제 2 금속층(835)을 약 500 내지 800℃의 질소 분위기에서 열처리하여 형성한 반구형 그레인 혹(837)은 제 2 금속층을 구성하는 금속 예를 들면 Pt, Ru, Rh, Os, Ir 및 Pd로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있다.
도 8a와 도 8b에서, 콘택 플러그(910)를 노출시키는 개구부의 측벽 및 바닥 그리고 제 2 층간 절연층(920)의 상면에 제 1 금속층(930)을 형성한다. 그리고, 제 1 금속층(930)을 N2,O2또는 아르곤 성분이 포함된 플라즈마에 노출시킨다. 플라즈마 처리 이외에 제 1 금속층(930)에 전하를 띤 입자를 가속시켜 충돌시킬 수 있는 처리이면 모두 사용 가능하다.(도 8a)
다음, 플라즈마 처리된 제 1 금속층(930) 상면에 제 1 금속층(930)과 동일한 물질로 이루어진 제 2 금속층(935)을 형성한다. 제 1 금속층(930) 및 제 2 금속층(935)은 제 2 층간 절연층(920)의 상면이 노출될 때까지 연마된다. 다음, 질소 분위기에서 열처리를 실시한다. 열처리 결과, 제 2 금속층(935)의 상면에는 반구형 그레인 혹(936)이 형성된다. 도 8b에 나타난 바와 같이, 제 2 금속층(935)의 전부 또는 일부가 반구형 그레인 혹으로 변할 수 있으며, 본 실시예에서는 제 2 금속층(935)의 일부만 반구형 그레인 혹으로 변한 것을 나타낸다. 따라서, 제 1 금속층(930a), 제 2 금속층(935) 및 반구형 그레인 혹(936)으로 이루어진 하부 전극(L3)이 완성된다. (도 8b)
따라서, 플라즈마와 같은 처리를 통해 제 1 금속층(930)의 표면에 손상을 가해 결정립 성장에 필요한 활성 에너지를 크게 함으로써, 후속 열공정, 즉 제 2 금속층(935)의 열처리 공정에 의한 제 1 금속층(930)의 급격한 형상 변화를 억제한다. 반면, 제 2 금속층(935)이 열처리되면 그의 표면에 반구형 그레인 혹이 형성되어, 유전막과의 접촉 면적이 증가한다.
산소 분위기 또는 질소 분위기에 따른 반구형 그레인 혹(936)의 구성 물질 및 제 2 금속층(935)을 구성하는 물질은 도 6a와 도 6b 및 도 7a와 도 7b의 설명에서 기술된 것과 동일하므로 설명을 생략한다. 한편, 미설명된 부호 900은 반도체 기판(미도시) 상에 형성된 제 1 층간 절연층을 나타낸다.
도 9a 내지 도 9c에서, 콘택 플러그(910)를 노출시키는 개구부의 측벽 및 바닥 그리고 제 2 층간 절연층(920)의 상면에 제 1 금속층(930)을 형성한다. 다음, 제 1 금속층(930)과 반응하지 않는 물질 예를 들면 산화막으로 이루어진캐핑막(950)을, 제 1 금속층(930) 상면에 형성한다. 그리고, 예비 열처리를 실시한다. 예비 열처리는 약 500 내지 800℃의 질소분위기에서 실시되며, 이에 의해 제 1 금속층(930)의 결정립을 미리 성장시킨다. (도 9a)
다음, 캐핑막(950)을 제거하여 제 1 금속층(930)을 노출시킨다. 노출된 제 1 금속층(930)은 이후에 플라즈마 처리된다. 플라즈마 처리는 도 8a의 제 1 금속층(930)의 플라즈마 처리와 동일하다.(도 9b)
그리고, 플라즈마 처리된 제 1 금속층(930) 상면에 제 2 금속층(970)을 형성하고, 이들을 제 2 층간 절연층(920)의 상면이 노출될 때까지 연마한다. 다음, 질소 분위기에서 열처리를 실시하여, 변환되지 않은 제 2 금속층(970) 상면에서 돌출되는 반구형 그레인 혹(975)을 형성한다. 도 7b 및 도 8b에 나타난 바와 같이, 제 2 금속층의 전부 또는 일부가 반구형 그레인 혹으로 변할 수 있으며, 본 실시예에서는 제 2 금속층의 일부만 반구형 그레인 혹으로 변한 것을 나타낸다. 즉, 플라즈마 처리된 제 1 금속층(930c), 변환되지 않은 제 2 금속층(970) 및 변환되지 않은 제 2 금속층(970) 상면에서 돌출되는 반구형 그레인 혹(975)으로 이루어진 하부 전극(L4)이 형성된다. (도 9c)
예비 열처리된 후 플라즈마 처리되면 제 1 금속층(930)의 표면은 이후의 후속 열처리 공정(제 2 금속층의 열처리 공정)에 의한 표면 형상 변화가 억제되는 반면, 제 2 금속층(970)은 선행 열처리를 받지 않았으므로, 제 2 금속층 형성 이후의 열처리에 의해, 제 2 금속층(970)의 표면에는 결정립이 성장되거나 산화물이 형성되어 반구형 그레인 혹(975)이 형성된다. 한편, 예비 열처리와 후속하는 플라즈마와 같은 입자 충돌 처리 과정을 거친 금속층이 후속 열공정에 의해 그의 표면 형상이 급격히 변하는 것이 억제됨은 동일인의 대한민국 출원 01-18960(2001년 4월 10일 출원)에 기재되어 있다.
산소 분위기 또는 질소 분위기에 따른 반구형 그레인 혹(936)의 구성 물질 및 제 2 금속층(970)을 구성하는 물질은 도 6a와 도 6b, 도 7a와 도 7b의 설명에서 기술된 것과 동일하므로 설명을 생략한다.
도 10a와 도 10b에서, 콘택 플러그(1110)를 노출시키는 개구부의 측벽 및 바닥 그리고 제 2 층간 절연층(1120)의 상면에 제 1 금속층(1130)과 금속 산화물층(1150)을 순차적으로 형성한다.(도 10a) 다음, 제 1 금속층(1130) 및 금속 산화물층(1150)을 제 2 층간 절연층(1120)의 상면이 노출될때까지 연마한다.
연이어 금속 산화물층을 포함하는 반도체 기판을 질소 분위기에서 열처리한다. 열처리 온도는 유전막의 결정화 온도 또는 캐패시터의 큐어링 온도 보다 높으며, 예를 들면 500 내지 800℃이며 바람직하게는 700℃에서 30분간 실시되는 것이 좋다. 열처리 결과 금속 산화물층의 표면에서 금속 산화물 결정립이 성장하여 반구형 그레인 혹(1170)이 형성된다. 따라서, 제 1 금속층(1130a), 금속 산화물층(1150a), 금속 산화물로 이루어진 반구형 그레인 혹(1170)을 포함하는 하부 전극(L5)이 완성된다.(도 10b)
도 11a 내지 11c는 도 5에 도시된 캐패시터를 제조하기 위한 공정 단계를 나타내는 것으로, 유전막 및 상부 전극의 형성 과정은 도시되지 않고 하부 전극을 형성하는 단계까지만 도시되었다. 먼저 콘택 플러그(1210)를 노출시키는 개구부의 측벽 및 바닥 그리고 제 2 층간 절연층(1220)의 상면에 제 1 금속층(1230)을 형성한다. 그리고, 산소 분위기 또는 질소 분위기에서 열처리를 실시하여(도 11a) 반구형 그레인 혹(1230a)을 형성한다(도 11b). 제 1 금속층(1230)이 상당히 얇게 형성되어 있으므로, 도 2a 내지 도 2d(특히 도 2a와 도 2b)의 결과로 알 수 있듯이, 열처리를 통해 형성된 반구형 그레인 혹에 의해 하지막인 반도체 기판 또는 제 1 층간 절연층(1200), 제 2 층간 절연층(1220) 및 콘택 플러그(1210)의 일부가 노출된다. (도 11b)
한편, 도 11c에 나타난 바와 같이, 제 1 금속층(1230)의 증착 후 열처리 공정을 진행하기 이전에 제 1 금속층(1230) 상면에 제 1 금속층(1230)과 반응하지 않은 물질 예를 들면 산화막으로 이루어진 캐핑막(1250)을 형성한다. 그리고 열처리 공정을 진행하여 제 1 금속층(1230)의 결정립을 미리 성장시켜도 반구형 그레인 혹을 형성할 수 있다. 그 이후에, 캐핑막(1250)을 제거한다.
다음, 전술한 두가지 방법 중의 어느 하나에 의해 형성된 반구형 그레인 혹(1230a)의 윤곽을 유지하면서, 반구형 그레인 혹(1230a)을 포함한 하지막을 덮는 제 2 금속층(1240)을 형성한다. 다음 반구형 그레인 혹(1230a)과 제 2 금속층(1240)을, 제 2 층간 절연층(1220)이 노출될 때까지 연마하여, 도 12b에 도시된 것과 같이, 반구형 그레인 혹(1230a) 및 제 2 금속층(1240)으로 이루어진 하부 전극(L6)을 완성한다.(도 11b) 제 2 금속층(1240)은 하부 전극(L6) 형성 이후의 후속 공정에 안정하고 유전막과의 계면 특성이 우수한 금속이면 사용가능하다. 예를 들면, Pt, Rh, Os, Ir 또는 Pd 등과 같은 귀금속이 사용가능하다.
산소 분위기 또는 질소 분위기에 따른 반구형 그레인 혹(1230a)의 구성 물질 및 제 2 금속층(1240)을 구성하는 물질은 도 6a와 도 6b, 도 7a와 도 7b의 설명에서 기술된 것과 동일하므로 설명을 생략한다.
본 발명에 따르면, 절연층 또는 콘택 플러그의 노출없이 반구형 그레인 혹을 가지는 하부 전극이 형성될 수 있으므로, 소자의 특성을 열화시키지 않으면서 캐패시터의 캐패시턴스를 증가시킬 수 있다.
또한, MIM캐패시터에서는 하부 전극과 유전막을 형성한 뒤 또는 상부 전극까지 형성한 뒤, 열처리 공정을 진행하여 유전막을 결정화하고 캐패시터를 큐어링하고 있다. 그런데, 이런 후속 열처리에 의해 유전막 내에 미세 균열이 발생될 수 있어 하부 전극 및 유전막 형성 이후의 후속 열처리 공정이 제한을 받고 있었다. 그러나 본 발명에 따른 하부 전극을 포함하는 캐패시터를 제조하는 방법에 있어서, 하부 전극(L1, L2, L3, L4, L5 및 L6)을 형성하는 도중에 하부 전극용 금속층(732, 830, 936, 970, 1130 및 1230)이 열처리되어 1차적으로 표면의 형성 변화가 유도된다. 그리고 도시되지 않았으나, 유전막 증착 후의 후속 열처리 공정이 진행된다. 따라서, 1차적으로 형상 변화된 금속층이 후속 열처리 공정에 의해 변화되는 폭이, 후속 열처리 공정만을 행한 경우에 비해 적게 된다. 즉, 후속 열처리 공정에 기인하여 발생될 수 있는 유전막 내의 미세 균열의 발생이 억제되는 효과가 있다.

Claims (42)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 반도체 기판 상에, 금속층을 형성하는 단계와 상기 금속층을 질소 분위기에서 열처리하여 반구형 그레인 혹을 형성하는 단계를 포함하여 하부 전극을 형성하는 단계,
    상기 반구형 그레인 혹을 포함하는 하부 전극 상면에 유전막을 형성하는 단계,
    상기 유전막 상에 금속으로 이루어진 상부 전극을 형성하는 단계를 포함하고,
    상기 금속층을 형성하는 단계는, 상기 반도체 기판 상에 제 1 금속으로 이루어지는 제 1 부분을 형성하는 단계 및 상기 제 1 부분 상면에 상기 제 1 부분을 구성하는 금속과 다른 금속으로 이루어진 제 2 부분을 형성하는 단계를 포함하는 캐패시터의 제조 방법.
  21. 제 20 항에 있어서, 상기 제 1 부분은 TiN, Ti 또는 TaN으로 이루어지는 캐패시터의 제조 방법.
  22. 제 20 항에 있어서, 상기 제 2 부분은 Pt, Ru, Rh, Os, Ir 및 Pd로 구성된 군에서 선택된 어느 하나로 이루어진 캐패시터의 제조 방법.
  23. 제 20항에 있어서, 상기 제 1 부분은 내산화성이 강한 금속으로 이루어지고 상기 제 2 부분은 산화성이 있는 물질로 이루어지는 캐패시터의 제조 방법.
  24. 제 23 항에 있어서, 상기 제 1 부분은 Pt를 포함하고, 상기 제 2 부분은 Ru, Rh, Os, Ir 및 Pd로 구성된 군에서 선택된 어느 하나로 이루어진 캐패시터의 제조 방법.
  25. 반도체 기판 상에, 금속층을 형성하는 단계와 상기 금속층을 질소 분위기에서 열처리하여 반구형 그레인 혹을 형성하는 단계를 포함하여 하부 전극을 형성하는 단계,
    상기 반구형 그레인 혹을 포함하는 하부 전극 상면에 유전막을 형성하는 단계,
    상기 유전막 상에 금속으로 이루어진 상부 전극을 형성하는 단계를 포함하고,
    상기 금속층을 형성하는 단계는 상기 반도체 기판 상에, 제 1 금속으로 이루어지는 제 1 부분을 형성하는 단계와, 상기 제 1 금속과 동일한 금속으로 이루어지며 상기 제 1 부분 상면에 형성된 제 2 부분을 형성하는 단계를 포함하고, 상기 제 1 부분의 표면은 상기 제 2 부분 형성 이후의 후속 열공정에 따른 모폴로지 변화가 억제되는 캐패시터의 제조 방법.
  26. 제 25항에 있어서, 상기 제 1 부분을 형성하는 단계는, 상기 반도체 기판 상에 상기 제 1 금속층을 형성하는 단계, 상기 제 1 금속층을 아르곤 산소 또는 질소 성분을 포함하는 플라즈마에 노출시키는 단계를 포함하는 캐패시터의 제조 방법.
  27. 제 25 항에 있어서, 상기 제 1 부분을 형성하는 단계는, 상기 제 1 금속층을 증착하는 단계, 상기 제 1 금속층의 상면에 상기 제 1 금속층과 반응하지 않는 물질로 이루어진 캐핑막을 형성하는 단계, 상기 캐핑막으로 덮힌 제 1 금속층을 열처리하는 단계, 상기 캐핑막을 제거하는 단계 및 노출된 상기 제 1 금속층을 플라즈마 처리하는 단계를 포함하는 캐패시터의 제조 방법.
  28. 제 27 항에 있어서, 상기 열처리 단계는 약 500-800℃, 질소 분위기에서 실시되는 캐패시터의 제조 방법.
  29. 제 28항에 있어서, 상기 플라즈마는 아르곤, 산소 또는 질소 성분을 포함하는 캐패시터의 제조 방법.
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 반도체 기판 상에 금속 또는 금속 산화물로 이루어지는 반구형 그레인 혹을 형성하는 단계와,
    상기 반구형 그레인 혹의 윤곽을 유지하도록 상기 반구형 그레인 혹을 포함한 반도체 기판 전면에 금속층을 형성하는 단계를 포함하는 하부 전극 형성 단계,
    상기 반구형 그레인 혹을 포함하는 하부 전극 상면에 유전막을 형성하는 단계, 및
    상기 유전막 상에 금속으로 이루어진 상부 전극을 형성하는 단계를 포함하고,
    상기 반구형 그레인 혹을 형성하는 단계는,
    상기 반도체 기판 상에 금속층을 형성하는 단계,
    상기 금속층의 상면에 상기 금속층과 반응하지 않는 물질로 이루어진 캐핑막을 형성하는 단계,
    상기 금속층을 열처리하는 단계, 및
    상기 캐핑막을 제거하는 단계를 포함하는 캐패시터의 제조 방법.
  37. 제 36 항에 있어서, 상기 금속층의 열처리는 산소 분위기 또는 질소 분위기에서 실행되는 캐패시터의 제조 방법.
  38. 제 36 항에 있어서, 상기 산소 분위기의 열처리는 약 500 내지 800℃에서 수행되는 캐패시터의 제조 방법.
  39. 제 38 항에 있어서, 상기 금속층은 Ru, Rh, Os, Ir 및 Pd로 이루어진 군에서 선택된 어느 하나로 이루어지고, 상기 반구형 그레인 혹은 상기 금속층을 구성하는 금속의 산화물인 캐패시터의 제조 방법.
  40. 제 37 항에 있어서, 상기 질소 분위기의 열처리는 약 500-800℃에서 수행되는 캐패시터의 제조 방법.
  41. 제 40 항에 있어서, 상기 금속층과 상기 반구형 그레인 혹은 Pt, Ru, Rh, Ir, Os 및 Pd로 이루어진 군에서 선택된 어느 하나로 이루어지는 캐패시터의 제조 방법.
  42. 삭제
KR10-2001-0036584A 2001-06-26 2001-06-26 금속-절연층-금속 캐패시터 제조 방법 KR100425450B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0036584A KR100425450B1 (ko) 2001-06-26 2001-06-26 금속-절연층-금속 캐패시터 제조 방법
US10/180,277 US6677217B2 (en) 2001-06-26 2002-06-26 Methods for manufacturing integrated circuit metal-insulator-metal capacitors including hemispherical grain lumps
US10/715,273 US20040070019A1 (en) 2001-06-26 2003-11-17 Integrated circuit metal-insulator-metal capacitors including hemispherical grain lumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036584A KR100425450B1 (ko) 2001-06-26 2001-06-26 금속-절연층-금속 캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20030000555A KR20030000555A (ko) 2003-01-06
KR100425450B1 true KR100425450B1 (ko) 2004-03-30

Family

ID=19711340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0036584A KR100425450B1 (ko) 2001-06-26 2001-06-26 금속-절연층-금속 캐패시터 제조 방법

Country Status (2)

Country Link
US (2) US6677217B2 (ko)
KR (1) KR100425450B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431811B1 (ko) * 2001-12-12 2004-05-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
CN1639867A (zh) * 2002-07-11 2005-07-13 松下电器产业株式会社 非易失性存储器及其制造方法
US7842581B2 (en) * 2003-03-27 2010-11-30 Samsung Electronics Co., Ltd. Methods of forming metal layers using oxygen gas as a reaction source and methods of fabricating capacitors using such metal layers
KR100505680B1 (ko) * 2003-03-27 2005-08-03 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
KR100533974B1 (ko) * 2003-06-30 2005-12-07 주식회사 하이닉스반도체 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
KR100725690B1 (ko) * 2003-07-08 2007-06-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US20050098808A1 (en) * 2003-11-07 2005-05-12 Moon Bum-Ki Electronic deivce and method for its fabrication
JP2006190765A (ja) * 2005-01-05 2006-07-20 Elpida Memory Inc 半導体装置及びその製造方法
US7745865B2 (en) * 2005-07-20 2010-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods for preventing capacitor leakage
TWI284318B (en) * 2005-12-09 2007-07-21 Ind Tech Res Inst DRAM cylindrical capacitor and method of manufacturing the same
KR100823034B1 (ko) * 2005-12-29 2008-04-17 동부일렉트로닉스 주식회사 반도체 장치의 캐패시터 및 그 제조 방법
CN100464403C (zh) * 2006-01-10 2009-02-25 财团法人工业技术研究院 Dram空心柱型电容器及其制造方法
KR100678650B1 (ko) * 2006-01-27 2007-02-06 삼성전자주식회사 하부 금속 전극의 표면에 형성된 반구형 금속들을 포함하는커패시터
JP2010531548A (ja) * 2007-06-25 2010-09-24 エルジー・ケム・リミテッド 半導体キャパシタの製造方法
KR100902870B1 (ko) * 2007-11-07 2009-06-16 고려대학교 산학협력단 유전체 조성물 및 이로 형성되는 유전체 박막층을 구비하는스위칭 소자
JP2009212448A (ja) * 2008-03-06 2009-09-17 Toshiba Corp 半導体記憶装置およびその製造方法
US10044172B2 (en) * 2012-04-27 2018-08-07 Federal-Mogul Ignition Company Electrode for spark plug comprising ruthenium-based material
CN113394341A (zh) * 2020-03-13 2021-09-14 联华电子股份有限公司 金属-绝缘层-金属电容器及其制作方法
US20230246062A1 (en) * 2022-01-31 2023-08-03 Kepler Computing Inc. Rapid thermal annealing (rta) methodologies for integration of perovskite-material based memory devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012515A (ko) * 1996-07-29 1998-04-30 김광호 반도체 메모리 장치의 커패시터 제조방법
JP2001036042A (ja) * 1999-07-26 2001-02-09 Hitachi Ltd 誘電体素子とその製造方法及び半導体装置
KR20010061151A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 전하저장 전극 형성방법
KR20020028335A (ko) * 2000-10-09 2002-04-17 박종섭 반도체 소자의 커패시터 제조 방법
KR20020050422A (ko) * 2000-12-21 2002-06-27 박종섭 반도체 소자의 캐패시터 및 그의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
JP2677168B2 (ja) * 1993-09-17 1997-11-17 日本電気株式会社 半導体装置の製造方法
KR0174594B1 (ko) * 1994-11-26 1999-04-01 이재복 실리콘 웨이퍼상에 백금 박막을 형성하는 방법, 그 방법에 의하여 제조된 실리콘 기판 및 그 기판을 이용한 반도체 소자
US5612560A (en) * 1995-10-31 1997-03-18 Northern Telecom Limited Electrode structure for ferroelectric capacitors for integrated circuits
US5801413A (en) 1995-12-19 1998-09-01 Micron Technology, Inc. Container-shaped bottom electrode for integrated circuit capacitor with partially rugged surface
US6015986A (en) 1995-12-22 2000-01-18 Micron Technology, Inc. Rugged metal electrodes for metal-insulator-metal capacitors
US5721171A (en) 1996-02-29 1998-02-24 Micron Technology, Inc. Method for forming controllable surface enhanced three dimensional objects
KR100232223B1 (ko) * 1996-10-24 1999-12-01 김영환 메모리용 플라트늄 박막 형성방법
KR100319888B1 (ko) * 1998-06-16 2002-01-10 윤종용 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법
KR100304633B1 (ko) 1998-06-30 2001-11-15 윤종용 습식 프린터의 정전시 롤러 해제장치
KR100321694B1 (ko) 1998-12-30 2002-03-08 박종섭 반도체소자의캐패시터전극용백금막형성방법
TW432684B (en) 1999-03-24 2001-05-01 Taiwan Semiconductor Mfg Fabrication method of stacked capacitor and structure
KR100360413B1 (ko) * 2000-12-19 2002-11-13 삼성전자 주식회사 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012515A (ko) * 1996-07-29 1998-04-30 김광호 반도체 메모리 장치의 커패시터 제조방법
JP2001036042A (ja) * 1999-07-26 2001-02-09 Hitachi Ltd 誘電体素子とその製造方法及び半導体装置
KR20010061151A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 전하저장 전극 형성방법
KR20020028335A (ko) * 2000-10-09 2002-04-17 박종섭 반도체 소자의 커패시터 제조 방법
KR20020050422A (ko) * 2000-12-21 2002-06-27 박종섭 반도체 소자의 캐패시터 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20030000555A (ko) 2003-01-06
US20030011013A1 (en) 2003-01-16
US6677217B2 (en) 2004-01-13
US20040070019A1 (en) 2004-04-15

Similar Documents

Publication Publication Date Title
KR100425450B1 (ko) 금속-절연층-금속 캐패시터 제조 방법
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
US5973911A (en) Ferroelectric thin-film capacitor
US7700454B2 (en) Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
EP0726600A2 (en) Method of forming a structure for DRAM and structure formed thereby
KR100416602B1 (ko) 스택형 캐패시터의 제조 방법
KR100455375B1 (ko) 열처리량을 조절하는 반도체 메모리 소자의 커패시터 제조 방법
Huang Huang
US6586796B2 (en) Capacitor with high dielectric constant materials
US20030020122A1 (en) Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby
JPH06268156A (ja) 薄膜キャパシタおよびその製造方法
KR100284737B1 (ko) 고유전율의유전막을갖는반도체장치의커패시터제조방법
JPH08330544A (ja) 高誘電率キャパシタの下部電極の形成方法
US20030175425A1 (en) Vapor phase deposition method for metal oxide dielectric film
KR100468774B1 (ko) 반도체 메모리 소자의 제조방법
JP2002076296A (ja) マイクロエレクトロニクス構成部材の製造方法及びマイクロエレクトロニクス構成部材
US6762091B2 (en) Methods for manufacturing semiconductor devices having a metal layer
US6071787A (en) Method of forming a capacitor including forming a first and second conductive layers and etching layers to form alloyed conductive sidewall spacers
KR100464404B1 (ko) 반도체 장치의 제조 방법
KR100565767B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR19980029365A (ko) 강유전체 캐패시터의 제조방법
KR0155768B1 (ko) 오산화탄탈륨 유전체막을 구비하는 커패시터 제조방법
KR100504434B1 (ko) 반도체장치의 커패시터 제조방법
US7364968B2 (en) Capacitor in semiconductor device and manufacturing method
KR100475077B1 (ko) 캐패시터의 유전막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090309

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee