KR100565767B1 - 반도체 소자의 캐패시터 및 그의 제조 방법 - Google Patents

반도체 소자의 캐패시터 및 그의 제조 방법 Download PDF

Info

Publication number
KR100565767B1
KR100565767B1 KR1020000079571A KR20000079571A KR100565767B1 KR 100565767 B1 KR100565767 B1 KR 100565767B1 KR 1020000079571 A KR1020000079571 A KR 1020000079571A KR 20000079571 A KR20000079571 A KR 20000079571A KR 100565767 B1 KR100565767 B1 KR 100565767B1
Authority
KR
South Korea
Prior art keywords
layer
capacitor
semiconductor device
electrode
lower electrode
Prior art date
Application number
KR1020000079571A
Other languages
English (en)
Other versions
KR20020050422A (ko
Inventor
박종범
송창록
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000079571A priority Critical patent/KR100565767B1/ko
Publication of KR20020050422A publication Critical patent/KR20020050422A/ko
Application granted granted Critical
Publication of KR100565767B1 publication Critical patent/KR100565767B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 캐패시터의 하부전극으로 반구형 금속층을 사용하여 표면적을 증가시켜 필요한 정전용량을 확보할 수 있도록 한 반도체 소자의 캐패시터 및 그의 제조 방법에 관한 것으로, 그 제조 방법은 기판상에 반구형 금속층을 가진 하부 전극을 형성하는 단계; 상기 하부 전극상에 유전층을 형성하는 단계; 상기 유전층상에 상부 전극을 형성하는 단계을 포함하여 구성된다.
캐패시터, 반구형 금속층

Description

반도체 소자의 캐패시터 및 그의 제조 방법{Capacitor in semiconductor device and method for manufacturing the same}
도 1은 종래 기술의 반도체 소자의 캐패시터의 구조 단면도
도 2a내지 도 2d는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법의 공정 단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 산화층
23 : 제 1 Ru층 24 : 제 2 Ru층
25 : BST층 26 : 제 3 Ru층
본 발명은 반도체 소자의 캐패시터에 관한 것으로, 특히 캐패시터의 하부전극으로 반구형 금속층을 사용하여 표면적을 증가시켜 필요한 정전용량을 확보할 수 있도록 한 반도체 소자의 캐패시터 및 그의 제조 방법에 관한 것이다.
반도체 소자가 집적화되면서 캐패시터의 정전용량을 증가시키기 위해 기가(giga)급 디램(DRAM)소자에서는 캐패시터의 유전층의 재료로 고유전 물질인 BST박막을 적용하기 위한 연구가 활발하게 진행되고 있다.
0.1㎛ 이하의 셀 사이즈를 가지는 반도체 소자에서는 BST 박막을 유전층으로 사용하더라도 캐패시터 하부 전극을 3 차원적 입체구조 또는 오목(concave)구조로 형성한다.
이때 전극은 Pt, Ru, Ir등을 사용하는데 이러한 물질을 이용하여 캐패시터 하부전극을 형성하기 위해서는 식각을 하면 산화층에 비해 식각 프로파일이 우수하지 못해 0.1㎛ 이하의 셀에 적용하기에 한계가 있다.
이와 같은 문제를 해결하기 위해 제시되고 있는 것이 캐패시터의 하부 전극으로 반구형 금속층을 사용하여 정전용량을 증가시키는 방법이다.
이하 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 캐패시터 제조 방법에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 반도체 소자의 캐패시터의 구조 단면도이다.
종래 기술의 반도체 소자의 캐패시터는 트랜지스터(도면에 도시되지 않음)가 형성된 반도체 기판(1)상에 절연층으로 산화층(2)을 형성하고 트랜지스터와의 연결을 위한 콘택 플러그(도면에 도시되지 않음)를 형성한다.
이어서 산화층(2)상에 캐패시터의 하부 전극 물질로 CVD(chemical vaper deposition)방식으로 제 1 Ru층(3)을 증착하고 제 1 Ru층(3)내의 불순물을 제거하기 위해 열처리를 실시한다.
그 후 제 1 Ru층(3)상에 유전층으로 MOCVD방법에 의해 BST층(4)을 형성하고 결정화 열처리를 실시한다.
그리고 BST층(4)상에 캐패시터의 상부 전극으로 제 2 Ru층(4)을 CVD방법으로 증착하여 반도체 소자의 캐패시터를 완성한다.
CVD방법에 의한 Ru층은 단차피복성(step coverage) 측면에서 우수한 특성을 나타내지만 Ru층 내부에 많은 불순물을 포함하는 문제가 있다.
이러한 불순물을 제거하고 Ru층의 막 특성을 개선하기 위해서 열처리를 실시하는 데, 열처리를 실시하면 Ru층내에서 그레인 성장(grain growth)이 일어나 그레인끼리 뭉쳐 Ru층이 비어있는 지역이 국부적으로 나타나게 된다. 이러한 결함은 Ru층이 캐패시터 전극으로 기능하지 못하게 한다.
이와 같은 종래 기술의 반도체 소자의 캐패시터 및 그의 제조 방법은 다음과 같은 문제점이 있다.
캐패시터 전극으로 사용되는 CVD방법에 의한 Ru층은 단차 피복성(step coverage) 측면에서 우수한 특성을 나타내지만 Ru층 내부에 많은 불순물을 포함하고 있어. 이러한 불순물을 제거하고 Ru층의 막 특성을 개선하기 위해서 열처리를 실시하는데, 열처리를 실시하면 Ru층내에서 그레인 성장(grain growth)이 일어나 그레인끼리 뭉쳐 Ru층이 비어있는 지역이 국부적으로 나타나게 된다. 이러한 결함은 Ru층이 캐패시터 전극으로 기능하지 못하게 한다.
또한 셀 사이즈가 줄어들면서 필요한 정전용량을 확보하기 위해 캐패시터 하부전극의 높이를 높이는 방법을 사용하는데 이는 노광 및 식각 공정에서의 어려움뿐만 아니라 캐패시터의 하부 전극상에 유전층과 캐패시터의 상부전극을 형성할 때 증착되는 공간이 좁아 캐패시터 하부 전극의 하측까지 완전히 채우지 못하여 캐패시터로써 기능을 완전히 수행하지 못하게 한다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 캐패시터의 문제를 해결하기 위한 것으로 캐패시터의 하부 전극으로 전도성 산화층과 전도성 산화층상에 Ru층의 열처리시 그레인끼리 뭉치는 성질을 이용하여 반구형 금속층을 형성하여 공정을 안정화함은 물론 정전용량을 증가시키는 반도체 소자의 캐패시터 및 그의 제조 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터는 기판상의 반구형 금속층을 가진 하부 전극; 상기 하부 전극상의 유전층; 상기 유전층상의 상부 전극을 포함하여 구성되는 것을 특징으로 한다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조 방법은 기판상에 반구형 금속층을 가진 하부 전극을 형성하는 단계; 상기 하부 전극상에 유전층을 형성하는 단계; 상기 유전층상에 상부 전극을 형성하는 단계을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 캐패시터 및 그의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2d는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법의 공정 단면도이다.
도 2a와 같이, 트랜지스터(도면에 도시되지 않음)가 형성된 반도체 기판(21) 상에 절연층으로 산화층(22)을 형성하고 트랜지스터와의 연결을 위한 콘택 플러그(도면에 도시되지 않음)을 형성한다.
이어서 산화층(22)상에 캐패시터의 하부 전극 물질로 CVD(chemical vaper deposition)방식으로 프리커서(precursor)로 Ru(od)3을 사용하여 50 ~ 500Å의 두께로 제 1 Ru층(23)을 증착한다.
계속해서 플라즈마(plasma)처리를 실시하여 제 1 Ru층(23)을 RuOx층(도면에 도시되지 않음)의 전도성 산화물로 만든다.
플라즈마 처리 조건은 200 ~ 600℃의 온도로 N2O 플라즈마, O2 플라즈마, UV-O3 플라즈마를 이용하고, 200 ~ 1000 W의 높은 RF 파워(power)를 인가한다.
이와 같은 높은 플라즈마 처리를 통해 산소와 Ru은 강한 결합력을 가지고 RuOx형태로 존재하게 된다.
그리고 플라즈마 처리 대신 RTP를 이용하여 산소 분위기에서 제 1 Ru층(23)을 열처리할 수도 있다.
여기서 캐패시터의 하부 전극으로 CVD방법에 의한 제 1 Ru층 대신에 PVD 방법에 의한 Ru, RuOx 그리고 Pt 중 하나를 사용하거나 CVD 방법에 의한 RuOx와 Pt중 하나를 사용할 수 있고 제 1 Ru층의 프리커서로 Ru(od)3 대신에 RuCp2, Ru(tmhd)3 그리고 Ru(tmod)3 중 하나를 사용할 수 있다.
또한 캐패시터의 하부전극으로 CVD Pt을 사용하는 경우, Pt의 프리커서로 Pt(hfac)2, (MeCp)PtMe3, Pt(acac)2 그리고 CpPtMe3 중 하나를 사용할 수 있다.
도 2b와 같이, 캐패시터의 하부 전극 물질로 CVD 방식으로 50 ~ 500Å의 두께로 제 2 Ru층(24)을 증착하고 프리커서는 Ru(od)3을 사용한다.
그리고 CVD 방법으로 증착된 제 2 Ru층(24) 내의 불순물을 제거하기 위해 질소 분위기에서 500 ~800℃의 온도로 열처리를 실시하면, RuOx층은 Ru과 산소의 강한 결합력에 의해 원래의 모습을 유지하지만 도 2c와 같이 제 2 Ru층(24)은 열처리에 의해 불순물이 빠져 나가면서 Ru 금속끼리 뭉쳐 반구형의 모습을 가지게 된다.
이렇게 형성된 캐패시터의 하부 전극은 반구형의 Ru층에 의해 넓은 표면적을 확보할 수 있고 따라서 정전용량 확보가 용이하다.
여기서 제 2 Ru층의 프리커서로 Ru(od)3 대신에 RuCp2, Ru(tmhd)3 그리고 Ru(tmod)3 중 하나를 사용할 수 있고, 제 2 Ru층(24)의 증착 후 실시하는 열처리는 500 ~ 800℃ 온도로 진공분위기 또는 NH3와 N2 가스 분위기에서 RTP나 퍼니스(furnace)를 이용하여 실시할 수 있다.
도 2d와 같이, 제 2 Ru층(24)상에 유전물질로 MOCVD방법을 사용하여 BST층(25)을 300 ~ 500℃의 온도로 증착한다.
그리고 BST층(25)의 결정화를 위한 1 단계로 600 ~ 800℃ 의 온도와 질소 분위기에서 실시하고 2 단계로 BST층내에 부족한 산소를 공급하기 위해서 RTP(rapid thermal processing)열처리를 실시하거나 N2O 플라즈마 처리를 실시한다.
이때 2 단계 열처리는 O2 플라즈마 또는 UV-O3 처리를 할 수 있으며 공정 조건은 200 ~ 600℃의 온도와 1 ~ 2 mTorr의 압력이다.
이어서 BST층(25)상에 CVD방법으로 캐패시터 상부전극으로 사용하는 제 3 Ru층(26)을 증착하고 마찬가지로 프리커서는 Ru(od)3을 사용한다. 여기서 캐패시터의 상부 전극은 RuOx 또는 Pt로 대신할 수 있다.
마지막으로 캐패시터 상부 전극 형성 과정에서 손상받은 유전층 BST층(25)을 회복시키기 위해 산소 분위기에서 열처리한다. 이 때의 열처리 온도는 400 ~ 600℃ 이며 퍼니스(furnace)나 RTP를 이용한다.
이와 같은 본 발명에 따른 반도체 소자의 캐패시터 및 그의 제조방법은 다음과 같은 효과가 있다.
첫 번째 캐패시터의 하부 전극으로 금속 물질을 두 번에 걸쳐 증착하고 표면을 반구형으로 만들어 동일한 면적에서 보다 큰 정정용량의 확보가 가능하다.
두 번째 CVD Ru층을 캐패시터 전극 물질로 사용하여도 하지층에 전도성 산화물질인 RuOx을 형성하여 구조적으로 전극과 전극사이에 공간이 발생하는 문제를 제거하였다.
세 번째 동일한 면적하에서도 캐패시터 하부 전극의 표면적을 증가시켜 필요한 정전용량을 확보할 수 있어 하부 전극의 높이를 낮출 수 있다.
이로 인해 캐패시터의 형성 공정 및 이후의 공정에서 노광, 식각 그리고 증착 공정을 용이하게 한다.

Claims (9)

  1. 기판상에 전도성 산화물층 및 상기 전도성 산화물층 상에 반구형 금속층으로 구성된 하부 전극;
    상기 하부 전극상의 유전층;
    상기 유전층상의 상부 전극을 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 캐패시터.
  2. 삭제
  3. 제 1 항에 있어서, 상기 전도성 산화물층은 RuOx층, 반구형 금속층은 Ru층으로 구성되는 것을 특징으로 하는 반도체 소자의 캐패시터.
  4. 제 1 항에 있어서, 상기 유전층은 BST층, 상부 전극은 Ru층으로 구성되는 것을 특징으로 하는 반도체 소자의 캐패시터.
  5. 기판상에 제 1 금속층을 형성하고, 상기 제 1 금속층을 산화시켜서 전도성 산화물층으로 형성하고, 상기 전도성 산화물층상에 제 2 금속층을 형성한 후 열처리를 실시하여 상기 제 2 금속층을 반구형 금속층으로 형성하여 반구형 금속층을 구비한 하부 전극을 형성하는 단계;
    상기 하부 전극상에 유전층을 형성하는 단계;
    상기 유전층상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  6. 삭제
  7. 제 5 항에 있어서, 상기 제 1 금속층은 Ru, RuOx 그리고 Pt 중에서 하나를 선택하여 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  8. 제 5 항에 있어서, 상기 제 2 금속층은 Ru를 사용하고, 질소 분위기에서 열처리를 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  9. 제 5 항에 있어서, 상기 유전층은 BST층, 상기 상부 전극은 Ru층으로 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
KR1020000079571A 2000-12-21 2000-12-21 반도체 소자의 캐패시터 및 그의 제조 방법 KR100565767B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000079571A KR100565767B1 (ko) 2000-12-21 2000-12-21 반도체 소자의 캐패시터 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000079571A KR100565767B1 (ko) 2000-12-21 2000-12-21 반도체 소자의 캐패시터 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020050422A KR20020050422A (ko) 2002-06-27
KR100565767B1 true KR100565767B1 (ko) 2006-03-29

Family

ID=27684102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000079571A KR100565767B1 (ko) 2000-12-21 2000-12-21 반도체 소자의 캐패시터 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100565767B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425450B1 (ko) * 2001-06-26 2004-03-30 삼성전자주식회사 금속-절연층-금속 캐패시터 제조 방법
US20030020122A1 (en) * 2001-07-24 2003-01-30 Joo Jae Hyun Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby
KR100849077B1 (ko) * 2002-05-30 2008-07-30 매그나칩 반도체 유한회사 시스템 온 칩 소자의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969605A (ja) * 1995-08-31 1997-03-11 Sony Corp 薄膜容量素子およびその製造方法
KR980005364A (ko) * 1996-06-25 1998-03-30 김광호 요철형 금속막과 그 형성방법, 요철형 전극 및 이를 이용한 캐패시터의 제조방법
KR19980016024A (ko) * 1996-08-26 1998-05-25 김주용 반도체소자의 캐패시터 형성방법
KR19980028826A (ko) * 1996-10-24 1998-07-15 문정환 메모리용 플라트늄(Pt) 박막 형성방법
KR100228760B1 (ko) * 1995-12-20 1999-11-01 김영환 반도체소자의 캐패시터 형성방법
US6033953A (en) * 1996-12-27 2000-03-07 Texas Instruments Incorporated Method for manufacturing dielectric capacitor, dielectric memory device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969605A (ja) * 1995-08-31 1997-03-11 Sony Corp 薄膜容量素子およびその製造方法
KR100228760B1 (ko) * 1995-12-20 1999-11-01 김영환 반도체소자의 캐패시터 형성방법
KR980005364A (ko) * 1996-06-25 1998-03-30 김광호 요철형 금속막과 그 형성방법, 요철형 전극 및 이를 이용한 캐패시터의 제조방법
KR100230361B1 (ko) * 1996-06-25 1999-11-15 윤종용 요철형 금속막과 그 형성방법, 요철형 전극 및 이를 이용한 캐패시터의 제조방법
KR19980016024A (ko) * 1996-08-26 1998-05-25 김주용 반도체소자의 캐패시터 형성방법
KR19980028826A (ko) * 1996-10-24 1998-07-15 문정환 메모리용 플라트늄(Pt) 박막 형성방법
US6033953A (en) * 1996-12-27 2000-03-07 Texas Instruments Incorporated Method for manufacturing dielectric capacitor, dielectric memory device

Also Published As

Publication number Publication date
KR20020050422A (ko) 2002-06-27

Similar Documents

Publication Publication Date Title
KR101084590B1 (ko) 반도체장치 및 그 제조방법
KR100390952B1 (ko) 커패시터 제조 방법
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
JP2001210799A (ja) 半導体装置のキャパシターの製造方法
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
KR100565767B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100524935B1 (ko) 반도체 메모리 소자의 제조방법
US6762091B2 (en) Methods for manufacturing semiconductor devices having a metal layer
KR100376268B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100429876B1 (ko) 고밀도 씨딩층을 갖는 루테늄막을 구비하는 반도체 소자의제조 방법 및 그러한 반도체 소자를 형성하기 위한 제조장비
KR100624904B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100827521B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100503961B1 (ko) 커패시터 제조 방법
US6054332A (en) Method for fabricating capacitor of semiconductor memory device
KR100504554B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100422596B1 (ko) 캐패시터의 제조 방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100267008B1 (ko) 반도체 장치의 커패시터 제조 방법
KR100691941B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100492901B1 (ko) 반도체장치의고유전체캐패시터제조방법
KR100364804B1 (ko) 반도체 소자의 제조방법
KR100670703B1 (ko) 반도체메모리장치의 캐패시터 및 그 제조 방법
KR100293722B1 (ko) 액체 유기금속 원료로 형성되는 비에스티 유전막을 갖는 캐패시터 제조 방법
KR100519375B1 (ko) 반도체 소자의 캐패시터 및 제조 방법
KR100265345B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee