KR100228760B1 - 반도체소자의 캐패시터 형성방법 - Google Patents
반도체소자의 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR100228760B1 KR100228760B1 KR1019950052452A KR19950052452A KR100228760B1 KR 100228760 B1 KR100228760 B1 KR 100228760B1 KR 1019950052452 A KR1019950052452 A KR 1019950052452A KR 19950052452 A KR19950052452 A KR 19950052452A KR 100228760 B1 KR100228760 B1 KR 100228760B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- ruthenium
- capacitor
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000003990 capacitor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims abstract description 27
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims abstract description 27
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 51
- 238000003860 storage Methods 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하고 상기 콘택홀을 매립하는 콘택 플러그를 형성한 다음, 전체표면상부에 확산방지막과 루테늄막을 각각 소정두께 형성하고 급속열처리공정으로 상기 루테늄막 표면에 루테늄산화막을 형성한 다음, 전체표면상부에 유전체막과 상부 루테늄산화막전극을 순차적으로 형성하여 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성함으로써 반도체소자의 특성, 수율, 생산성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
제1(a)도 내지 제1(d)도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 13 : 하부절연층
15 : 콘택홀 17 : 콘택플러그
19 : 확산방지막 21 : 루테늄막
23 : 루테늄산화막 25 : 유전체막
27 : 상부 루테늄산화막전극
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 고유전율막 하부전극형성 방법에 있어서 루테늄(Ru)막의 표면을 산소분위기에서 급속열처리함으로써 표면 일부분을 거칠은 루테늄산화막(RuO2막)으로 변환시켜 정전용량을 향상시키는 방법에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, (EoErA) / T (단, 상기 Eo는 진공유전율, 상기 Er은 유전막의 유전율, 상기 A는 캐패시터의 면적 그리고 상기 T는 유전막의 두께)로 표시되는 캐패시터의 정전용량 C를 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하였다. 그러나, 제조공정이 복잡하고 단차를 증가시켜 반도체소자의 고집적화를 어렵게 하였다. 그리하여, 유전상수 Er이 높은 강유전성의 탄탈륨산화막 (Ta2O4), BST((Ba,Sr)TiO3) 막 또는 PZT(Pb(Zr1-xTix)O3) (단, X는 조성비) 막으로 상기 수식에서 유전체막의 두께를 나타내는 상기 T를 작게 하여 고유전율을 갖는 유전체막을 형성함으로써 반도체소자의 고집적화를 가능하게 하였다. 그러나, 종래기술에서 캐패시터를 형성하는 하부전극 표면에 발생되는 힐록(hillock) 및 핀홀(pin hole)로 인해 전기적 소자인 경우에 있어서, 전기적 특성의 불안정성 및 재현성의 부족한 단점을 갖게 된다.
따라서, 상기 단점을 해결하기 위하여, 상기 하부전극 및 상부전극으로 루테늄산화막(RuO2), 백금(Pt), 이리듐산화막(IrO2) 또는 YBaCuO3계 초전도체를 사용하여 캐패시터를 형성하고 이를 안정화시켜 사용하였다. 그러나, 상기 루테늄산화막을 사용하는 경우는, 상기 열공정으로 인하여 상기 유전체막과 상부전극 사이의 응력이 발생되고, 상부 또는 하부전극에서 유전체막으로의 산소 확산 및 실리콘 확산으로 인하여 유전체막의 특성이 저하되며 상기 루테늄산화막의 형성속도가 늦은 단점이 있다.
그리고, 상기 단점으로 인하여 소자의 특성이 열화되고, 그에 따른 반도체소자의 생산성 및 신뢰성이 저하되며 반도체소자의 고집적화가 어려운 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 열적으로 안정되며 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하여 반도체소자의 신뢰성 및 생산성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 캐패시터 형성방법의 특징은, 반도체기판의 예정된 부분에 캐패시터 콘택홀을 형성하는 공정과, 상기 콘택홀에 콘택플러그를 형성하는 공정과, 전체표면 상부에 확산방지막과 루테늄막을 각각 소정 두께 형성하는 공정과, 저장전극마스크를 이용한 건식식각공정으로 상기 루테늄막과 확산방지막을 순차적으로 식각하는 공정과, 상기 루테늄막을 산소분위기에서 급속열처리하여 상기 루테늄막의 표면을 산화시켜 표면이 거친 루테늄산화막을 형성하는 공정과, 전체표면 상부에 유전체막과 상부 루테늄산화막전극을 순차적으로 형성하는 공정을 포함하는데 있어서, 상기 콘택플러그는 다결정실리콘으로 형성되는 것과, 상기 콘택플러그는 화학기상증착방법으로 500 내지 3000두께 형성되는 것과, 상기 확산방지막은 티타늄질화막으로 형성하는 것과, 상기 루테늄산화막은 300 내지 5000두께로 형성되는 것과, 상기 루테늄산화막은 산소분위기에서 기판온도를 400 내지 1000로 하여 급속열처리함으로써 형성되는 것과, 상기 유전체막은 BST 또는 PZT가 사용되는 것과, 상기 상부 루테늄산화막전극은 화학기상증착법으로 500 내지 2000두께로 형성되는 것이다.
이상의 목적을 달성하기 위한 본 발명의 원리는, 본 발명에서는 하부전극으로 루테늄막을 증착한 후 산소분위기에서 급속열처리(Rapid Thermal Processing, RRP)해 줌으로써 루테늄막의 상부 일부분을 루테늄산화막으로 변환시킬 때 루테늄산화막의 표면이 거칠어지는 성질을 이용하여 캐패시터의 정전용량을 증가시킬 뿐만 아니라 캐패시터의 하부전극을 루테늄과 루테늄산화막의 복층으로 형성시킴으로써 하부전극의 열적안정성을 향상시키는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1(a)도 내지 제1(d)도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성공정을 도시한 단면도이다.
제1(a)도를 참조하면, 반도체기판(11) 상부에 하부절연층(13)을 형성한다. 이때, 상기 하부절연층(13)은 소자분리절연막(도시안됨), 게이트산화막(도시안됨), 게이트전극(도시안됨) 또는 비트라인(도시안됨)이 형성되고 비.피.에스.지.(BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG라 함)와 같이 플로우(flow)가 잘되는 절연물질이 그 상부에 형성된 것이다. 그 다음에, 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판(11)의 예정된 부분, 즉 불순물 확산영역을 노출시키는 콘택홀(15)을 형성한다. 그리고, 상기 콘택홀(15)을 매립하는 콘택플러그(17)를 형성한다. 이때, 상기 콘택플러그(17)는 화학기상증착방법으로 500 내지 3000두께로 다결정실리콘을 증착하고 이를 전면식각하여 형성된 것이다. 그 다음에, 전체표면상부에 확산방지막(19)과 루테늄막(21)을 각각 소정두께 형성한다. 이때, 상기 확산방지막(19)은 티타늄질화막으로 형성된 것이다. 그리고, 상기 루테늄막(21)은 300 내지 5000두께로 형성된 것이다.
제1(b)도를 참조하면, 저장전극마스크(도시안됨)를 이용한 식각공정으로 상기 루테늄막(21)과 확산방지막(19)을 식각한다. 이때, 상기 식각공정은 건식방법으로 실시된 것이다.
제1(c)도를 참조하면, 상기 루테늄막(21)을 산소 분위기에서 급속열처리하여 상기 루테늄막(21)의 표면 일부분을 루테늄산화막(23)으로 형성한다. 이때, 상기 급속열처리공정은 산소분위기에서 기판의 온도를 400이상으로 하여 실시되는 것이다. 그리고, 상기 루테늄막이 루테늄산화막으로 변화시 표면이 거칠어지는 특성에 의하여 표면이 거칠게 형성되어 표면적이 증가된 하부전극, 즉 저장전극을 얻을 수 있다.
제1(d)도를 참조하면, 상기 저장전극의 표면에 유전체막(25)과 상부전극인 상부 루테늄산화막전극(27)을 순차적으로 형성하여 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성한다. 이때, 상기 유전체막(25)은 전체표면상부에 300내지 2000두께로 BST 또는 PZT 등 고유전체 박막을 증착한 것이다.
그리고, 상기 상부 루테늄산화막전극(27)은 화학기상증착방법으로 500내지 2000두께 형성한 것이다. 상기 루테늄산화막전극(27)은 Pt와 같은 내산화성 금속으로 형성할 수도 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 저장전극의 표면거칠기를 통하여 캐패시터의 저장전극 표면적을 증가시킴으로써 정전용량을 증가시키고 저장전극이 루테늄과 루테늄산화막의 복층구조로 되어 상기 루테늄산화막과 확산방지막인 티타늄질화막 계면에 루테늄막이 위치함으로써 이 계면에서 생성될 수 있는 티타늄산화막의 발생을 방지해 줌으로써 전체 소자의 전체 정전용량 감소를 방지해 주며, 단순한 적층 구조로도 고집적 소자에서 요구되는 정전용량의 확보가 용이하여 축전기 구조 단순화를 통한 소자의 제조공정 단순화에 크게 기여함으로서 반도체소자의 수율, 생산성 및 신뢰도 향상에 크게 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.
Claims (9)
- 반도체기판의 예정된 부분에 캐패시터 콘택홀을 형성하는 공정과, 상기 콘택홀에 콘택플러그를 형성하는 공정과, 전체표면 상부에 확산방지막과 루테늄막을 각각 소정 두께 형성하는 공정과, 저장전극마스크를 이용한 건식식각공정으로 상기 루테늄막과 확산방지막을 순차적으로 식각하는 공정과, 상기 루테늄막을 산소분위기에서 급속열처리하여 상기 루테늄막의 표면을 산화시켜 표면이 거친 루테늄산화막을 형성하는 공정과, 전체표면 상부에 유전체막과 상부 루테늄산화막전극을 순차적으로 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 콘택플러그는 다결정실리콘으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 콘택플러그는 화학기상증착방법으로 500 내지 3000두께 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 확산방지막은 티타늄질화막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 루테늄막은 300 내지 5000두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 급속열처리 기판온도는 400 내지 1000하여 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 유전체막은 BST 또는 PZT가 사용되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 상부 루테늄산화막전극은 화학기상증착법으로 500 내지 2000두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제1항에 있어서, 상기 상부 루테늄산화막전극은 내산화성 금속으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052452A KR100228760B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체소자의 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052452A KR100228760B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체소자의 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054022A KR970054022A (ko) | 1997-07-31 |
| KR100228760B1 true KR100228760B1 (ko) | 1999-11-01 |
Family
ID=19441698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052452A KR100228760B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체소자의 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100228760B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431811B1 (ko) * | 2001-12-12 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| KR100438781B1 (ko) * | 2001-12-05 | 2004-07-05 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조방법 |
| KR100565767B1 (ko) * | 2000-12-21 | 2006-03-29 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그의 제조 방법 |
| KR100746192B1 (ko) | 2000-06-08 | 2007-08-03 | 마이크론 테크놀로지 인코포레이티드 | 루테늄 및 텅스텐 함유 층을 포함하는 집적 회로 구조 및그의 형성 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100376263B1 (ko) * | 2000-10-09 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
| US20030020122A1 (en) * | 2001-07-24 | 2003-01-30 | Joo Jae Hyun | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794680A (ja) * | 1993-09-22 | 1995-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1995
- 1995-12-20 KR KR1019950052452A patent/KR100228760B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794680A (ja) * | 1993-09-22 | 1995-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100746192B1 (ko) | 2000-06-08 | 2007-08-03 | 마이크론 테크놀로지 인코포레이티드 | 루테늄 및 텅스텐 함유 층을 포함하는 집적 회로 구조 및그의 형성 방법 |
| KR100565767B1 (ko) * | 2000-12-21 | 2006-03-29 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그의 제조 방법 |
| KR100438781B1 (ko) * | 2001-12-05 | 2004-07-05 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조방법 |
| KR100431811B1 (ko) * | 2001-12-12 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054022A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5811851A (en) | Pre-oxidizing high-dielectric-constant material electrodes | |
| US6144060A (en) | Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature | |
| KR100390849B1 (ko) | 하프늄산화막을 구비하는 캐패시터의 제조 방법 | |
| US6924193B2 (en) | Capacitor | |
| KR100235949B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100228760B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100406549B1 (ko) | 지르코늄산화막을 구비하는 캐패시터의 제조 방법 | |
| KR100219506B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| US7042034B2 (en) | Capacitor | |
| KR19980070737A (ko) | 기판상에 귀금속 함유 구조물을 만들기 위한 방법 및 상기구조물을 가진 반도체 소자 | |
| KR100450657B1 (ko) | 반도체메모리장치의캐패시터및그제조방법 | |
| KR100275113B1 (ko) | 반도체장치의강유전체캐패시터제조방법 | |
| KR0165408B1 (ko) | 고유전막 캐패시터의 제조방법 | |
| KR100228761B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| KR100253593B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100214263B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100330573B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20010059002A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100235955B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100253573B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100209377B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR19980016024A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100331781B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |