KR100431811B1 - 반도체소자의 캐패시터 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 후속 열처리공정으로 인하여 루테늄막과 장벽금속층 사이의 계면에 산화막이 유발되는 현상을 방지하고 반도체소자의 고집적화에 충분한 정전용량을 확보하기 위하여, 반도체기판에 접속되는 폴리실리콘막, Ti 및 TiN 의 적층구조의 콘택플러그를 형성하고 상기 콘택플러그에 접속되는 저장전극을 루테늄막으로 형성하고, 인-시튜 플라즈마처리하여 상기 저장전극을 RuO2 막으로 형성한 다음, 상기 RuO2 막을 RTP 하여 HSG 가 구비되는 저장전극을 형성하고 상기 저장전극 표면에 고유전율을 갖는 유전체막을 형성하는 공정으로 반도체소자의 특성 열화없이 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 캐패시터 형성방법{A method for forming a capacitor of a semiconductor device}

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 엠.아이.엠 ( metal-insulator-metal, MIM ) 구조를 가지며 탄탈륨산화막을 유전체막으로 사용하는 캐패시터의 저장전극을 루테늄 ( Ru )으로 형성하는 경우 루테늄막 내부의 산화막에 의한 소자의 특성 열화를 방지하는 동시에 표면에 요철을 형성하여 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 갖는 기술에 관한 것이다.

반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.

특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하였다.

상기 저장전극으로 루테늄막을 사용하는 경우 정전용량을 확보하기 위하여 캐패시터의 높이를 증가시켜 루테늄막을 증착하여야 한다.

그러나, 캐패시터의 높이 증가에 따른 루테늄막 및 탄탈륨 산화막의 단차피복성을 저하되어 오버행이 유발되는 단점이 있다.

도시되진 않았으나 종래기술에 따른 반도체소자의 캐패시터 형성방법을 설명하면 다음과 같다.

먼저, 반도체기판 상에 하부절연층을 형성한다.

이때, 상기 하부절연층은 소자분리막, 워드라인 및 비트라인을 형성하고 그 상부를 평탄화시켜 형성한 것이다.

여기서, 상기 하부절연층은 BPSG ( boro phospho silicate glass ) 와 같이유동성이 우수한 절연물질로 형성한다.

그 다음, 상기 반도체기판의 예정된 부분을 노출시키는 저장전극 콘택홀을 형성한다.

이때, 상기 저장전극 콘택홀은 저장전극 콘택마스크를 이용한 사진식각공정으로 상기 하부절연층을 식각하여 상기 반도체기판을 노출시켜 형성한 것이다.

그 다음, 상기 저장전극 콘택홀을 매립하는 저장전극 콘택플러그를 형성한다.

이때, 상기 저장전극 콘택플러그는 상기 콘택홀을 매립하는 폴리실리콘막/확산방지막의 적층구조로 형성한다.

여기서, 상기 확산방지막은 Ti/TiN 으로 형성한다.

그 다음, 상기 콘택플러그에 접속되는 하부전극용 금속층인 루테늄막을 전체표면상부에 형성한다.

이때, 상기 루테늄막은 CVD ( chemical vapor deposition ) 방법으로 증착한다.

그 다음, 질소가스 분위기 하에서 어닐링 ( annealing ) 한다. 이때, 상기 어닐링 공정은 600 ℃ 의 온도에서 60 초 정도 실시한다.

상기 어닐링 공정시 루테늄막에 함유된 산소가 TiN 과의 계면에서 산화되어 상기 TiN 과 루테늄막의 계면에 산화막을 형성함으로써 소자의 전기적 특성을 열화시키고, 심할 경우 루테늄막이 리프트-오프 ( lift-off ) 되는 문제점이 있다.

그 다음, 상기 루테늄막 상부에 탄탈륨산화막을 형성하고 후속공정으로 플레이트전극용 금속층을 형성한다.

이때, 상기 플레이트전극용 금속층은 루테늄이나 TiN 으로 형성한다.

상기한 바와같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 후속 열처리공정시 확산방지막과 루테늄막 계면에 산화막이 형성되어 전기적 특성이 유발되거나, 반도체소자의 고집적화에 충분한 정전용량을 확보하기 위한 캐패시터의 높이로 인하여 전극 물질인 루테늄막의 증착공정시 단차피복성 저하로 인한 오버행이 유발되어 소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

본 발명은 상기한 바와같이 종래기술에 따른 문제점을 해결하기 위하여, 저장전극용 루테늄막을 인-시튜 ( in-situ ) 플라즈마를 이용하여 RuO2 형태로 형성하고 상기 RuO2를 NH3 또는 H2 분위기에서 RTP 어닐링함으로써 상기 RuO2 막을 환원시키므로 뭉침 ( agglomeration ) 에 의해 Ru 박막을 HSG 형태로 만들어 캐패시터의 높이를 감소시키는 동시에 정전용량을 확보할 수 있는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적을 갖는 발명이다.

도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.

< 도면의 주요부분에 대한 부호의 설명 >

11 : 반도체기판 13 : 하부절연층

15 : 폴리실리콘막 17 : Ti 막

19 : TiN 막 21 : 희생절연막

23 : 루테늄막 25 : 저장전극

27 : 유전체막 50 : 저장전극용 콘택홀

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,반도체기판에 접속되는 콘택플러그를 형성하는 공정과,상기 콘택플러그에 접속되는 저장전극을 루테늄막으로 형성하는 공정과,상기 루테늄막으로 형성된 저장전극을 반응가스 5 ∼ 1000 sccm, RF 전력 10 ∼ 400 와트 및 압력 0.1 ∼ 2 torr 의 인-시튜 조건으로 5 ∼300 초 동안 플라즈마처리하여 상기 저장전극을 RuO2 막으로 형성하는 공정과,상기 RuO2 막을 RTP 하여 HSG 가 구비되는 저장전극을 형성하는 공정과,

상기 저장전극 표면에 유전체막을 형성하는 공정을 포함하는 것과,

상기 루테늄막은 기상상태의 Tris(2,4-octanedionato) 루테늄을 소오스로 하여 CVD 방법으로 형성하는 것과,

상기 루테늄막은 웨이퍼 온도를 250 ∼ 400 ℃, 반응로의 압력을 0.1 torr ∼ 10 torr, 반응가스인 O2 가스를 10 ∼ 100 sccm 으로 하여 형성하는 것과,

상기 인-시튜 플라즈마처리공정은 반응가스를 5 ∼ 1000 sccm, RF 전력을 10 ∼ 400 와트, 압력을 0.1 ∼ 2 torr 로 하여 5 ∼300 초 동안 실시하는 것과,

상기 반응가스는 O2 가스, N2O 또는 N2/O2 혼합가스 중에서 선택된 임의의 한가지를 사용하는 것과,

상기 RTP 처리공정은 400 ∼ 700 ℃ 의 온도에서 NH3 또는 H2 가스를 50 ∼ 5000 sccm 으로 하여 30 ∼ 120 초 동안 실시하는 것과,

상기 유전체막은 탄탈륨산화막, BST, PZT, SBT, BLT 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 한가지로 형성하는 것과,

상기 저장전극은 스택구조로 형성하거나 별도의 추가공정을 이용하여 삼차원구조로 형성하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도로서, 실리더형 캐패시터를 예로 들어 형성한 것이다.

도 1a를 참조하면, 반도체기판(11) 상부에 하부절연층(13)을 형성한다.

이때, 상기 하부절연층(13)은, 소자분리막(도시안됨), 워드라인(도시안됨) 및 비트라인(도시안됨)을 형성하고 그 상부를 평탄화시켜 형성한 것이다.

여기서, 상기 하부절연층(13)은 BPSG 와 같이 유동성이 우수한 절연물질로 형성한다.

그 다음, 상기 반도체기판(11)의 예정된 부분을 노출시키는 저장전극 콘택홀(50)을 형성한다.

이때, 상기 저장전극 콘택홀(50)은 저장전극 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 하부절연층(13)을 식각하여 형성한 것이다.

그리고, 상기 콘택홀(50)를 매립하는 콘택플러그를 형성한다.

이때, 상기 콘택플러그는 폴리실리콘막(15), Ti (17) 및 TiN(19)의 적층구조로 형성된다. 상기 적층구조는 상기 콘택홀(50) 매립하는 폴리실리콘막(15)을 전체표면상부에 형성하고 이를 평탄화식각하되, 과도식각하여 상기 콘택홀(50)의 상측 일부가 식각되도록 형성한 다음, Ti/TiN(17,19)을 증착하고 평탄화식각하여 형성한 것이다. 여기서, 상기 평탄화식각공정은 평탄화식각되는 피식각층(15,17,19)과 하부절연층(13)의 식각선택비 차이를 이용하여 실시한다.

여기서, 상기 TiN (19)은 장벽금속층이다.

그 다음, 전체표면상부에 희생절연막(21)을 형성한다.

그리고, 상기 희생절연막(21)을 저장전극마스크(도시안됨)를 이용한 사진식각공정으로 식각하여 상기 콘택플러그(15,17,19)를 노출시키는 저장전극 영역을 정의한다.

도 1b를 참조하면, 상기 콘택플러그에 접속되는 루테늄막(23)을 전체표면상부에 일정두께 형성한다.

이때, 상기 루테늄막(23)은 CVD 방법으로 형성한다.

상기 CVD 방법은 기상상태의 Tris(2,4-octanedionato) 루테늄을 소오스로 하여 실시하되, 웨이퍼 온도를 250 ∼ 400 ℃, 반응로의 압력을 0.1 torr ∼ 10 torr, 반응가스인 O2 가스를 10 ∼ 100 sccm 으로 하여 증착한다.

그 다음, 상기 루테늄막(23)을 인-시튜 플라즈마처리하여 RuO2 박막을 형성하되, O2 가스를 5 ∼ 1000 sccm, RF 전력을 10 ∼ 400 와트, 압력을 0.1 ∼ 2 torr 로 하여 5 ∼300 초 동안 실시한 것이다.

이때, 상기 O2 가스 대신 N2O 또는 N2/O2 혼합가스를 사용할 수도 있다.

그 다음, 상기 RuO2 박막을 NH3 로 RTP 처리하여 환원시킴으로써 뭉침 현상에 의해 HSG 가 구비되는 루테늄막(23)을 형성한다.

이때, 상기 RTP 공정은 400 ∼ 700 ℃ 의 온도에서 NH3 가스를 50 ∼ 5000 sccm 으로 하여 30 ∼ 120 초 동안 실시한 것으로, 상기 NH3 대신에 H2 가스를 사용할 수도 있다.

도 1c를 참조하면, 상기 루테늄막(23)를 에치백하여 상기 희생절연막(21) 상부의 루테늄막(23)을 제거한다.

그리고, 상기 희생절연막(21)을 제거하여 HSG 가 구비된 저장전극(25)을 형성하되, 주변층과의 식각선택비 차이를 이용하여 실시한다.

도 1d를 참조하면, 상기 저장전극(25) 표면에 유전체막(27)인 탄탈륨산화막을 형성한다.

이때, 상기 유전체막(27)은 탄탈륨 에칠레이트 ( TA(OC2H5)5 ) 를 170 ∼ 190 ℃ 온도의 기화기에서 기상상태로 만들어 이를 소오스로 사용하고, 반응가스인 O2 가스를 10 ∼ 1000 sccm 으로 사용하고, 반응로 내의 압력을 0.1 ∼ 2.0 torr 로 유지하고, 웨이퍼 온도를 300 ∼ 450 ℃ 로 하여 형성한다.

그 다음, 상기 유전체막(27)인 탄탈륨산화막을 열처리한다.

이때, 상기 열처리공정은 플라즈마 처리공정이나 UV/O3 처리공정으로 실시한다.

여기서, 상기 플라즈마처리공정은 300 ∼ 500 ℃ 온도에서 N2/O2 또는 N2O 가스 플라즈마 처리공정으로 실시하고, 상기 UV/O3 처리공정은 300 ∼ 500 ℃ 온도에서 실시한다.

그 다음, 질소가스 및 산소가스 분위기의 500 ∼ 650 ℃ 온도에서 RTP 처리한다.

그 다음, 상기 유전체막(27) 상부에 플레이트전극(29)을 형성한다. 이때, 상기 플레이트전극은 TiN 이나 루테늄막으로 형성한다.

본 발명의 다른 실시예는 콘게이브형 ( concave type ) 으로 형성하거나 다른 형태의 삼차원구조 또는 스택구조로 형성할 수도 있다.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, Ru 박막을 인-시튜 플라즈마를 이용하여 RuO2 형태로 형성하고 이를 RTP 공정으로 환원시켜 뭉침 현상으로 인한 Ru 박막을 HSG 형태로 형성함으로써 반도체소자의 정전용량을 확보할 수 있는 효과를 제공한다.

Claims (8)

1. 반도체기판에 접속되는 콘택플러그를 형성하는 공정과,

   상기 콘택플러그에 접속되는 저장전극을 루테늄막으로 형성하는 공정과,

   상기 루테늄막으로 형성된 저장전극을 반응가스 5 ∼ 1000 sccm, RF 전력 10 ∼ 400 와트 및 압력 0.1 ∼ 2 torr 의 인-시튜 조건으로 5 ∼300 초 동안 플라즈마처리하여 상기 저장전극을 RuO2 막으로 형성하는 공정과,

   상기 RuO2 막을 RTP 하여 HSG 가 구비되는 저장전극을 형성하는 공정과,

   상기 저장전극 표면에 유전체막을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
2. 제 1 항에 있어서,

   상기 루테늄막은 기상상태의 Tris(2,4-octanedionato) 루테늄을 소오스로 하여 CVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
3. 제 1 항에 있어서,

   상기 루테늄막은 웨이퍼 온도를 250 ∼ 400 ℃, 반응로의 압력을 0.1 torr ∼ 10 torr, 반응가스인 O2 가스를 10 ∼ 100 sccm 으로 하여 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
4. 삭제
5. 제 1 항에 있어서,

   상기 반응가스는 O2 가스, N2O 또는 N2/O2 혼합가스 중에서 선택된 임의의 한가지를 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
6. 제 1 항에 있어서,

   상기 RTP 처리공정은 400 ∼ 700 ℃ 의 온도에서 NH3 또는 H2 가스를 50 ∼ 5000 sccm 으로 하여 30 ∼ 120 초 동안 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
7. 제 1 항에 있어서,

   상기 유전체막은 탄탈륨산화막, BST, PZT, SBT, BLT 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 한가지로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
8. 삭제