KR100214263B1 - 반도체소자의 캐패시터 형성방법 - Google Patents

반도체소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR100214263B1
KR100214263B1 KR1019950046990A KR19950046990A KR100214263B1 KR 100214263 B1 KR100214263 B1 KR 100214263B1 KR 1019950046990 A KR1019950046990 A KR 1019950046990A KR 19950046990 A KR19950046990 A KR 19950046990A KR 100214263 B1 KR100214263 B1 KR 100214263B1
Authority
KR
South Korea
Prior art keywords
forming
capacitor
semiconductor device
thin film
film
Prior art date
Application number
KR1019950046990A
Other languages
English (en)
Other versions
KR970053928A (ko
Inventor
이상협
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950046990A priority Critical patent/KR100214263B1/ko
Publication of KR970053928A publication Critical patent/KR970053928A/ko
Application granted granted Critical
Publication of KR100214263B1 publication Critical patent/KR100214263B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 캐패시터 콘택홀을 통하여 반도체기판의 예정된 부분에 접속되는 콘택플러그를 형성하고 전체표면상부에 (Ti1-XAlX)N (0X≤0.8) 박막을 소정두께 형성한 다음, 일정조건하에서 열공정을 실시하고 상기 (Ti1-XAlX)N (0X≤0.8) 박막 상부에 하부전극, 유전체막 및 플레이트전극을 공지의 기술로 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 가지며 안정된 캐패시터를 형성하여 반도체소자의 특성, 수율 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 캐패시터 형성방법
제1도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 제조방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 13 : 하부절연층
15 : 콘택홀 17 : 다결정실리콘막
19 : (Ti1-XAlX)N (1X≤0.8) 박막
21 : 하부전극 23 : 유전체막
23 : 상부전극
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 특히 초고 집적화된 반도체소자에 충분한 정전용량을 확보할 수 있도록 하부전극, 유전체막 및 상부전극의 캐패시터를 형성하여 고집화된 메모리소자를 형성하는 기술에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, (Eo X Er X A) / T (단, 상기 Eo는 진공유전율, 상기 Er은 유전막의 유전율, 상기 A는 캐패시터의 면적 그리고 상기 T는 유전막의 두께)로 표시되는 캐피시터의 정전용량 C를 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하였다. 그러나, 제조공정이 복잡하고, 단차를 증가시켜 반도체소자의 고집적화를 어렵게 하였다. 그리하여, 유전상수 Er이 높은 강유전성의 탄탈륨산화막 (Ta2O5), BST ((Ba,Sr)TiO3) 막 또는 PZT (Pb(Zr1-XTiX)O3) (단, X,Y는 조성비) 막으로 상기 수식에서 유전체막의 두께를 나타내는 상기 T 의 두께를 얇게 하여 고유전율 갖는 유전체막을 형성함으로써 반도체소자의 고집적화를 가능하게 하였다. 그러나, 종래기술에서 캐패시터를 형성하는 하부전극 표면에 발생되는 힐록(hillock) 및 핀홀(pin hole)로 인해 전기적 소자인 경우에 있어서, 전기적 특성의 불안정성 및 재현성의 부족한 단점을 갖고 있다.
그래서, 상기 단점을 해결하게 위하여, 상기 하부전극 및 상부전극으로 루테늄산화막 (RuO2), 백금 (Pt),이리듐산화막 (IrO2) 또는 YBaCuO3 계초전도체를 사용하여 캐패시터를 형성하고이를 안정화시켜 사용하였다.
여기서, 상기 상, 하부전극의 재료로 백금을 사용하는 경우, 반도체기판의 예정된 부분에 접속되는 콘택플러그를 형성하고 그 상부에 티타늄막/티타늄질화막을 형성한 다음, 그 상부에 하부전극으로 백금을 형성하고 그 상부에 강유전성의 유전체막을 형성한 다음, 상부전극을 형성하였다.이때, 상기 티타늄막/티타늄질화막은 상기 백금과 콘택플러그인 다결정실리콘막이 반응하여 PtSi2물질을 형성하는 반응이 일어나 캐패시터로서의 특성열화를 방지하는 역할을 한다.
그러나, 후속열공정시 상기 유전체막에 함유된 산소가 상기 하부전극을 통과하여 상기 티타늄질화막까지 확산되고이는 상기 티타늄질화막을 산화시켜 티타늄산화막을 형성한다.이때, 상기 티타늄산화막에 의하여 부피가 팽창되어 균열이 발생되고 그로인하여 산소의 확산을 더욱 많이 일어나게 되어 상기 티타늄질화막이 완전히 산화되며 상기 하부전극인 백금이 벗겨지기도 한다.
이로인하여, 캐패시터로서의 역할을 수행할 수 없어 반도체소자의 수율 및 신뢰성을 저하시키고 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 종래의 티타늄막/티타늄질화막 대신에 단차피복성이 우수하며 조성의 조절이 쉬운 (Ti1-XAlX)N (0X≤0.8) 박막을 CVD 방법으로 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하여 반도체소자의 신뢰성 및 생산성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 캐패시터 형성방법의 특징은, 반도체 기판 상부에 하부절연층을 형성하는 공정과, 콘택마스크를이용한 식각공정으로 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 콘택홀에 다결정실리콘층으로 형성된 콘택플러그를 형성하는 공정과, 전체표면 상부에 TiCl4액체, AlCl3고체 및 NH3기체를 소오스로 하여 기화된 상기 TiCl4액체, AlCl3고체 그리고 NH3기체가 서로 섞이지 않도록 반응기에 주입하고 PECVD 방법으로 (Ti1-XAlX)N (0X≤0.8) 박막을 형성하는 공정과, 열공정후에 상기 (Ti1-XAlX)N (0X≤0.8) 박막 상부에 하부전극, 유전체 막과 상부전극을 순차적으로 형성하는 공정을 포함하는데 있다.
여기서, 상기 (Ti1-XAlX)N (0X≤0.8) 박막은 소정조건하에서 TiCl4액체, AlCl3고체 및 NH3기체를 소오스로 하여 기화된 상기 TiCl4액체, AlCl3고체 그리고 NH3기체가 서로 섞이지 않도록 반응기에 주입하고 프라즈마 화학기상 증착 (PECVD : Plasma Enhanced Chemical Vapor Deposition,이하에서 PECVD 라 함) 방법으로 형성되는 것과, 상기 (Ti1-XAlX)N (0X≤0.8) 박막은 100 내지 1000 Å 두께로 형성되는 것과, 상기 열공정은 300 내지 900 ℃ 의 온도에서 질소가스와 산소가스를 사용하여 실시되는 것과, 상기 질소가스와 산소가스는 각각 50 내지 1000 SCCM 의 유량으로 사용되는 것과, 상기 열공정은 1 내지 60 분간 실시되는 것이다.
이상의 목적을 달성하기 위한 본 발명의 원리는, 콘택플러그와 하부전극 사이에 별도의 층, 즉 전기전도도가 우수하며 700 ℃이상의 온도에서 산화되어 박막의 표면에 치밀한 구조의 알루미나 (Al2O3) 가 게 형성되어 일정량이상의 산화가 일어나지 않는 (Ti1-XAlX)N (0X≤0.8) 형태의 박막을 형성함으로써 후속열공정으로도 안정성이 높은 캐패시터를 형성하는 것이다.
이하, 첨부된 도면을 참고로 하여, 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.
제1도를 참조하면, 반도체기판(11) 상부에 하부절연층(13)을 형성한다.이때, 상기 하부절연층(13)은 소자분리절연막(도시안됨), 게이트산화막(도시안됨) 그리고 게이트 전극(도시안됨)을 형성하고 상부를 평탄화시키는 절연막이 형성된 것이다. 여기서, 상기 게이트전극 형성후에 비트라인(도시안됨)을 형성할 수도 있다. 그리고, 상기 절연막은 비.피.에스.지 (BPSG : Boro Phospho Silicate Glass,이하에서 BPSG 라 함) 와 같이 유동성이 우수한 절연물질로 형성된 것이다. 그 다음에, 콘택마스크(도시안됨)를이용한 식각공정으로 상기 하부절연층(13)을 부분식각하여 상기 반도체기판(11)의 예정된 부분, 즉 불순물 접합영역(도시안됨)을 노출시키는 콘택홀(15)을 형성한다. 그리고, 상기 예정된 부분에 접속되며 상기 콘택홀(15)이 매립되도록 다결정실리콘막(17)으로 콘택플러그를 형성한다.
그 다음에, 전체표면상부에 (Ti1-XAlX)N (0X≤0.8) 박막(19)을 일정두께 형성한다.이때, 상기 (Ti1-XAlX)N (0X≤0.8) 박막(19)은 100 내지 1000 Å 두께로 형성된 것이다. 그 다음에, 상기 (Ti1-XAlX)N (0X≤0.8) 박막(19)을 열처리한다.이때, 상기 열처리공정은 300 내지 900 ℃ 의 온도에서 질소가스와 수소가스를이용하여 1 내지 60 동안 실시된 것이다. 여기서, 상기 질소가스와 수소가스는 각각 50 내지 1000 SCCM 50 내지 1000 SCCM 유량으로 사용된 것이다.
후속공정으로, 상기 (Ti1-XAlX)N (0X≤0.8) 박막(19) 상부에 하부전극(21), 유전체막(23) 및 상부전극(25)을 순차적으로 형성함으로써 안전성이 향상되어 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성한다.
이때, 상기 유전체막(23)은 강유전성 산화막으로 형성된 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 형성 방법은, 안정성이 향상된 캐패시터를 형성하여 반도체 소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하므로써 반도체소자의 특성, 수율 및 신뢰성이 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (5)

  1. 반도체기판 상부에 하부절연층을 형성하는 공정과, 콘택마스크를이용한 식각공정으로 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 콘택홀에 다결정실리콘층으로 형성된 콘택플러그를 형성하는 공정과, 전체표면 상부에 TiCl4액체, AlCl3고체 및 NH3기체를 소오스로 하여 기화된 상기 TiCl4액체, AlCl3고체 그리고 NH3기체가 서로 섞이지 않도록 반응기에 주입하고 PECVD 방법으로 (Ti1-XAlX)N (0X≤0.8) 박막을 형성하는 공정과, 열공정후에 상기 (Ti1-XAlX)N (0X≤0.8) 박막 상부에 하부전극, 유전체막과 상부전극을 순차적으로 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
  2. 제1항에 있어서, 상기 (Ti1-XAlX)N (0X≤0.8) 박막은 100 내지 1000 Å 두께로 형성되는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  3. 제1항에 있어서, 상기 열공정은 300 내지 900 ℃ 의 온도에서 질소가스와 산소가스를 사용하여 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  4. 제3항에 있어서, 상기 질소가스와 산소가스는 각각 50 내지 1000 SCCM 의 유량으로 사용되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  5. 제1항 또는 제3항에 있어서, 상기 열공정은 1 내지 60 분간 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
KR1019950046990A 1995-12-06 1995-12-06 반도체소자의 캐패시터 형성방법 KR100214263B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046990A KR100214263B1 (ko) 1995-12-06 1995-12-06 반도체소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046990A KR100214263B1 (ko) 1995-12-06 1995-12-06 반도체소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR970053928A KR970053928A (ko) 1997-07-31
KR100214263B1 true KR100214263B1 (ko) 1999-08-02

Family

ID=19437992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046990A KR100214263B1 (ko) 1995-12-06 1995-12-06 반도체소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100214263B1 (ko)

Also Published As

Publication number Publication date
KR970053928A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR100390849B1 (ko) 하프늄산화막을 구비하는 캐패시터의 제조 방법
US6924193B2 (en) Capacitor
KR100406549B1 (ko) 지르코늄산화막을 구비하는 캐패시터의 제조 방법
KR100250480B1 (ko) 반도체소자의 캐패시터 제조방법
KR100238249B1 (ko) 고유전체 커패시터의 제조방법
KR100228760B1 (ko) 반도체소자의 캐패시터 형성방법
KR100214263B1 (ko) 반도체소자의 캐패시터 형성방법
US7042034B2 (en) Capacitor
KR100275113B1 (ko) 반도체장치의강유전체캐패시터제조방법
KR0180784B1 (ko) 반도체소자 캐패시터 형성방법
KR100330573B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100253593B1 (ko) 반도체소자의 캐패시터 형성방법
KR20060011556A (ko) 반도체 장치의 캐패시터 및 그 제조방법
KR20010059002A (ko) 반도체 소자의 캐패시터 형성방법
KR100228761B1 (ko) 반도체소자의 캐패시터 형성방법
KR100886626B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100253573B1 (ko) 반도체소자의 캐패시터 형성방법
KR20010001595A (ko) 캐패시터 제조 방법
KR100582352B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100331781B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100235955B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100275332B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100585092B1 (ko) 측벽에 산화알루미늄 스페이서를 갖는 반도체 소자의커패시터 및 그 형성방법
KR0180786B1 (ko) 반도체소자의 캐패시터 형성방법
KR20000026968A (ko) 반도체 장치의 커패시터 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee