KR100275332B1 - 반도체 소자의 캐패시터 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 반도체 기판의 콘택플러그 상부에 확산방지막으로 형성되는 티타늄막 표면을 산화시켜 티타늄산화막을 형성하고, 그 상부에 티타늄질화막을 형성하여 캐패시터를 형성함으로써 고온 열처리 공정시 콘택플러그의 다결정 실리콘과 확산방지막의 티타늄에서 고상반응에 의해 형성된 티타늄 실리사이드의 인장응력으로 티타늄질화막의 파괴현상을 억제하고, 입계를 통한 실리콘의 확산을 방지함으로써 반도체 소자의 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.

Description

반도체 소자의 캐패시터 제조방법

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 보다 상세하게는 확산방지막으로 형성된 티타늄막을 산소부족형 티타늄산화막으로 바꿔줌으로써 후속 공정의 티타늄질화막이 파괴되는 현상을 방지하여 반도체 소자의 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.

일반적으로, 반도체 소자의 고집적화됨에 따라 캐패시터에 요구되는 정전용량이 증대되어 고유전상수의 캐패시터로서 SrTiO₃및 (Ba, Sr)TiO₃의 개발이 한창 진행되고 있다.

이로써 BST와 같은 고유전물질이 실리콘을 함유하지 않은 복합산화물로 구성되어 있으므로 기존의 다결정 실리콘막을 전극으로 사용할 수 없으므로 새로운 전극물질의 개발은 매우 중요하다.

또한, BST 캐패시터의 공정 집적화 측면에서 볼때 하부전극을 포함한 저장전극의 가장 큰 문제는 BST막 증착이 산소분위기에서 이루어지고 BST막의 특성이 변형되는 것을 최소화하기 위해 낮은 산소분압하에서 후속 열공정을 피해야 한다는 것과 식각이 용이해야 한다는 것이다.

그러므로 하부전극을 포함한 안정된 저장전극 구조는 고유전체 캐패시터의 응용에 매우 중요한 일이다.

현재, 하부전극으로 많이 사용되고 있는 플라티늄은 금속의 확산방지막으로서 티타늄/티타늄질화막의 사용이 보편화되고 있으나, 고온 열공정시 플러그 규소와 티타늄의 반응에 의한 티타늄실리사이드가 형성되어 캐패시터의 전기적 특성을 악화시키고 있다.

따라서, 고온 열공정시 발생되는 티타늄실리사이드의 응집에 의해 금속확산방지막이 파괴되는 문제를 해결할 필요가 있다.

또한, 플라티늄은 BST 박막의 증착시 산소확산도가 높아 고온 BST 증착시 확산방지막인 티타늄질화막의 산화로 인한 저항증가와 상온에서 선택적인 식각이 용이하지 않은 문제점이 있다.

이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 반도체 기판에 콘택플러그를 형성하고 상온에서 일정 두께의 티타늄막을 증착한 다음 표면을 산화시켜 티타늄산화막으로 바꿔주고 그 상부에 티타늄질화막을 형성시켜 계면에 티타늄산화막을 형성시킴으로써 반도체 소자의 열공정시 콘택플러그 규소와 티타늄막의 고상반응에 의해 형성된 티타늄실리사이드의 형성에 의한 인장응력으로 금속 확산방지막의 티타늄질화막 파괴현상을 억제하고, 입계를 통한 실리콘 확산을 방지하여 금속산화방지막을 형성하여 소자의 신뢰성을 향상시키는 반도체 소자의 캐패시터 제조방법을 제공하는데 그목적이 있다.

도 1a 내지 도 1j 는 본 발명에 따른 반도체 소자의 캐패시터 제조공정도이다.

＜도면의 주요 부분에 대한 부호의 설명＞

100 : 반도체 기판 102 : 소자분리 산화막

104 : 절연막 106 : 콘택홀

108 : 콘택플러그 110 : 티타늄막

112 : 티타늄산화막 114 : 티타늄질화막

116 : 루테늄막 118 : 이산화루테늄막

120, 124 : 플라티늄막 122 : 유전체막

상기 목적을 달성하기 위해 본 발명에 따르면,

반도체 기판 상부에 저장전극 콘택홀을 구비하는 절연막을 형성하는 공정과, 상기 콘택홀을 메우는 콘택플러그를 형성하는 공정과, 상기 콘택플러그와 접촉되는 금속 확산방지막으로 티타늄막/티타늄산화막/티타늄질화막패턴으로된 금속 확산방지막패턴을 형성하는 공정과, 상기 금속 확산방지막패턴들을 감싸는 산소 확산방지막으로 루테늄막/이산화루테늄막패턴으로된 산소 확산방지막패턴을 형성하는 공정과, 상기 산소 확산방지막패턴을 감싸는 플라티늄막을 증착하여 상기 콘택플러그와 금속 확산방지막패턴, 산소 확산방지막패턴 및 플라티늄막으로 구성되는 저장전극을 형성하는 공정과, 상기 저장전극 상부에 유전체막을 형성하는 공정과, 상기 유전체막 상부에 플라티늄막을 증착하여 플레이트전극을 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 캐패시터 제조방법에 대하여 상세히 설명을 하기로 한다.

도 1a 내지 도 1j 는 본 발명에 따른 반도체 소자의 캐패시터 제조공정도이다.

먼저, 반도체 기판(100)에 소자분리 절연막(102), 게이트산화막(도시 않됨), 게이트전극(도시 않됨) 및 비트라인(도시 않됨) 등이 형성되어 있는 절연막(104)을 형성한다.

다음, 상기 절연막(104)을 저장전극용 콘택마스크로 식각하여 콘택부분으로 예정되된 부분에 콘택홀(106)을 형성한다.(도 1a 참조)

그 다음, 상기 구조의 전표면에 500 ∼ 3000Å 두께의 다결정 실리콘막(도시 않됨)을 화학기상증착법(Chemical Vapor Deposition 이하, CVD)으로 형성한 다음, 상기 다결정 실리콘막을 전면 식각하여 상기 콘택홀(106)을 매립하여 콘택플러그(108)를 형성한다.

다음, 상기 구조의 전표면에 100 ∼ 1000Å 두께의 티타늄(Ti, 110)막 또는 탄탈늄(Ta, 도시 않됨)막을 증착하여 금속 확산방지막을 형성한다.(도 1b 참조)

그 다음, 상기 티타늄막(110)을 레디오 프리컨시 스퍼터링 쳄버(rf sputtering chamber)에서 산소분압을 10％이내로 산화시켜 산소부족형 티타늄산화막(112) 또는 탄탈늄산화막(도시 않됨)을 증착하여 금속 확산방지막을 형성한다.(도 1c 참조)

다음, 상기 티타늄산화막(112) 상부에 200 ∼ 2000Å 두께의 티타늄질화막(114) 또는 탄탈늄질화막(도시 않됨)을 증착하여 금속 확산방지막을 형성한다.

이 때, 후속 공정의 고온 열처리 공정시 콘택플러그(108)의 다결정 실리콘과 확산방지막의 티타늄막(110)에서 고상반응에 의해 형성된 티타늄 실리사이드의 인장응력으로 티타늄질화막(114)의 파괴현상을 억제하고, 입계를 통한 실리콘의 확산을 방지하게 된다.(도 1d 참조)

그 다음, 노광마스크를 이용한 건식식각공정으로 상기 절연막(104)의 상부 표면이 노출될 때까지 식각하여 상기 콘택홀(106) 부위에 티타늄질화막(114)패턴과 티타늄산화막(112)패턴을 형성한다.(도 1e 참조)

다음, 상기 티타늄질화막(114)과 티타늄산화막(112)을 제거한 다음, 전표면에 각각 200 ∼ 1000Å 두께의 루테늄막(116)과 이산화루테늄막(118)을 증착하여 산소확산 방지막을 형성한다.

여기서, 상기 루테늄막(116)과 이산화루테늄막(118) 대신에 이리듐막과 이산화이리늄막을 증착하여도 무방하다.

또한, 상기 금속/산소 확산방지막을 통합하여 루테늄막(116)과 이산화루테늄막(118)을 형성하여도 무방하다.(도 1f 참조)

그 다음, 상기 루테늄막(116)과 이산화루테늄막(118)에 노광마스크를 이용한 건식공정으로 전면식각하되 상기 절연막(12)의 상부표면이 노출되도록 식각하여 금속 확산방지막을 둘러싸는 이산화루테늄막(118)패턴과 루테늄막(116)패턴을 형성한다.(도 1g 참조)

다음, 상기 구조의 전표면에 플라티늄막(120)을 CVD법에 의해 200 ∼ 2000Å 두께로 증착하여 하부전극을 형성한다.(도 1h 참조)

다음, 상기 하부전극 상부에 200 ∼ 700Å 두께의 BST막(122) 또는 STO, PZT막으로 이루어진 유전체막을 형성한다.(도 1i 참조)

그 다음, 상기 유전체막 상부에 500 ∼ 2000Å 두께의 플라티늄막(124)을 CVD법으로 플레이트 전극을 형성하여 본 발명에 따른 캐패시터 제조공정을 완료한다.(도 1j 참조)

아울러, 본 발명의 바람직한 실시예들은 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가 등이 가능할 것이다.

상기한 바와같이 본 발명에 따르면, 티타늄막/티타늄질화막 계면을 티타늄실리산화막으로 바꿔줌으로서 고온 열공정시 다결정실리콘막과 티타늄막과의 고상반응에 의한 티타늄실리사이드막의 형성으로 발생하는 금속산화방지막인 티타늄질화막의 파괴를 억제할 수 있다.

또한, 루테늄막/이산화루테늄막을 금속산소 확산방지막으로 사용하고, 하부전극으로 플라티늄막을 화학기상증착법으로 형성함으로써 포토마스크 및 건식식각 공정을 단순화시켜 캐패시터의 전기적 특성 및 신뢰성을 향상시키는 이점이 있다.

Claims (9)

1. 반도체 기판 상부에 저장전극 콘택홀을 구비하는 절연막을 형성하는 공정과,

   상기 콘택홀을 메우는 콘택플러그를 형성하는 공정과,

   상기 콘택플러그와 접촉되는 금속 확산방지막으로 티타늄막/티타늄산화막/티타늄질화막패턴으로된 금속 확산방지막패턴을 형성하는 공정과,

   상기 금속 확산방지막패턴들을 감싸는 산소 확산방지막으로 루테늄막/이산화루테늄막패턴으로된 산소 확산방지막패턴을 형성하는 공정과,

   상기 산소 확산방지막패턴을 감싸는 플라티늄막을 증착하여 상기 콘택플러그와 금속 확산방지막패턴, 산소 확산방지막패턴 및 플라티늄막으로 구성되는 저장전극을 형성하는 공정과,

   상기 저장전극 상부에 유전체막을 형성하는 공정과,

   상기 유전체막 상부에 플라티늄막을 증착하여 플레이트전극을 형성하는 공정을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
2. 제 1 항에 있어서, 상기 금속 확산방지막은 300 ∼ 3000Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
3. 제 1 항에 있어서, 상기 금속 확산방지막으로 탄탈늄막\탄탈늄산화막\탄탈늄질화막을 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
4. 제 1 항에 있어서, 상기 금속\산소 확산방지막을 통합하여 루테늄막\이산화루테늄막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
5. 제 1 항에 있어서, 상기 티타늄막은 레디오 프리컨시 스퍼터링 쳄버에서 산소분압을 10％ 이내로 산화시켜 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
6. 제 1 항에 있어서, 상기 산소 확산방지막은 300 ∼ 3000Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
7. 제 1 항에 있어서, 상기 산소 확산방지막으로 이리늄막\이산화이리늄막을 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
8. 제 1 항에 있어서, 상기 유전체막 하부의 전극인 플라티늄막은 CVD법에 의해 200 ∼ 2000Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
9. 제 1 항에 있어서, 상기 유전체막은 STO 또는 PZT 으로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

Images